JPS60238891A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビデオ信号処理装置に関し７、特に画像せたは
それの一部分の倍率、形状、配向址たは位置の変化のよ
うな効果を発生するようにテレビジョン信号をデノタル
型式で操作する装置に関するものである。

このような装置の一型式が英国特許出願第８］０８４６
７号に記載されているが、その装置では、入来ビデオ信
号が、テノタル型式に変換された後に、人力ラスタ・フ
メーマソトとし７てフレーム記憶器に書込昔れ、そのテ
ノクル化された信号が記憶器における一連の記憶場所眞
割当てられる。

そのように割当てられたデノタル信＋ｉ：・ま記憶場所
から異なるシーケンスで読取られる。なお、そのシーケ
ンスは、信号が相生される場合に所望の効果を発生する
ように予め定められている。この場合の動作が第１図に
示されている。第１図において、小さい円は、入力ラス
タの１つのフ、イールドの１つのグループの一連のライ
ンのそれぞれにおける１つのグループの一連の画素を表
わすテノタル信号が、書込み動作時に、記憶されるフレ
ーム記憶器における記憶場所を示している。４つの＠　
）接した記憶場所がそれぞれＸｎ＋　ｙｎ　”ｎ＋＋＋
　３’ｎ　’Ｘｎ＋　”ｊｌ＋１１およびＸｎ＋１’　
”ｎ＋１　というアドレスを有するものとし、で示され
ており、Ｘおよびｙは入力ラスタに対するラインに沿っ
た方向（ａｌｏｎｇ−１ｉｎｅ）およびラインと交差す
る方向（ａｃｒｏｓｓ−１ｉｎｅ）の座標である。同１
ン１において、出力信号のラインｔをなして幾つかの一
連の画素が読取られるべきアドレスを表わしている。こ
れらのアドレスは、所望される効果に従って選択される
が、一般的には、出力信号ラスタにおける画素のアドレ
スはフレーム記憶器における記憶場所とは合致しない。

従って、出力信号を形成するために用いられる画素は、
出力画素のアドレスに隣接した記憶場所に書込捷れた画
素間で補間を行うことにより合成される。例えば第１図
においてＸｋ、ｙｋで示されているアドレスを有する出
力画素は、アドレスＸｎ。

ｙｎ　’　ｘｎ＋ｔ＋　ｙｎ　：　Ｘｎ＋　ｙｎ＋ｔ　
’および”ｎ＋１．ｌ　”ｎ＋１に書込まれた入力画素
間で補間を行うことによって合成されるであろう。Ｘｋ
、ｙｋのような各アドレスは出力信号ラスタにおける画
素のアドレス座標（例えばＸｋ、ｙｋ）を入力信号ラス
タに関係づけられた座標に変換することによって得られ
る。

第１図につき検討すると（ラインｔが出力信号ラスタを
表わしていると仮定する）、出力信号は、フレーム記憶
器から読取られ／ζ場合に、人力信号と同じ画像を表わ
ずか、その画像は、人力信号によって表わされる画像と
比較して、圧縮されかつ回転されたものとなるであろう
ことがわかる。

−ト述したような装置は、演出効果を実現するだめの適
応性のある手段であるが、画像圧縮時に難点が認められ
る場合がある。第１図を参照すると、圧縮係数が２（倍
率がしに等し７い）以上に増加すると、出力信号は出力
ラスタにおける短い波長の詳細を分解することかできず
、寸だ画素を合成して出力信号を形成するために用いら
れる補間によって画像に顕著な乱れが生ずる傾向かある
。

本発明の目的は、上述したような難点が軽減される改良
されたビデオ信号処理装置を提供することである。

本発明によれば、記憶手段と、この記憶手段の各アドレ
スに入力ビデオ信号の画素を書込むための手段と、前記
記憶手段から画素を異なるシーケンスで読取り、少なく
とも倍率の変化を有することを除き入力ビデオ信号と同
じ画像を表わす出力ビデオ信号を発生する手段と、入力
ビデオ信号によって表わされる画像に対する出カビチオ
信号によって表わされる画像の圧縮に応答し、ビデオ信
号を前記記憶手段から読取りに先立って前記圧縮に依存
した程度だけＦ波する手段を具備したビデオ信号処理装
置が揚供される。この場合、上記Ｐ波は、前記記憶手段
に対する入力ビデオ信号の書込みに先立って行われるこ
とが好ましい。前記ｊ５波手段は、ビデオ信号によって
表わされる画像の】つの部分と他の部分との間に生ずる
圧縮の変化に応答しうろことが好ましい。

以下図面を参照して本発明の実施例につき説明しよう。

第２図において数字１は装置の入力端子を示しておシ、
この入力端子には、倍率、形状、配向捷たは位置の変化
あるいはそれらの組合せのような効果を発生するために
操作することが所望される画像を表わすアナログ型式の
入力ビデオ信号が動作時に印加される。その信号はカメ
ラ、ビデオテーゾレコーダ寸たは他のビデオ信号源から
得られる。それらの信号は一般に、動く画像に関するも
のでアリ、本発明の装置はリアル・タイムで動作しうる
ものである。端子ｊからのビデオ信号は、アナログ・デ
ジタル変換器２に印加され、この変換器がその信号をデ
ジタル・ザンゾルのシーケンスに変換する。変換器２か
らの出力信号はデジタル・デコーダ３に供給され、この
デジタル・デコーダ３は上記デジタル・サンプル力）ら
それぞれ１３−５　ＭＨｚの２つのデータ流れを得る。

１つの流れはビデオ信号の輝度（Ｙ）画素よりなシ、他
の流れは、１つの流れに時分割多重化されたそれぞれ６
．７５　ＭＨｚの２つの色差（ＵおよびＶ）画素よりな
る。Ｙ画素をまラインおよびフィールドのシーケンスで
生じ、テレビノヨン・フレーム周期に対する画素のタイ
ミングは、画像におけるＸおよびｙ座標を示す。Ｕおよ
びＶ画素は１つおきのＹ画素と一緒に位置している。デ
コーダ３かものデジタル・データ流れはハイウェイ５を
通ってビデオ信号セレクタ４に送られるかあるいはフィ
ールド・フリーズ記憶器に送られ、そのフィールド・フ
リーズ記憶器には、１つのフィールド周期のあいだにビ
デオ信号Ｙ、ＵおよびＶの１つのフィールドが蓄積され
うる。セレクタ４は、デジタル・データ流れを・・イウ
エイに直接伝送するように、あるいはそれらの流れを阻
止しかつフィールド記憶器６に蓄積されたデータ信号の
最後のフィールドΦ を反復して伝送するようにオ被レータによう制御されう
る。このことが生じてｂる場合には、フィールド記憶器
における入力は阻止される。これによって、オ啄レータ
は動画を伝送するかあるいは静＋ｌ−画を伝送するかの
選択をなしうる。セレクタ４は第３の機能、すなわち次
のステージに対する伝送のだめの境界を表わすビデオ信
号の流れを選択するという機能を有していてもよいが、
この機能は公知であるからこれ以上説明する必要はない
。

以下の説明では、簡単にするためにＹおよびＵ／Ｖビデ
オ流れについてだけ検討する。

セレクタ４からのＹ画素は２個の適応フィルタ７および
８にシーケンスをなして送られる。フィルタ７はいわゆ
る垂直沢波を可変な程度だけ生じるようになされておシ
、フィルタ８は水平沢波を可変に程度だけ生ずる。この
Ｐ波は後述するようにＹ信号の解像度を低下させる作用
をする。ＵおよびＶ画素はＹ画素に比較してそれぞれ既
に解像度が低下しているから、通路９を通ってフィルタ
を迂廻させられる。

フィルタ７および８からの輝度画素は、２つのフィール
ド記憶器１１および１２よりなる輝度フィ−ル記憶器１
０にスイッチ１３を通じて供給される。そのスイッチは
、一連のフィールド周期に輝度画素がフィールド記憶器
】１および】２に交互に書込まれるように制御される。

輝度画素が書込まれるフィールド記憶器の記憶場所は書
込みアドレス発生器１５によって制御され、その発生器
Ｊ５は、第１図に示されているような入力ラスタにおけ
る画素のシーケンスとして記憶場所をアドレスする。セ
レクタ４からのクロミナンス画素ＵおよびＶも同様に、
２つのフィールド記憶器１７および１８Ｊ：りなるクロ
ミナンス・フレーム記憶器１６にスイッチ１９を通じて
供給される。書込みアドレス発生器１５は、記憶器１ｏ
と同様に記憶器１６にも作用し、ＵおよびＶ画素が書込
まれるフィールド記憶器１７および１８における場所を
制御する。フレーム記憶器１０および１６から各スイッ
チ１４および２０を通じて信号が読取られるが、これら
のスイッチＩ４および２ｏはスイッチ１３および１９と
は逆相で動作せしめられ、それにより−２個のフィール
ド記憶器１２．１３または１７．１８のうち、先行フィ
ールド周期に書込みが生じたものからの読取りが一連の
フィールド周期時に生ずるようになされる。スイッチ１
３、】９およびＪ４．２０は、シーケンサ（図示せず）
によって公知の態様で制御される。

数字２１および２２はコンピュータと、記憶器１０およ
び１６に対する読取りアドレス発生器を示している。そ
のコンピータは、出力信号ラスタにおける画素が取り出
されるべき記憶器１０および１６におけるアドレスを計
算するためのトランスフオームを発生するようになされ
ている。それらのトランスフオームはコンピュータにお
いてフィールド速度で更新されそして各フィールド・ブ
ランキング期間のあいだに読取りアドレス発生器２２に
印加される。読取りアドレス発生器２２は、入力ラスタ
の座標系における出力ラスタにおける一連の画素のアド
レスのトランスフオームに応答して各フィールドにおけ
る一連の画素に対するアドレスを発生するようになされ
ている。例えげ、出力ラスタの１つのラインのあいだに
、アドレス発生器２２は、第１図においてＸｋ−ｘ＋ｙ
ｋ−１；Ｘｋ、ｙｋ：およびＸｋ＋ｘ、ｙｋ＋ｔで表わ
されているようなアドレスを連続的にかつ画素速度で発
生する。これらのアドレスは出カ信号うスクの同じライ
ンで生ずる。そのようにして発生された各アドレスに対
し、読取シアドレス発生器２２が、発生されたアドレス
に最も近接したフィールド記憶器１１または１２におけ
る４つの記憶場所に読取　、り信号を印加する。例えば
、第１図に示されているように読取りアドレス発生器が
アドノスＸｋ、ｙｋを発生するならば、その読取りアド
レス発生器は４つのアドレスＸｎ＋　’Ｉｎ；　ｘｎ＋
１１　ｙｎ：　ＸＨｒｙｎ＋１　’およびｘｎ＋ｘｔ　
ｙｎ＋ｔに読取り信号を印加するであろう。

読取りアドレス発生器２２は、読取り信号が状況に応じ
てＵまたはＶ画素を保持している４つの最も近い記憶場
所に与えられる点を除けば、フィールド記憶器１７およ
び１８と同様の態様で動作する。任意の時点で記憶器工
０から読取られた４つの画素は４ポイン）Ｙ補間器２３
に供給され、記憶器Ｊ６から読取られた４つの画素は４
ポイントＵまたはＶ補間器２４に印加される。各補間器
は、アドレス発生器２２によって発生される補間係数に
よって決定される配分で記憶器１０または１６から読取
られた４つの画素を組合わせる。この場合の補間係数は
Ｘｋ、ｙｋのような各アドレスにつき各ポイントにおけ
る画像の輝度の値または各クロミナンス成分に近似した
画素を発生するようになされている。コ／ピユータ２１
．アドレス発生器２２および４ポイント補間器２３．２
４は、例えば英国特許出願第８１０８４６７号に記載さ
れているようなデジタル演出効果装置に用いられている
ような任意適当な構造を有しうる。出力信号流れは、標
準カラーテレビジョン波形のいずれかに合致するように
コード化し直され、次にアナログ型式に変換し直され、
そして所望の態様で伝送、記録または処理されうる。

この装置によって発生される画像に対する作用は、アド
レス発生器２２に関連してコンピータ２１によって実施
される特定の座標変換に依存する。画像変更は、コンピ
ュータに所要のマトリックス変換を発生させるノヨイス
ティソク゛または他の制御手段を用いてオペレータによ
り開始されうる。あるいは、特定の効果に対する出力ア
ドレスがアドレス・マツプの形であるいはそのようなマ
ツプのシーケンスとして予め定められ、かつ必要なとき
に使用できるように記憶されるようにしてもよい。第１
図に示されているように、発生されうる効果のうちの１
つは画像圧縮であり、それはそれ自体であるいは回転や
直線移動のような他の効果と関連して発生されうる。さ
らに、ある種の効果は、画像の一部分だけを圧縮したシ
あるいはその圧縮を画像上の位置にとも々って可変にし
うる。このことは、画像の操作時に遠近法の効果が考慮
される場合、特に該当する。

圧縮が発生する場合に生じうる上述した難点を軽減する
ために、コンピュータ２１はアドレス発生器２２に対し
て必要とされる変換を発生するだけでなく、逆変換を発
生ずるようにもなされている。これらはフィルタ係数発
生器２６に与えられる。このフィルタ係数発生器２６は
、出力ラスタに関係した座標系に変換される入力ビデオ
信号の画素に対するアドレスを発生するようになされて
いる。例えば、第１図に示された代表的な状況では、コ
ンピュータ２１は出力座標系におけるＸｎ１ｙｎという
画素のアドレスを発生するであろう。

例えばＸｒ、ｙｒというアドレスは上記のＸｋ、ｙｋに
近接しているであろう。このようなアドレスは、入力ラ
スタによって決定されるシーケンスで入力ビデオ信号の
各画素に対して発生される。これらの変換された入力ア
ドレスは、適応フィルタ７および８によって行われるｒ
波の程度を制御するために、フィルタ係数発生器２６で
用いられる。

第６図を参照すると、フィルタ係数発生器２６における
逆アドレス発生器が４０で示されている。

フィルタ係数発生器は、出力ラスタでみた各入力画素ア
ドレスの変換された成分に対する２つの引算回路２７お
よび２７′よりなる。

出力ラスタでみて垂直方向に隣接した入力画素の一連の
アドレスの各Ｘおよびｙ成分は、直接的におよび１つの
ライン周期の遅延を生ずるラッチ２８を通じて引算回路
２７に与えられる。この引算回路は、任意の１画素周期
に引算回路２７に与えられる２つのアドレスの各成分を
引算して差δＸｖおよびδｙｖを発生する。同様に、出
力ラスタでみて水平に隣接した入力画素の一連のアドレ
スの各成分は、直接的におよび１画素周期の遅延翫 を発生するラッチ２８′を通じて引算回路２７′に与え
られる。この引算回路は、任意の１画素周期に引算回路
２７′に与えられる２つのアドレスの各成分を引算して
差δ糊およびδｙ、を発生する。

前記２つの差δＸｖおよびδｙｖは演算回路４１に与え
られ、この演算回路は、 δｖ−（δｘｖ）２＋（δｙｖ）２ で表わされる垂直アドレス差を計算する。同様に、２つ
の差δＸＨおよびδｙ、は第２の演算回路４１′に与え
られ、この演算回路は、 δ１（＝（δＸＨ）２＋　（δｙＨ）２で表わされる水
平アドレス差を計算する。

第４図に示されている差δ７およびδ□は２つのルック
・アップ・テーブル２９および２９′に与えられる。ル
ック・アップ・テーブル２９は垂直フィルタ７にフィル
タ係数を移送するようになされている。このフィルタは
、第６図に示されているように、一連のデノタル掛算器
３０〜３４よりなり、これらの掛算器には、それぞれ輝
度画素に１ライン遅延を与える一連の遅延ラッチ３５〜
３８を通じて輝度信号流れが印加される。ルック・アッ
プ・テーブル２９からフィルタに移送される係数は掛算
器３０〜３４に与えられ、そこでの掛算（任意の一時点
で生ずる）の結果である積は加算回路３９で互いに加算
されてフィルタの出力を形成する。フィルタ係数を適当
に選択することによって、異なるフィルタ特性が入力画
素の垂直解像を選択的に軽減するようにシミュレートさ
れうる。

ある時点において本発明の装置によって発生される効果
が画像の圧縮を含まない場合、あるいは圧縮係数がある
選択された閾値より小さい場合には、引算回路２７から
の出力信号は所定の閾値を超え、かつルック・アップ・
テーブル２９は、この場合には、掛算回路３２に与えら
れるフィルタ係数ば１であり、他の掛算回路に与えられ
る係数はゼロであるように構成される。その結果、輝度
画素は解像度の低下を伴なうことなしにフィルタを通過
される。他方、差信号が圧縮閾値より小さい場合には、
ルック・アップ・テーブルから読取られるフィルタ係数
は、掛算器３２の中間位置に極大値を有し両側がゼロで
ないフィルタ特性に合致するように選択されるので、輝
度画素の解像度は低下する。さらに、このフィルタ特性
は、出力信号によって表わされる画像の圧縮が増大する
につれて（ルック・アップ・テーブル２９から選択され
るフィルタ係数の選択に依存して）解像度を漸次的に低
下させて圧縮された画像に望ましくない乱れが生ずるの
を実質的に回避するような態様で、適応性を有している
、すなわち差イ酋号の値に対して応答性を有している。

同様にして、ルック・アップ・テーブル２９′は、信号
δＨに応答して水平フィルタ８に与えるための複数の絹
の予め定められたフィルタ係数を記憶する。このフィル
タは、３５〜３８と等価な遅延が１画素周期だけである
点を除けば、垂直フィルタ７と同様の構造を有している
。フィルタ８もフィルタ７と同様の態様で応答性を有し
ており、かつこのフィルタ８は輝度画素の水平解像度を
、装置内で続いて生ぜしめられる圧縮に適合させるよう
に作用する。フィルタ８の場合には、係数発生器に対す
る入力アドレスは垂直フィルタの中心出力と整列される
。しかしながら、数個の画素の遅延が水平フィルタの中
心入力までの遅延に相当する必要がある。

図示されたフィルタ７および８の構成はデジタルフィル
タの一実施例にすぎないものであり、他の適当なフィル
タを用いてもよい。３０〜３４のような掛算器の個数も
、必要とされるｆ波の最大限の程度に依存して変更され
うる。

上述した本発明の装置には多数の変更が可能である。例
えば、水平および垂直差δＨおよびδＶは、ある場合に
は、δＸＨおよびδｙＨを、また他の場合には、δＸｖ
およびδｙｖ　を直接加算することによって近似されう
る。入力ビデオ信号におけるすべての輝度画素のアドレ
スを、出力ラスタに関連した座標系に変換する必要はな
いであろう。

例えば、各８番目のラインにおける各８番目の画素だけ
を変換するので十分な場合があり、その場合には、２８
および２８′の遅延が適当に変更される。適応性フィル
タ７および８は、上述した構（ 成に比較して、比較的粗いスケールでの圧縮の変化に応
答するであろう。この場合には、補間器２３および２４
からの出力信号は各合成回路に伝送されうるものであり
、それらの合成回路には、上述ｌ−たのと同様の他の装
置から輝度信号、キー信号およびクロミナンス信号も印
加される。この合成回路は、任意の時点におけるキー信
号の関係に依存ｊ〜で、いずれかの装置から輝度信号と
クロミナンス信号を選択し、そしてそれらの選択された
信号から複合信号を形成するようになされている。

さらに、適応性フィルタ７および８の前または補間器２
３および２４の後に、付加的なフィルタ記憶器を挿入し
てもよい。

【図面の簡単な説明】

第１図は本発明の説明に供する図、第２図は本発明によ
る装置の一実施例を示すブロック図、第６図は第２図に
示された装置に設けられた適応性フィルタ手段をさらに
詳細に示すブロック図、第４図は本発明の説明に供する
図である。 図面において、ｌは入力端子、２はアナログ・デジタル
変換器、３はデジタル・デコーダ、４はビデオ信号セレ
クタ、５はハイウェイ、６はフィールド記憶器、７．８
はフィルタ、１ｏは輝度フレーム記憶器、Ｊｌ、１２は
フィールド記憶器、１５は書込みアドレス発生器、１６
はクロミナンス・フレーム記憶器、１３．１４．１９．
２０はスイッチ、１７、Ｊ８はフィールド記憶器、２１
はコンビーータ、２２は読取りアドレス発生器、２３．
２４は補間器、２６はフィルタ係数発生器、２７．２７
′は引算回路、２８はランチ、４０は逆アドレス発生器
、４１，４１’は演算回路、２９．２９′はルック・ア
ップ・テーブル、３０〜３４は掛算器、３５〜３８は遅
延ラッチ、３９は加算回路をそれぞれ示す。 特許出願人　クオンテル　リミテッド 代理人　弁理士　山元俊仁 図面の浄書（内容に変更なし） ＼ ｏ　ｏ　ｏ　ｏ　ｏ　。 手続補正書　く方式） 昭和６０年５月２７日 特許庁長官　志　賀　学　殿 １、事件の表示　特願昭６０−８５６００号２、発明の
名称　ビデオ信号処理装置 ３、補正をする者 事件との関係　特許出願人 名　称　クオンテル　リミテッド ４、代理人〒１０５ 住　所　東京都港区虎ノ門１丁目２０番６号５、補正命
令の日付　自発補正 ６、補正の対象 図面の全文 ７、補正の内容 別紙のとおり

Claims (1)

1. 【特許請求の範囲】 １、記憶手段と、 前記記憶手段の各アドレスに入力ビデオ信号の画素を書
   込むだめの手段と、 少なくとも倍率の変更を伴なうことを除けば入力ビデオ
   信号と同じ画像を表わす出カビチオ信号を発生するため
   に前記記憶手段から画素を異なるシーケンスで読取るた
   めの手段と、 入力ビデオ信号によって表わされる画像に対する出力ビ
   デオ信号によって表わされる画像の圧縮を決定するだめ
   の手段と、 前記圧縮に応答して、前記記憶手段からの読取りに先立
   ってビデオ信号をｒ波するフィルタ手段を具備したビデ
   オ信号処理装置。 ２、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記決定手段が、ビデオ信号によって表わされ
   る画像の１つのポイントと他のポイントとの間に生ずる
   圧縮の変化に応答する手段をさらに具備する前記装置。 ３、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記フィルタ手段が、ビデオ信号のクロミナン
   ス部分をそれにＦ波作用を及はすことなしに通過させる
   手段を含んでいる前記装置。 ４、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、 出力信号ラスタにおける画素が取ね出される記憶手段に
   おけるアドレスを計算するための変換（トランスフオー
   ム）を発生する手段と、前記変換（トランスフオーム）
   の逆を発生する手段と、 前記フィルタ手段によって行われるｆ波の程度を制御す
   るために係数を発生する手段をさらに具備しており、前
   記係数発生手段が前記逆変換（トランスフオーム）に応
   答して動作する前記装置。 ５、特許請求の範囲第４項記載のビデオ信号処理装置に
   おいて、前記係数発生手段が、前記逆変換によって変換
   された入力画素アドレス間の水平差を表わす信号と垂直
   差を表わす信号を発生する手段を含んでいる前記装置。 ６、％許請求の範囲第１項記戦のビデオ信号処理装置に
   おいて、ビデオ信号がフィルタを通過するときに解像度
   を低下せしめらｔ１々いようにフィルタ係数を切換える
   ための手が設けられており、この手段は前記圧縮が閾値
   レベルよ、シ小さい場合に動作する前記装置。 ７、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、入来ビデオ信号に関連したキー信号を沢波する
   だめの手段が設けられている前記装置。 ８、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記フィルタ手段は、フレーム記憶器に書込む
   のに先立って、ビデオ信号に作用するようになされてい
   る前記装置。