JPS60236547A - Data communication controller - Google Patents

Data communication controller

Info

Publication number
JPS60236547A
JPS60236547A JP59091207A JP9120784A JPS60236547A JP S60236547 A JPS60236547 A JP S60236547A JP 59091207 A JP59091207 A JP 59091207A JP 9120784 A JP9120784 A JP 9120784A JP S60236547 A JPS60236547 A JP S60236547A
Authority
JP
Japan
Prior art keywords
signal
data communication
data
circuit
dte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59091207A
Other languages
Japanese (ja)
Other versions
JPH0262067B2 (en
Inventor
Kazuo Sumiya
炭谷 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59091207A priority Critical patent/JPS60236547A/en
Publication of JPS60236547A publication Critical patent/JPS60236547A/en
Publication of JPH0262067B2 publication Critical patent/JPH0262067B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Abstract

PURPOSE:To reduce the hardware quantity and therefore to simplify the control of data communication by connecting the output of a selection circuit means which gives a selective action to a data transmission/reception control circuit to the input of a response propriety signal for data terminal of an interface and sharing a circuit selection register of a data communication controller. CONSTITUTION:When a circuit is selected at the side of a data terminal device DTE, an output of a high level is produced at an output terminal Q of a circuit selector LSL11. Then each element of a DTE transmission/reception control circuit 12 is activated to turn on a DTE propriety response signal ERT. Under such conditions, a network controller 4 sends a call display signal CI to a modulator/demodulator 3 when the controller 4 receives a call signal. The modulator/ demodulator 3 secures an AND between the signal CI and a signal ER given from a data communication controller 2 and sends a circuit connection command signal CML back to the controller 4. The controller 4 gives a reply to the signal CML and connects a subscriber circuit 5 to the modulator/demodulator 3. Then the controller 4 turns on the carriers with each other to perform the data communication.

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明はデータ通信制御装置に係り、特に網制御装置、
・変復調装置、・電話回線を通してデータ端末を接続す
る場合のデータ通信装置(網制御装置、変復調装置等、
以下DCEと称す。)及びデータ端末装置(以下、DT
Eと称す。)に接続される各インターフェースへ供給さ
れ且つDCEに接続されるインターフェースを介してD
CEの変復調装置へ送られるER(f!quipmen
t Ready )信号の発生態様を改善したデータ通
信制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical field of the invention The present invention relates to a data communication control device, and particularly to a network control device,
・Modulation and demodulation equipment, ・Data communication equipment when connecting data terminals through telephone lines (network control equipment, modemation equipment, etc.)
Hereinafter referred to as DCE. ) and data terminal equipment (hereinafter referred to as DT)
It is called E. ) to each interface connected to the DCE and connected to the DCE.
ER (f!quipmen) sent to the CE modem
The present invention relates to a data communication control device that improves the manner in which a tReady signal is generated.

(0)技術の背景 データ通信系には、DCE及びD T’ Eがそれぞれ
各別のためのインターフェースを介してデータ通信制御
装置に接続され、そのデータ通信制御装置がデータ処理
システムへ接続される形式のものがある。この種データ
通信系においては、回線接続及びその解放のためにデー
タ通信制御装置から変復調装置へ回線接続及びその解放
制御のためのER倍信号送出するような構成を採ってい
る。
(0) Technical background In the data communication system, the DCE and DT'E are each connected to a data communication control device through separate interfaces, and the data communication control device is connected to the data processing system. There is a format. This type of data communication system employs a configuration in which an ER signal for line connection and release control is sent from a data communication control device to a modulation/demodulation device for line connection and release control.

そのER倍信号発生する手段はデータ通信制御装置にあ
る他の構成要素に何らの顧慮もなしにそれ単独の構成要
素を設けるに留まっており、それだけ構成要素の増加、
制御の複雑化を招来しており、この種問題の発展的な解
決手段の開発が要望されている。
The means for generating the ER multiplied signal is simply provided as a separate component without any consideration for other components in the data communication control device, and the number of components increases accordingly.
This has led to complicated control, and there is a demand for the development of progressive solutions to this type of problem.

(ハ)従来技術と問題点 従来におけるER信号発生手段は上述データ通信制御装
置にそれ専用に設けられたレジスタをデータ処理システ
ムによってプログラマブルに制御し得るように構成され
ている。従って、ハードウェアの増加は避けられず、そ
の制御のための用意も不可欠となる。
(C) Prior Art and Problems The conventional ER signal generating means is constructed so that a register provided exclusively for it in the above-mentioned data communication control device can be programmably controlled by a data processing system. Therefore, an increase in hardware is unavoidable, and provision for its control is also essential.

仁)発明の目的 本発明は上述したような従来方式が抱えている技術的課
題に鑑みて為されたもので、その目的は、データ通信制
御装置の回線選択レジスタの共用化を図り、ハードウェ
アの削減と共にそれに伴う制御の簡易化を享受し得るデ
ータ通信制御装置を提供することにある。
The present invention has been made in view of the technical problems faced by the conventional system as described above.The purpose of the present invention is to share the line selection register of a data communication control device, and to An object of the present invention is to provide a data communication control device that can enjoy a reduction in the amount of data and the accompanying simplification of control.

(ト)発明の構成 そして、この目的達成のため、本発明装置はDCEを接
続し該DCEの変復調装置にDTE応答可否信号を蓮田
するため゛の第1のインターフェース及びDTEを接続
するための第2のインターフェース、上記第1及び第2
のインターフェースに各別に接続されるデータ送受信制
御回路、並びに該データ送受信制御回路の選択的動作を
生ぜしめる選択回路手段を有するデータ通信制御装置に
おいて、上記選択回路手段の出力を上記第1のインター
フェースのDTE応答可否信号入力に接続して構成した
ものである。
(G) Structure of the Invention And, in order to achieve this object, the device of the present invention includes a first interface for connecting a DCE and transmitting a DTE response availability signal to the modulation/demodulation device of the DCE, and a first interface for connecting the DTE. 2 interfaces, the first and second
In the data communication control device, the output of the selection circuit means is connected to the first interface of the data transmission and reception control circuit, and selection circuit means for causing selective operation of the data transmission and reception control circuit. This is configured by connecting to the DTE response availability signal input.

(へ)発明の実施例 以下、添付図面を参照しながら本発明の詳細な説明する
(F) Embodiments of the Invention The present invention will now be described in detail with reference to the accompanying drawings.

第1図は本発明を実施するデータ通信系を示し、第2図
は第1図データ通信系内において実施される本発明の一
実施例を示し、第3図は第2図実施例の要部構成を示す
図である。
FIG. 1 shows a data communication system implementing the present invention, FIG. 2 shows an embodiment of the present invention implemented within the data communication system shown in FIG. 1, and FIG. 3 shows the main points of the embodiment shown in FIG. FIG. 3 is a diagram showing a partial configuration.

第1図において、1はデータ処理システム、2はデータ
通信制御装置、3は変復調装置、4は網制御装置、5は
加入者電話回線、100はデータ端末装置である。デー
タ処理装置1とデータ通信制御装置2とよりデータ処理
システムを構成し、変復調装置3、網制御装置4等のD
CEを介して電話回線へ接続される場合と、データ処理
システムに直接データ端末装置(DTE)100が接続
される場合がある。なお、データ通信制御装置2と変復
調装置3との間、及び変復調装置3と網制御装置4との
間には、本発明との関係で必要となって来るDTE応答
可否信号〔以下、E R(Equipment Rea
dy )信号と呼ぶ。〕線6、呼出し表示信号(以下、
CI倍信号略称する。)線7、及び回線接続指令信号(
以下、CML信号と略称する。)線8のみを示し、その
他のデータ線及び制御線は本発明の詳細な説明する上で
必要とならないし、又図面を明瞭にするため省略しであ
る。この第1図に示すようなシステム系を構成する場合
、上記の通信制御装置2にDC,Eが接続される場合に
は、こめ通信制御装置2はDCE側がらみるとDTEが
接続される如きインタフェースとなり、また、通信制御
装置2にDTEが接続される場合には、この通信制御装
置2はDTE側からみてDCEが5接続される如きイン
クフェースをとることが必要となる。
In FIG. 1, 1 is a data processing system, 2 is a data communication control device, 3 is a modulation/demodulation device, 4 is a network control device, 5 is a subscriber telephone line, and 100 is a data terminal device. A data processing system is constituted by a data processing device 1 and a data communication control device 2, and a D
In some cases, the data terminal equipment (DTE) 100 is connected to the telephone line via the CE, and in other cases, the data terminal equipment (DTE) 100 is connected directly to the data processing system. Note that a DTE response permission signal [hereinafter referred to as E R (Equipment Rea
dy ) signal. ] Line 6, call display signal (hereinafter referred to as
CI multiplication signal is abbreviated as CI. ) line 7, and line connection command signal (
Hereinafter, it will be abbreviated as CML signal. ) only line 8 is shown; other data lines and control lines are not necessary for the detailed description of the invention and are omitted for clarity of the drawing. When configuring a system as shown in FIG. 1, when DC and E are connected to the above-mentioned communication control device 2, the communication control device 2 is connected to the DTE from the DCE side. When a DTE is connected to the communication control device 2, the communication control device 2 needs to have an ink face in which five DCEs are connected when viewed from the DTE side.

そこで、本発明に係る通信制御装置2の構成を第2図に
より説明する。
Therefore, the configuration of the communication control device 2 according to the present invention will be explained with reference to FIG.

第2図において、10はデータ処理システム1の中央処
理装置(図示せず)によってプログラマブルに制御され
るコントロールレジスタで、このレジスタ10には各種
のビットがあり、その中に回線選択ビットのための回線
セレクタ(LS’L)11がある。LSL出力11Aは
DTE送受信制御回路12及びDCE送受信制御回路1
3に接続されている。14はデータ通信制御装置2へ接
続されるDCEのためのインターフェース(DTEを擬
似するもので、以下、DTEインターフェースと称する
。)で、変復調装置3からのレシーブデータ信号(RD
倍信号をDTE送受信制御回路12へ送り、DTE送受
信制御回路12からのセンドデータ信号(SD倍信号を
受け取って変復調装置3へ送ると共に、LSL出力11
Aをインバータ15を介してそのER信号入力16に受
けてドライバ17を介して変復調装置3へ送るためのも
のである。18はデータ通信制御袋W2へ接続されるD
TEのためのインターフェース(DCEを擬似するもの
で以下、DCEインターフェースと称する。)で、DT
EからのSD倍信号DCE送受信制御回路13へ送り、
DCE送受信制御回路13からのRD倍信号受は取って
DTEへ送るためのものである。変復調装置3からのR
D倍信号DTEインターフェース14のレシーバ19、
DTE送受信制御回路12のアンドゲート20、そして
オアゲート21を経てデータ送受信回路22にて受け取
られ、又DTEからのSD倍信号DCEインターフェー
ス18のレシーバ23、DCE送受信制御回路13のア
ンドゲート24、そしてオアゲート21を経てデータ送
受信回路22にて受け取られるようになっている。デー
タ送受信回路22から変復調装置3へ送られるSD倍信
号DTE送受信制御回路12のアンドゲート25、オア
ゲート26、そしてDTEインターフェース14のドラ
イバ27を経て変復調装置3へ送られ、又データ送受信
回路22から発せられDTEにて受け取られるRD倍信
号DCE送受信制御回路13のアンドゲート28、オア
ゲート29、そしてDCEインターフェース17のドラ
イバ30を経てDTEへ送られるようになっている。そ
して、コントロールレジスタ10のLSL出力11Aは
DTE送受信制御回路12のアンドゲート20゜25及
びオアゲート26の入力ノット回路、並びにDCE送受
信制御回路13のアンドゲート24の入カノット回路ニ
アンドゲート28の入力ノット回路、及びオアゲート2
9へ接続されている。
In FIG. 2, 10 is a control register programmably controlled by the central processing unit (not shown) of the data processing system 1. This register 10 includes various bits, including a line selection bit. There is a line selector (LS'L) 11. The LSL output 11A is connected to the DTE transmission/reception control circuit 12 and the DCE transmission/reception control circuit 1.
Connected to 3. Reference numeral 14 denotes an interface for DCE (simulating DTE, hereinafter referred to as DTE interface) connected to data communication control device 2, which receives the receive data signal (RD
The double signal is sent to the DTE transmission/reception control circuit 12, and the send data signal (SD double signal) from the DTE transmission/reception control circuit 12 is received and sent to the modulation/demodulation device 3.
This is for receiving A at its ER signal input 16 via an inverter 15 and sending it to the modulation/demodulation device 3 via a driver 17. 18 is D connected to data communication control bag W2
An interface for TE (which simulates DCE and is hereinafter referred to as DCE interface).
Send the SD double signal from E to the DCE transmission/reception control circuit 13,
The RD double signal received from the DCE transmission/reception control circuit 13 is for receiving and sending to the DTE. R from modem 3
receiver 19 of the D-times signal DTE interface 14;
The data is received by the data transmitting/receiving circuit 22 via the AND gate 20 of the DTE transmitting/receiving control circuit 12 and the OR gate 21, and the SD double signal from the DTE is received by the receiver 23 of the DCE interface 18, the AND gate 24 of the DCE transmitting/receiving control circuit 13, and the OR gate. 21 and then received by a data transmitting/receiving circuit 22. The SD double signal sent from the data transmission/reception circuit 22 to the modulation/demodulation device 3 is sent to the modulation/demodulation device 3 via the AND gate 25 and OR gate 26 of the DTE transmission/reception control circuit 12, and the driver 27 of the DTE interface 14, and is also emitted from the data transmission/reception circuit 22. The RD multiplied signal received by the DTE is sent to the DTE via the AND gate 28 and OR gate 29 of the DCE transmission/reception control circuit 13, and the driver 30 of the DCE interface 17. The LSL output 11A of the control register 10 is connected to the input knot circuit of the AND gate 20.25 and the OR gate 26 of the DTE transmission/reception control circuit 12, and the input knot of the AND gate 28 of the AND gate 24 of the DCE transmission/reception control circuit 13. circuit and or gate 2
Connected to 9.

そのLSLは第3図に示されるように、クロック端子C
、データ信号端子D、セント端子S、リセット端子R1
及び出力端子Qを有するフリップフロップで、そのクロ
ック端子Cにクロックパルスが供給されたとき、データ
信号端子りに供給されるデータ信号に応じて決まる出力
信号が出力端子Qに現われるように構成される(コント
ロールレジスタの各ビットも同様)ほか、セット端子S
及びリセット端子Rに供給される信号レベルを選択的に
変更せしめるスイッチ手段、例えば手動スイッチ31が
信号レベル供給端子32.33及びニュートラル34と
アースとの間に設は該手動スイッチの設定位置に応じて
決まる出力信号が出力端子Qに現われるように構成され
ている。LSLllのクロック端子Cはコントロールレ
ジスタ10を含む各種アドレス可能な構成要素のための
アドレス空間内でコントロールレジスタ10がアクセス
されていることを示すアドレスになったことを示すアド
レス検出回路(図示せず)の出力線35、リード/ライ
ト信号線36、及びクロック信号線37を接続するナン
トゲート38′の出力へ接続されている。
The LSL is connected to the clock terminal C as shown in FIG.
, data signal terminal D, cent terminal S, reset terminal R1
and an output terminal Q, the flip-flop is configured such that when a clock pulse is supplied to its clock terminal C, an output signal determined according to a data signal supplied to the data signal terminal appears at the output terminal Q. (Same for each bit of the control register) In addition, the set terminal S
and a switch means for selectively changing the signal level supplied to the reset terminal R, such as a manual switch 31, is installed between the signal level supply terminals 32, 33 and the neutral 34 and the earth, depending on the set position of the manual switch. The configuration is such that an output signal determined by the output signal appears at the output terminal Q. The clock terminal C of LSLll is connected to an address detection circuit (not shown) which indicates that the control register 10 has reached an address within the address space for the various addressable components including the control register 10 that is being accessed. The output line 35, the read/write signal line 36, and the clock signal line 37 are connected to the output of a Nant gate 38'.

次に、上述構成になる本発明の実施例の動作を説明する
Next, the operation of the embodiment of the present invention having the above-described structure will be explained.

上述のように構成されるLSLIIのスイッチ31がニ
ュートラル34に置かれている場合におけるLSLII
のセント態様は中央処理装置の制御によって決まるプロ
グラマブルなセット態様になっている。従って、DTE
側に回線選択が行なわれる場合にはLSLIIの出力端
子Qには高レベルの出力が発生してDTE送受信制御回
路12の各素子を能動化せしめ、且つインバータ15、
ドライバ17を介してER倍信号オンにする。
LSLII when the switch 31 of the LSLII configured as described above is placed in the neutral 34
The cent mode is a programmable set mode determined by control of the central processing unit. Therefore, DTE
When line selection is performed on the side, a high level output is generated at the output terminal Q of the LSLII, activating each element of the DTE transmission/reception control circuit 12, and inverter 15,
The ER double signal is turned on via the driver 17.

この状態において、加入者回線5に接続される加入者、
例えば保守センタから発呼が生じ、その呼出し信号を網
制御装置4が受け取ると、網制御装置4からCI倍信号
変復調装置3へ送る。変復調装置3では、Ct倍信号デ
ータ通信制御装置2からのER倍信号の論理積をとって
網制御袋W4へCML信号を返送する。CML信号に応
答する網制御袋W4は加入者回線5を変復調装置3に接
続した後に、相互にキャリアをオンにしてデータ通信に
入る。
In this state, the subscriber connected to the subscriber line 5,
For example, when a call is made from a maintenance center and the network control device 4 receives the call signal, it is sent from the network control device 4 to the CI double signal modulation/demodulation device 3 . The modulator/demodulator 3 performs a logical product of the ER multiplied signal from the Ct multiplied signal data communication control device 2 and returns the CML signal to the network control bag W4. After the network control bag W4 responding to the CML signal connects the subscriber line 5 to the modem 3, they mutually turn on their carriers and start data communication.

所要のデータ通信終了後、キャリアを相互にオフにした
後、保守センタ側は回線を解放する一方、データ通信制
御装置2ではそのコントロールレジスタ10のLSLI
Iがオフにセットされる。従って、ER倍信号オフとな
り、変復調装置3から網制御装置4へのCML信号はオ
フに切り替えられるから、網制御装置4は回線を開放す
る。
After the required data communication is completed and the carriers are mutually turned off, the maintenance center side releases the line, while the data communication control device 2 updates the LSLI of its control register 10.
I is set off. Therefore, the ER multiplier signal is turned off, and the CML signal from the modem 3 to the network control device 4 is switched off, so that the network control device 4 releases the line.

このようなりTE側の選択時にはLSL出力IIAが高
レベルになっているから、DCE側は選択されないが、
LSL出力の低レベルへの切り替わりと同時にDCE側
は選択される。
In this way, when the TE side is selected, the LSL output IIA is at a high level, so the DCE side is not selected.
The DCE side is selected at the same time as the LSL output switches to low level.

このような通常の動作とは異なって、加入者である保守
センタ側の活動が必要になって来た場合には、スイッチ
31を端子33側にセットしてLSLIOのリセット端
子Rを低レベルにして出力端子Qから低レベルのER倍
信号発生してDCE側の固定的選択を行なう。こうする
ことによって、保守センタの活動を許容しつつDCE側
とデータ通信制御装置2との交信を行なうことができる
Unlike this normal operation, if the subscriber maintenance center side becomes required to take action, the switch 31 is set to the terminal 33 side and the reset terminal R of LSLIO is set to a low level. A low-level ER multiplied signal is generated from the output terminal Q to perform fixed selection on the DCE side. By doing so, communication between the DCE side and the data communication control device 2 can be performed while allowing the activities of the maintenance center.

又、DTE側の固定的選択を行なうには、スイッチ29
を端子32側にセントしてLSLIIのセット端子Sを
低レベルにして出力端子Qから高レベルのER倍信号発
生せしめればよい。
In addition, to perform fixed selection on the DTE side, switch 29
It is sufficient to send the signal to the terminal 32 side, set the set terminal S of LSLII to a low level, and generate a high level ER multiplied signal from the output terminal Q.

このよろに、本発明によれば、ER倍信号発生するのに
従来のようにそれ専用のハードウェアを設けてその制御
を行なう必要がないから、ハードウェアが削減できてそ
の制御の簡易化も図れる。
Additionally, according to the present invention, it is not necessary to provide dedicated hardware and control it in order to generate the ER multiplied signal, as in the past, so the amount of hardware can be reduced and the control can be simplified. I can figure it out.

なお、上記実施例においては、LSL出力信号レベルの
固定化をLSL 11の内部回路的に生ぜしめている例
について説明したが、LSLIIの出力とDTE送受信
制御回路12の入力、ER信号入力16、及びDCE送
受信制御回路13の入力との間で同じ効果を生せしめる
ように構成してもよい、又、スイッチ31はリモートコ
ントロールされるものでもよい。
In the above embodiment, an example was explained in which the LSL output signal level is fixed in the internal circuit of the LSL 11, but the output of the LSLII, the input of the DTE transmission/reception control circuit 12, the ER signal input 16, and The switch 31 may be configured to produce the same effect with the input of the DCE transmission/reception control circuit 13, or the switch 31 may be remotely controlled.

(ト)発明の効果 以上述べたように、本発明によれば、 ■ハードウェアを削減し得て、 ■制御の簡易化を享受し得る、 等の効果が得られる。(g) Effects of the invention As described above, according to the present invention, ■Can reduce hardware, ■Enjoy simplified control, Effects such as this can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実施するデータ通信系を示す図、第2
図は第1図データ通信系内において実施する本発明の一
実施例を示す図、第3図は第2図実施例の要部の詳細図
である。 図中、2はデータ通信制御装置、3は変復調装置、11
は回線セレクタ、12はDTE送受信制御回路、13は
DCE送受信制御回路、14.18はインターフェース
、31はスイ、ソチである。 第1図 第2図
Figure 1 is a diagram showing a data communication system implementing the present invention, Figure 2 is a diagram showing a data communication system implementing the present invention.
1 is a diagram showing an embodiment of the present invention implemented within the data communication system of FIG. 1, and FIG. 3 is a detailed diagram of the main part of the embodiment of FIG. 2. In the figure, 2 is a data communication control device, 3 is a modem device, 11
12 is a line selector, 12 is a DTE transmission/reception control circuit, 13 is a DCE transmission/reception control circuit, 14.18 is an interface, and 31 is a switch. Figure 1 Figure 2

Claims (2)

【特許請求の範囲】[Claims] (1) データ通信装置を接続し該データ通信装置の変
復調装置にデータ端末装置応答可否信号を送出するため
の第1のインターフェース及びデータ端末装置を接続す
るための第2のインターフェース、上記第1及び第2の
インターフェースに各別に接続されるデータ送受信制御
回路、並びに該データ送受信制御回路の選択的動作を生
ぜしめる選択回路手段を有するデータ通信制御装置にお
いて、上記選択回路手段の出力を上記第1のインターフ
ェースのデータ端末装置応答可否信号人、力に接続して
構成したことを特徴とするデータ通信制御装置。
(1) A first interface for connecting a data communication device and transmitting a data terminal device response availability signal to the modem of the data communication device, and a second interface for connecting the data terminal device; In a data communication control device having a data transmission/reception control circuit separately connected to a second interface, and selection circuit means for causing selective operation of the data transmission/reception control circuit, the output of the selection circuit means is connected to the first interface. A data communication control device characterized in that it is configured to be connected to a data terminal device as an interface to signal whether a response is possible or not.
(2) 上記選択回路手段は少なくとも2つの出力レベ
ルを発生せしめるスイッチ手段を備え、上記少なくとも
2つの出力レベルのうちの第1の出力レベルに応答して
上記選択制御を生ぜしめ、上記少なくとも2つの出力レ
ベルのうちの第2の出力レベルに応答して上記第2のイ
ンターフェースに接続される送受制御回路の動作を固定
して生ぜしめるように構成されていることを特徴とする
特許請求の範囲第1項記載のデータ通信制御装置。
(2) said selection circuit means comprising switch means for generating at least two output levels, said selection control being effected in response to a first of said at least two output levels; Claim 1, characterized in that the device is configured to fixedly cause the operation of the transmission/reception control circuit connected to the second interface in response to a second output level of the output levels. The data communication control device according to item 1.
JP59091207A 1984-05-08 1984-05-08 Data communication controller Granted JPS60236547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59091207A JPS60236547A (en) 1984-05-08 1984-05-08 Data communication controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59091207A JPS60236547A (en) 1984-05-08 1984-05-08 Data communication controller

Publications (2)

Publication Number Publication Date
JPS60236547A true JPS60236547A (en) 1985-11-25
JPH0262067B2 JPH0262067B2 (en) 1990-12-21

Family

ID=14019981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59091207A Granted JPS60236547A (en) 1984-05-08 1984-05-08 Data communication controller

Country Status (1)

Country Link
JP (1) JPS60236547A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852041A (en) * 1984-12-17 1989-07-25 Micro Co., Ltd. Interface converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852041A (en) * 1984-12-17 1989-07-25 Micro Co., Ltd. Interface converter

Also Published As

Publication number Publication date
JPH0262067B2 (en) 1990-12-21

Similar Documents

Publication Publication Date Title
AU582196B2 (en) Method of communications between register-modelled radio devices
US4637022A (en) Internally register-modelled, serially-bussed radio system
US7804497B2 (en) Display driving circuit, display device, display system and method of driving display devices
USRE32776E (en) Piggy back row grabbing system
JPS6239580B2 (en)
JPS60236547A (en) Data communication controller
EP0597583B1 (en) Serial bus between integrated circuits
JP3668697B2 (en) Data transmission method and data transmission apparatus
GB1581839A (en) I/o bus transceiver for a data processing system
JP3201666B2 (en) Interface conversion circuit for half-duplex serial transmission
US3876982A (en) Code programming device
JPH0243846A (en) Line terminator
JP2569220B2 (en) Initial setting method of logic circuit
JPH10243045A (en) Multi-protocol interface circuit
JP2632413B2 (en) Common line signaling device
JPH0115217B2 (en)
US5881273A (en) Clock signal generation apparatus for use in an access subsystem processor
JP2000105733A (en) Data transmission system for game machine
CN115658584A (en) Token ring-based SPI (Serial peripheral interface) backboard bus communication method
JPS6036670B2 (en) Test method for data terminal equipment
JPS6080342A (en) Communication control system
JPH0514375A (en) Communication speed setting system for control system
JPH03222539A (en) Start bit detection circuit
JPH09331341A (en) Multiplex transmission system for automobile
RU2029988C1 (en) Digital information input device