JPS60230745A - Data transmission equipment in loop type communication system - Google Patents

Data transmission equipment in loop type communication system

Info

Publication number
JPS60230745A
JPS60230745A JP8734384A JP8734384A JPS60230745A JP S60230745 A JPS60230745 A JP S60230745A JP 8734384 A JP8734384 A JP 8734384A JP 8734384 A JP8734384 A JP 8734384A JP S60230745 A JPS60230745 A JP S60230745A
Authority
JP
Japan
Prior art keywords
signal
circuit
multiplexer
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8734384A
Other languages
Japanese (ja)
Inventor
Sanai Hamaguchi
浜口 佐内
Takashi Nakamura
俊 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP8734384A priority Critical patent/JPS60230745A/en
Publication of JPS60230745A publication Critical patent/JPS60230745A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Abstract

PURPOSE:To constitute a loop network at a low cost by selecting and sending out a receiving signal from a circuit in other time than the time when a prescribed time has elapsed, after completing to send out a send-out signal to the circuit by a multiplexer. CONSTITUTION:A signal SR received 17 from a circuit L is inputted to a multiplexer MX18 and an AND circuit 19. AT the first stage, a Q output of an FF28 is in an L level, and the MX18 selects the signal SR and sends it out to the circuit L through a transmitting circuit 20. At the same time, the circuit 19 is opened, and the signal SR is S/P-converted 21 and inputted to a controlling circuit 22. When a signal addressed to its own station is detected in input signals, the circuit 22 sends its signal to an electronic device 13. A signal sent to other station from the device 13 is P/S-converted 23 and supplied as a signal ST to the MX18. At the same time, an H level signal is outputted from a T terminal of the circuit 23, the FF28 is set, and a counter 25 is reset. The Q output of the FF28 becomes an H level, and the MX18 selects and outputs the signal ST. When a counting value of the counter 25 which has counted a clock phi has allowed to coincide with a constant K constant, the MX18 selects the signal SR.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の装置をループ状に接続して各装置間
のデータ伝送を行うループ式通信システムにおいて用い
られるデータ伝送装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device used in a loop communication system in which a plurality of devices are connected in a loop and data is transmitted between the devices.

〔従来技術〕[Prior art]

近年、比較的狭い範囲内、例えば1つの工場内に設けら
れた複数の電子装置を相互に接続して各装置間のデータ
伝送を行うLAN (ローカルエリアネットワーク)が
各種開発されている。このLAANには、第μ図に示す
ように、主局1に接続されたパスライン2に複数の従属
局3.3・・・を接続するバスネットワークと、第5図
に示すように1各局4.4・・・をループ状に接続する
ループネットワークとがあるが、前者は後者に比較して
、光ファイバが使用できないこと、回線費用が高くつく
こと等の欠点がある。したがって、特に簡易型のLAN
の場合は、ループネットワークの方が望ましい。
In recent years, various LANs (Local Area Networks) have been developed that interconnect a plurality of electronic devices installed within a relatively narrow area, for example, one factory, and transmit data between the devices. This LAAN includes a bus network that connects a plurality of slave stations 3, 3, . . . to a path line 2 connected to a master station 1, as shown in FIG. There is a loop network that connects 4.4... in a loop, but the former has disadvantages compared to the latter, such as not being able to use optical fibers and having higher line costs. Therefore, especially for simple LAN
In this case, a loop network is preferable.

〔発明の目的〕[Purpose of the invention]

この発明は上記事情を考慮してなされ九もので、その目
的は簡単な構成でループネットワークな構成することが
できるデータ伝送装置を提供することKある。
The present invention has been made in consideration of the above circumstances, and its object is to provide a data transmission device that has a simple configuration and can be configured as a loop network.

〔発明の構成〕[Structure of the invention]

この発明は、回線から受信され九受信信号が第7入力端
に、回線へ送出すべき送信信号が第2入力端に各々供給
されるマルチプレクサと、このマルチプレクサの出力端
に得られる信号を回線へ送出する送信手段と、マルチプ
レクサを切換え制御する制御手段とを有している。そし
て、前記制御手段は、送信信号が咄記マルチプレクサへ
出力されている時間および前記送信信号のマルチプレク
サへの出力が終了した後の一定時間前記マルチプレクサ
の第2入力端と出力端とを電気的に接続し、それ以外の
時間においては、前記マルチプレクサの第7入力端と出
力端とを電気的に接続する。
This invention comprises a multiplexer, in which nine received signals received from a line are supplied to a seventh input terminal, and a transmission signal to be transmitted to the line is supplied to a second input terminal, and a signal obtained at the output terminal of this multiplexer is supplied to the line. It has a transmitting means for sending data, and a control means for switching and controlling the multiplexer. The control means electrically connects the second input terminal and the output terminal of the multiplexer for a period of time during which the transmission signal is output to the multiplexer and for a certain period of time after the output of the transmission signal to the multiplexer is completed. and at other times, the seventh input terminal and the output terminal of the multiplexer are electrically connected.

〔実施例〕〔Example〕

第1図はこの発明の一実施例によるデータ伝送装置11
の構成を示すブロック図、また第2図は同データ伝送装
置11.11・・・を用いて構成したループ式通信シス
テム12の構成を示すブロック図であり、これらの図に
おいて符号13は例えば工場内の各所に設けられた電子
装置である。なお、第2図に示す通信システムはポーリ
ング・セレクーノテインク方式によって動作するシステ
ムである。
FIG. 1 shows a data transmission device 11 according to an embodiment of the present invention.
FIG. 2 is a block diagram showing the configuration of a loop communication system 12 configured using the same data transmission devices 11, 11, etc. In these figures, reference numeral 13 indicates a factory, for example. These are electronic devices installed in various places inside the building. It should be noted that the communication system shown in FIG. 2 is a system that operates according to the polling/select note system.

以下、詳述すると、第7図において符号17は受信回路
でおり、伝送線(ケーブル)Lから供給される信号を同
期受信し、受信信号SRをマルチプレクサ18およびア
ンドゲート19へ出力する。
To explain in detail below, in FIG. 7, reference numeral 17 is a receiving circuit, which synchronously receives a signal supplied from a transmission line (cable) L, and outputs a received signal SR to a multiplexer 18 and an AND gate 19.

マルチプレクサ18は、そのコントロール端子Cへ″′
1″信号が印加された時入力端子Bと出力端子とを電気
的に接続し、コントロール端子Cへ60”信号が印加さ
れた時は入力端子Aと出力端子とを電気的に接続する。
The multiplexer 18 connects its control terminal C to
When the 1'' signal is applied, the input terminal B and the output terminal are electrically connected, and when the 60'' signal is applied to the control terminal C, the input terminal A and the output terminal are electrically connected.

送信回路20はマルチプレクサ18の出力信号を増幅し
、伝送線りへ出力する。
The transmitting circuit 20 amplifies the output signal of the multiplexer 18 and outputs it to the transmission line.

符号21は、その入力端へ供給される直列データを並列
データに変換するS/P (シリアル/パラレル)変換
回路でアク、その出力は制御回路22へ供給される。2
3は制御回路22から出力される並列データを直列デー
タに変換するP/S (パラレル/シリアル)変換回路
であシ、その出力は送信信号STとしてマルチプレクサ
18の入力端子Bへ供給される。マ光、このP/S変換
回路23は、送信信号STを出力している間、端子Tか
ら61#信号を出力する。24は回線−逐時間定数(以
下、K定数と称する)を設定するに定数設定回路である
。ここで、K定数とは、信号が第一図に示すループを一
巡する時間よりわずかに大きい時間に対応する値の定数
である。すなわち、伝送線り、L・・・Kよる信号遅れ
時間と、データ伝送装−tt、xx・・・における信号
遅れ時間の合計時間よ如わずかに大きい時間に対応する
値の定数であシ、システム構成により決定される。なお
、とのに定数設定回路24は例えばディジタルスイッチ
等によシ構成される。カウンタ25は発振器26から出
力される一定周期のり四ツクパルスφをカウントするも
ので、P/S変換回路23から出力される”1”信号に
よシリセットされる。比較器27はカウンタ25のカウ
ント出力と、K定数設定回路z4の出力とを比較し、両
者が一致した時一致信号EQ(′1”信号)を出力する
。28はフリッププロップ(以下、FFと略称する)で
あシ、そのQ出力信号がマルチプレクサ18のコントロ
ール端子Cへ供給されると共に、インバータ29を介し
てアンドゲート19へ供給される。
Reference numeral 21 denotes an S/P (serial/parallel) conversion circuit that converts serial data supplied to its input terminal into parallel data, and its output is supplied to a control circuit 22 . 2
Reference numeral 3 denotes a P/S (parallel/serial) conversion circuit that converts parallel data outputted from the control circuit 22 into serial data, and its output is supplied to the input terminal B of the multiplexer 18 as a transmission signal ST. This P/S conversion circuit 23 outputs the 61# signal from the terminal T while outputting the transmission signal ST. 24 is a constant setting circuit for setting a line-sequential time constant (hereinafter referred to as K constant). Here, the K constant is a constant whose value corresponds to a time slightly longer than the time the signal takes to go around the loop shown in FIG. In other words, it is a constant whose value corresponds to a time that is slightly larger than the total time of the signal delay time due to the transmission line, L...K, and the signal delay time in the data transmission equipment -tt, xx... Determined by system configuration. Incidentally, the constant setting circuit 24 is constituted by, for example, a digital switch. The counter 25 counts constant periodic four-clock pulses φ output from the oscillator 26, and is reset by the "1" signal output from the P/S conversion circuit 23. The comparator 27 compares the count output of the counter 25 and the output of the K constant setting circuit z4, and outputs a match signal EQ ('1'' signal) when the two match. 28 is a flip-flop (hereinafter referred to as FF). The Q output signal is supplied to the control terminal C of the multiplexer 18 and also supplied to the AND gate 19 via the inverter 29.

次に上述し化データ伝送装置11の動作を説明する。ま
ず、初期状態においてはFF28がリセットされておシ
、シたがって、マルチプレクサ18の入力端子Aと出力
端子とが電気的に接続さ些、また、アンドゲート19が
開状態にある。この状態において、受信回路17から出
力された受信信号SRはマルチプレクサ18を介して送
信回路20へ供給され、この送信回路20から伝送線り
へ出力されると共に、アントゲ−)19を介してS/P
変換回路21へ供給され、このS/P変換回路21にお
いて並列データに変換されて制御回路22へ供給される
。制御回路22tiS/P変換回路21から出力される
データを常時チェックする。そして、自局へのデータ伝
送を示すコードを検出した時は、以後S/P変換回路か
ら出力されるデータを順次取込み、取込んだデータを電
子装置13へ供給する。また、制御回路22は、他局へ
送出すべきデータがある場合において、自局に対してデ
ータ伝送を指示するコードを検出し先時は、伝送すべき
データをP/S変換回路23へ順次出力する。P/13
変換回路23は、供給さnたデータを直列データに変換
し、送信信号STをして出力すると共に1端子Tから″
′1m信号を出力する。この″1”信号はF F 2 
′8のセット端子Sおよびカウンタ25のリセット端子
Rへ供給され、これKよシ、FF28がセットされ、ま
九カウンタ25がリセットされる。FF28がセットさ
れ、そのQ出力信号が61”信号になると、アンドゲー
ト19が閉状態となル、また、マルチプレクサ18の入
力端子Bと出力端子とが電気的に接続される。
Next, the operation of the above-mentioned data transmission device 11 will be explained. First, in the initial state, the FF 28 is reset, so the input terminal A and the output terminal of the multiplexer 18 are electrically connected, and the AND gate 19 is in an open state. In this state, the received signal SR output from the receiving circuit 17 is supplied to the transmitting circuit 20 via the multiplexer 18, and is output from the transmitting circuit 20 to the transmission line, and is also sent via the antenna 19 to the S/ P
The signal is supplied to a conversion circuit 21 , where it is converted into parallel data and supplied to a control circuit 22 . The control circuit 22ti constantly checks the data output from the S/P conversion circuit 21. When a code indicating data transmission to the local station is detected, the data outputted from the S/P conversion circuit is sequentially captured and the captured data is supplied to the electronic device 13. Furthermore, when there is data to be sent to another station, the control circuit 22 detects a code that instructs the own station to transmit data, and then sequentially sends the data to be transmitted to the P/S conversion circuit 23. Output. P/13
The conversion circuit 23 converts the supplied data into serial data, outputs it as a transmission signal ST, and outputs it from one terminal T.
'1m signal is output. This “1” signal is F F 2
The signal is supplied to the set terminal S of '8 and the reset terminal R of the counter 25, which sets the FF 28 and resets the counter 25. When the FF 28 is set and its Q output signal becomes a 61'' signal, the AND gate 19 is closed and the input terminal B and output terminal of the multiplexer 18 are electrically connected.

この結果、送信信号STがマルチプレクサ18および送
信回路20を介して伝送1sLへ順次出力される。そし
て、P/S変換回路23からの送信信号STの出力が終
了すると、同P/S変換回路23の端子Tから′0”信
号が出力される。以後、カウンタ25がクロックパルス
φをアンプカウントする。そして、カウンタ25のカウ
ント出力かに定数設定回路24′の出力に一致すると、
比較器nから一致信号EQが出力され、FF28のリセ
ット端子Rへ供給される。これKよシ、FF28がリセ
ットされ、そのQ出力信号めげON信号に戻り、したが
って、アンドゲート19が再び開状態になると共に、マ
ルチプレクサ18の入力端子Aと出力端子とが電気的に
接続される。
As a result, the transmission signal ST is sequentially outputted to the transmission 1sL via the multiplexer 18 and the transmission circuit 20. When the output of the transmission signal ST from the P/S conversion circuit 23 is completed, a '0'' signal is output from the terminal T of the P/S conversion circuit 23.Then, the counter 25 counts the clock pulse φ by the amplifier. Then, when the count output of the counter 25 matches the output of the constant setting circuit 24',
A match signal EQ is output from the comparator n and supplied to the reset terminal R of the FF 28. After this, the FF 28 is reset and its Q output signal returns to the ON signal, so the AND gate 19 is opened again and the input terminal A and the output terminal of the multiplexer 18 are electrically connected. .

このように1第1図に示す回路においては、P/S変換
回路23における送信信号STの出力が終了した後もに
定数設定回路24の出力データによって決まる一定時間
FF28をセット状態に保ち、これKより受信信号SR
が送信回路20に流れるのを禁止している。この理由は
次の通シである。すなわち、第2図のループには一定の
遅れ時間(回線−逐時間)があシ、このため、送信信号
STの出力の終了と同時にマルチプレクサ18を切換え
ると、先に送出した信号と最後に送出した信号とが伝送
、Ii!Lにおいて混信してしまう。そこで、第2図の
回路においては、最後に送出した信号がループを一巡し
た後の時点で、すなわち、送信信号STの出力が終了し
た時点からに定数設定回路24によって設定されている
時間が経過した時点で、マルチプレクサ18を切換える
ようKl−ている。
In this way, in the circuit shown in FIG. 1, even after the P/S conversion circuit 23 finishes outputting the transmission signal ST, the FF 28 is kept in the set state for a certain period of time determined by the output data of the constant setting circuit 24. Received signal SR from K
is prohibited from flowing to the transmitting circuit 20. The reason for this is as follows. In other words, there is a certain delay time (line-sequential time) in the loop shown in FIG. The signal is transmitted, Ii! There will be interference at L. Therefore, in the circuit shown in FIG. 2, the time set by the constant setting circuit 24 has elapsed after the last transmitted signal has gone around the loop, that is, from the time when the output of the transmission signal ST has ended. At that point, the multiplexer 18 is switched.

第3図は上述したデータ送受信のタイミング図であり、
この図において、印はP/S変換回路囚から送信信号S
Tが出力されるタイミング、(ロ)はFF28のQ出力
信号のタイミングにある。この(ロ)において、時間T
はに定数設定回路24によって設定され走時間である。
FIG. 3 is a timing diagram of the above-mentioned data transmission and reception,
In this figure, the mark indicates the transmission signal S from the P/S conversion circuit.
The timing at which T is output (b) is at the timing of the Q output signal of the FF 28. In this (b), time T
This is the running time set by the constant setting circuit 24.

(ハ)は受信回路1725)ら受信信号SRが出力され
る4イミングであり、この(ハ)においてDlは他局か
ら自局へ送られるデータのタイミング、D2ti(イ)
に示すタイミングで自局から送出され九信号が受信され
るタイミングである。まtlに)はS/P変換回路21
の入力端へ受信信号SRが供給さnるタイミングである
(c) is the 4 timing when the received signal SR is output from the receiving circuit 1725), and in this (c), Dl is the timing of data sent from another station to the own station, D2ti (a)
This is the timing at which the nine signals transmitted from the own station are received at the timing shown in . ) is the S/P conversion circuit 21
This is the timing at which the received signal SR is supplied to the input terminal of.

なお、上述し先実施例は伝送線りとしてメタル系のケー
ブルを使用した場合であるが、この発明は伝送線りとし
て光ファイバを使用することも勿論可能である。
Note that although the above-mentioned previous embodiment uses a metal cable as the transmission line, it is of course possible to use an optical fiber as the transmission line in the present invention.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によればループ式通信シ
ステムを極めて簡単値・つ安価な構成によって実現する
ことができ、したがって特に簡易型の通信システムに用
いて好適である。また、この発明によるデータ伝送装置
はメタル系のケーブル光ファイバのいずれをも使用可能
でアシ、また、従来のバスネットワークに比較し、回線
費用が安価になる利点も得られる。さらに、この発明に
よるデータ伝送装置は従来のバスネットワークにおける
データ通信のソフトウェア(例えばポーリング・セレク
テインク方式のソフトウェア)をなんら変更することな
く使用することかできる利点が得られる。
As described above, according to the present invention, a loop type communication system can be realized with an extremely simple and inexpensive configuration, and is therefore particularly suitable for use in a simple communication system. Further, the data transmission device according to the present invention can use either metal cables or optical fibers, and has the advantage that line costs are lower than conventional bus networks. Further, the data transmission device according to the present invention has the advantage that data communication software (for example, polling select system software) in a conventional bus network can be used without any modification.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示すブロック図、
第2図は同実施例を適用したループ式通信システムの構
成を示すブロック図、第3図は同実施例の動作を説明す
るためのタイミング図、第μ図、第3図は各々バスネッ
トワーク、ループネットワークの構成を示す図である。 18・曲・マルチプレクサ、2o・・曲送何回路、24
・・・・・・K定数設定回路、25・・曲カウンタ、2
6・・・・・・発振器、27・・曲比較器、28・・・
・・・フリップフロップ。 第2図 第3図 Cニン 第4図 第5図
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing the configuration of a loop communication system to which the same embodiment is applied, FIG. 3 is a timing diagram for explaining the operation of the same embodiment, and FIGS. μ and 3 respectively show a bus network, FIG. 3 is a diagram showing the configuration of a loop network. 18. Song multiplexer, 2o... Song sending circuit, 24
...K constant setting circuit, 25... Song counter, 2
6... Oscillator, 27... Song comparator, 28...
···flip flop. Figure 2 Figure 3 C-nin Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 回線から受信された受信信号が第7入力端に1回線へ送
出すべき送信信号が第一入力端に各々供給されるマルチ
プレクサと、前記マルチプレクサを制御する制御手段と
、前記マルチプレクサの出力端に得られる信号を回線へ
送出する送信手段とを具備してなシ、前記制御手段は、
前記送信信号が前記マルチプレクサへ出力されている時
間および前記送信信号のマルチプレクサへの出力が終了
した後の一定時間前記マルチプレクサの第一入力端と出
力端とを電気的に接続し、それ以外の時間においては前
記マルチプレクサの第1入力端と出力端とを電気的に接
続することを特徴とするループ式通信システムにおける
データ伝送装置。
a multiplexer, a receiving signal received from a line is supplied to a seventh input terminal; a transmitting signal to be sent to one line is supplied to a first input terminal; a control means for controlling the multiplexer; and a control means for controlling the multiplexer; and transmitting means for transmitting a signal to the line, and the control means:
The first input terminal and the output terminal of the multiplexer are electrically connected for a period of time during which the transmission signal is output to the multiplexer and for a certain period of time after the output of the transmission signal to the multiplexer is completed, and at other times. A data transmission device in a loop communication system, characterized in that a first input terminal and an output terminal of the multiplexer are electrically connected.
JP8734384A 1984-04-28 1984-04-28 Data transmission equipment in loop type communication system Pending JPS60230745A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8734384A JPS60230745A (en) 1984-04-28 1984-04-28 Data transmission equipment in loop type communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8734384A JPS60230745A (en) 1984-04-28 1984-04-28 Data transmission equipment in loop type communication system

Publications (1)

Publication Number Publication Date
JPS60230745A true JPS60230745A (en) 1985-11-16

Family

ID=13912220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8734384A Pending JPS60230745A (en) 1984-04-28 1984-04-28 Data transmission equipment in loop type communication system

Country Status (1)

Country Link
JP (1) JPS60230745A (en)

Similar Documents

Publication Publication Date Title
US4049908A (en) Method and apparatus for digital data transmission
US4809363A (en) Method for automatic level matching in a local network, in particular a multicomputer arrangement, comprising a bus system having light waveguides, for the purpose of collision recognition
US5155727A (en) Method of coupling a data transmitter unit to a signal line and apparatus for performing the invention
JPS60230745A (en) Data transmission equipment in loop type communication system
US20030027585A1 (en) Communication system and communication method thereof
RU2127492C1 (en) Device for connecting modem to one of set of telephone lines
JPS6059841A (en) Variable communication speed terminal equipment
JPS58225756A (en) Serial data communication device
JP2884814B2 (en) Signal relay method
SU1309330A1 (en) Selective call signal
SU1078651A2 (en) Communication line for digital equipment
KR950003523B1 (en) Communication network between user equipment
SU1068926A1 (en) Device for mating subscribers with computer
JP2949118B1 (en) Encoder data output method for bus communication type encoder device
SU890425A2 (en) Control command transmission device
JPH0258441A (en) Two line system bidirectional digital transmission system
SU987830A1 (en) Information transmitting and receiving device
JPS6258752A (en) False bipolar transmitting method and its code conversion circuit
JPH04363936A (en) Signal relay system
JPS6121649A (en) Line exchange type loop network
JPS6348025A (en) Line disconnection information conversion system
JPS6162264A (en) Frame synchronizing system
JPS6059847A (en) Multiple address communication confirming system
JPH05300137A (en) Data repeating device
JPS59122260A (en) Transmitting system of data