JPS60223181A - 発光素子の製造方法 - Google Patents
発光素子の製造方法Info
- Publication number
- JPS60223181A JPS60223181A JP7845384A JP7845384A JPS60223181A JP S60223181 A JPS60223181 A JP S60223181A JP 7845384 A JP7845384 A JP 7845384A JP 7845384 A JP7845384 A JP 7845384A JP S60223181 A JPS60223181 A JP S60223181A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- short
- electrode
- wafer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
- H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は発光素子、たとえば、端面の共振器端からレー
ザ光を出射(発光)する半導体レーザ素子、あるいはこ
のような半導体レーザ素子部を有する集積化光デバイス
(ORIC素子)等の発光素子に関する。
ザ光を出射(発光)する半導体レーザ素子、あるいはこ
のような半導体レーザ素子部を有する集積化光デバイス
(ORIC素子)等の発光素子に関する。
光通信用光源あるいはデジタルオーディオディスク、ビ
デオディスク等の情報処理装置用光源となる半導体レー
ザ素子部つい、ては、たとえば、Sem1conduc
tor World、 1982年、5月号。
デオディスク等の情報処理装置用光源となる半導体レー
ザ素子部つい、ては、たとえば、Sem1conduc
tor World、 1982年、5月号。
25頁における岡等による1半導体レーザの技術革新”
と題する文献において論じられている。
と題する文献において論じられている。
また、先行技術(日経エレクトロニクス、1981年、
9月14日号、138〜152頁:オーディオ・ディス
クの要求に応える半導体レーザ:伐木等)には、半導体
レーザ素子(以下、単にレーザチップとも称する。)は
電極を形成したウェハを分断(骨間)することによって
製造されていること、そして、前記電極は多層金属構造
でかつ主材料としては金(Au)が多く使われているこ
とが開示されている。
9月14日号、138〜152頁:オーディオ・ディス
クの要求に応える半導体レーザ:伐木等)には、半導体
レーザ素子(以下、単にレーザチップとも称する。)は
電極を形成したウェハを分断(骨間)することによって
製造されていること、そして、前記電極は多層金属構造
でかつ主材料としては金(Au)が多く使われているこ
とが開示されている。
しかし、この技術は、前記ウニへの分断時に電極となる
Auが延びて引き千切れることによって発生した突出A
u部分(張り出し電極部分)によるショート不良、レー
ザチップの取扱時の外力による電極の周縁部張り出しに
よるショート不良等の問題を認識していない。
Auが延びて引き千切れることによって発生した突出A
u部分(張り出し電極部分)によるショート不良、レー
ザチップの取扱時の外力による電極の周縁部張り出しに
よるショート不良等の問題を認識していない。
すなわち、従来のこの種のレーザチップにあっては、そ
の製造時において、つぎに示すような理由によって、レ
ーザチップの一面に設けられた電極の張り出し現象が生
じ易く、pn接合におけるショートが発生し易くなるこ
とが本発明者によってあきらかとされた。
の製造時において、つぎに示すような理由によって、レ
ーザチップの一面に設けられた電極の張り出し現象が生
じ易く、pn接合におけるショートが発生し易くなるこ
とが本発明者によってあきらかとされた。
レーザチップは100μm前後と厚い基板の主面上に多
層成長層を有する構造となっていて、この多層成長層の
一構成層である活性層の端面からレーザ光を出射する構
造となっている。そして、少なくとも一方の電極は前記
多層成長層の上面側に設けられている。この多層成長層
上の電極と前記活性層との距離は、たとえば、4〜5μ
mと極めて短い。このため、多層成長層上の電極がレー
ザチップの周縁から張り出しかつ垂れ下がるようなこと
があると、この張出電極部分はpn接合を跨ぎ異なる導
電影領域に接触し、あるいはpn接合に接触し、ショー
ト状態を引き起こすことになる。前述のように、多層成
長層上の電極は展延性に富むAuによって形成されてい
ることから、ウェハ分断時にAuは伸びながら引き千切
れ、レーザチップの周縁には張り出し電極部分が発生し
てしまう。特に、ウェハの分断時、多層成長層部分にダ
メージを与えないようにするために、ウェハは分断部分
はへの字状に折り曲げられて分断されることから、多層
成長層上のAuは引き千切られる状態となり、張り出し
電極部分は発生し易くなる。また、レーザチップは真空
ピンセット等によって取り扱われるが、この際、真空ピ
ンセットの接触圧によって多層成長層上のAuからなる
電極が延び、レーザチップの周縁から張り出し電極部分
が発生してしまう。
層成長層を有する構造となっていて、この多層成長層の
一構成層である活性層の端面からレーザ光を出射する構
造となっている。そして、少なくとも一方の電極は前記
多層成長層の上面側に設けられている。この多層成長層
上の電極と前記活性層との距離は、たとえば、4〜5μ
mと極めて短い。このため、多層成長層上の電極がレー
ザチップの周縁から張り出しかつ垂れ下がるようなこと
があると、この張出電極部分はpn接合を跨ぎ異なる導
電影領域に接触し、あるいはpn接合に接触し、ショー
ト状態を引き起こすことになる。前述のように、多層成
長層上の電極は展延性に富むAuによって形成されてい
ることから、ウェハ分断時にAuは伸びながら引き千切
れ、レーザチップの周縁には張り出し電極部分が発生し
てしまう。特に、ウェハの分断時、多層成長層部分にダ
メージを与えないようにするために、ウェハは分断部分
はへの字状に折り曲げられて分断されることから、多層
成長層上のAuは引き千切られる状態となり、張り出し
電極部分は発生し易くなる。また、レーザチップは真空
ピンセット等によって取り扱われるが、この際、真空ピ
ンセットの接触圧によって多層成長層上のAuからなる
電極が延び、レーザチップの周縁から張り出し電極部分
が発生してしまう。
本発明の目的は電極によるショート不良の発生が少ない
品質の優れた発光素子を提供することにある。
品質の優れた発光素子を提供することにある。
本発明の他の目的はウェハの分断作業がし易い構造の発
光素子を提供することにある。
光素子を提供することにある。
本発明の他の目的は取り扱いが容易な構造の発光素子を
提供することにある。
提供することにある。
本発明の前記ならびにそのはかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明のBHWH導体レーザ素子は、活性層
を一構成層とする多層成長層と、Auを主体とする電極
との間に、電気抵抗が低いシリコンからなるショート防
止層を厚く設けることによって、多層成長層上方の電極
とpn接合との距離を長くすることにより、レーザチッ
プの取扱時およびウェハの分断時にレーザチップの周縁
部分に電極が部分的に張り出しかつ垂れ下がるようなこ
とがあっても、この張り出し電極部分はpn接合には到
達することがなく、張り出し電極部分によるシ璽−ト発
生率の低減が達成できる。
を一構成層とする多層成長層と、Auを主体とする電極
との間に、電気抵抗が低いシリコンからなるショート防
止層を厚く設けることによって、多層成長層上方の電極
とpn接合との距離を長くすることにより、レーザチッ
プの取扱時およびウェハの分断時にレーザチップの周縁
部分に電極が部分的に張り出しかつ垂れ下がるようなこ
とがあっても、この張り出し電極部分はpn接合には到
達することがなく、張り出し電極部分によるシ璽−ト発
生率の低減が達成できる。
第1図は本発明の一実施例によるBHH半導体レーザ素
子を示す斜視図である。また、第2図〜第7図は同じ<
BHH半導体レーザ素子の製造における各製造工程での
ワークであるウェハを示す図であって、第2図はワーク
であるウェハの断面図、第3図はメサエッチングが施さ
れたウェハの断面図、第4図は埋め込み成長処理が施さ
れたウェハの断面図、第5図は亜鉛拡散処理が施された
ウェハの断面図、第6図はショート防止層が形成 。
子を示す斜視図である。また、第2図〜第7図は同じ<
BHH半導体レーザ素子の製造における各製造工程での
ワークであるウェハを示す図であって、第2図はワーク
であるウェハの断面図、第3図はメサエッチングが施さ
れたウェハの断面図、第4図は埋め込み成長処理が施さ
れたウェハの断面図、第5図は亜鉛拡散処理が施された
ウェハの断面図、第6図はショート防止層が形成 。
されたウェハの断面図、第7図は電極が形成された状態
のウェハの断面図である。また、第8図は同じく張り出
し電極部分を有するレーザチップの斜視図、第9図は同
じくレーザチップの搭載状態を示す概略図である。
のウェハの断面図である。また、第8図は同じく張り出
し電極部分を有するレーザチップの斜視図、第9図は同
じくレーザチップの搭載状態を示す概略図である。
この実施例におけるBH型型半導体レーザ素子子レーザ
チップ)は、第1図に示されるような構造となっている
。また、レーザチップは、第2図〜第7図に示す製造段
階を経て製造される。
チップ)は、第1図に示されるような構造となっている
。また、レーザチップは、第2図〜第7図に示す製造段
階を経て製造される。
この実施例では、埋め込みへテロ構造(BH:buri
ed−hetero 5tructure )の半導体
レーザ素子に本発明を適用した例について説明する。
ed−hetero 5tructure )の半導体
レーザ素子に本発明を適用した例について説明する。
レーザチップの構造説明については、第2図〜第7図に
示す製造状態を説明することによって説明することにす
る。
示す製造状態を説明することによって説明することにす
る。
レーザチップの製造に際して、最初に第2図に示すよう
な化合物半導体薄板(ウェハ)1が用意される。このウ
ェハ1はn形InPの基板2と、この基板2の(100
)結晶面上に液相エピタキシャル法によって順次形成さ
れたn形InPのバフ77層3.InGaAsPの活性
層4.p形InPのクラッド層5+ p形InGaAs
Pのキャップ層6からなる多層成長層7と、からなり、
バッファ層3.活性層4.クラッド層5とによってダブ
ルへテロ接合構造を構成している。前記基板2は200
μm前後の厚さとなり、活性層4は0.15μmの厚さ
、他の各層はおよそ1〜2μm前後の厚さとなっている
。
な化合物半導体薄板(ウェハ)1が用意される。このウ
ェハ1はn形InPの基板2と、この基板2の(100
)結晶面上に液相エピタキシャル法によって順次形成さ
れたn形InPのバフ77層3.InGaAsPの活性
層4.p形InPのクラッド層5+ p形InGaAs
Pのキャップ層6からなる多層成長層7と、からなり、
バッファ層3.活性層4.クラッド層5とによってダブ
ルへテロ接合構造を構成している。前記基板2は200
μm前後の厚さとなり、活性層4は0.15μmの厚さ
、他の各層はおよそ1〜2μm前後の厚さとなっている
。
つぎに、第3図に示すように、ウェハ1の主面(上面)
にCVD(化学気相堆積)法で絶縁膜(Sin、)が形
成されるとともに、ホトリソグラフィ技術によりこの絶
縁膜は部分的に除去され、<110>伸開方向と平行に
幅5〜6μmの多数のストライプ状のマスク8が形成さ
れる。その後、このウェハ1のマスク8から露出する半
導体層はプロメタノール等のエツチング液でエツチング
される。エツチングはバッファ層3の途中あるいは基板
20表層部に達するように行われる。この実施例ではエ
ツチングはバッファ層3の途中まで達している。前記マ
スク8に被われた活性層4から上方部分は異方性エツチ
ングの結果、その断面が逆三角形となる逆メサ部となり
結晶の(110)方向に沿ってストライプ状に残留し、
かつ、活性層4から下方は放物線を描(ような順メサ部
となっている。なお、各マスク間隔はおよそ400μm
となっている。
にCVD(化学気相堆積)法で絶縁膜(Sin、)が形
成されるとともに、ホトリソグラフィ技術によりこの絶
縁膜は部分的に除去され、<110>伸開方向と平行に
幅5〜6μmの多数のストライプ状のマスク8が形成さ
れる。その後、このウェハ1のマスク8から露出する半
導体層はプロメタノール等のエツチング液でエツチング
される。エツチングはバッファ層3の途中あるいは基板
20表層部に達するように行われる。この実施例ではエ
ツチングはバッファ層3の途中まで達している。前記マ
スク8に被われた活性層4から上方部分は異方性エツチ
ングの結果、その断面が逆三角形となる逆メサ部となり
結晶の(110)方向に沿ってストライプ状に残留し、
かつ、活性層4から下方は放物線を描(ような順メサ部
となっている。なお、各マスク間隔はおよそ400μm
となっている。
つぎに、ウェハ1の主面に部分的に延在するマスク8は
除去される。その後、第4図に示すように、エツチング
によって窪んだ部分にはp形InPのブロッキング層9
.n形InPの埋め込み層10゜n形I n G a
A s Pのキャップ層11が順次エピタキシャル法に
よって埋め込まれる。
除去される。その後、第4図に示すように、エツチング
によって窪んだ部分にはp形InPのブロッキング層9
.n形InPの埋め込み層10゜n形I n G a
A s Pのキャップ層11が順次エピタキシャル法に
よって埋め込まれる。
つぎ忙、第5図に示すように、ホトリソグラフィ技術に
よってウェハ1の主面にはSin、等からなる絶縁膜1
2が部分形成される。この絶縁膜12は前記ストライプ
状のメサ部の表面には設けられていない。そこで、この
絶縁膜12をマスクとして亜鉛(Zn)がウェハ1の主
面に打ち込まれ、クラッド層5の途中深さに達する亜鉛
拡散領域13が形成される。この亜鉛拡散領域13はコ
ンタクト電極のオーミック層になる。
よってウェハ1の主面にはSin、等からなる絶縁膜1
2が部分形成される。この絶縁膜12は前記ストライプ
状のメサ部の表面には設けられていない。そこで、この
絶縁膜12をマスクとして亜鉛(Zn)がウェハ1の主
面に打ち込まれ、クラッド層5の途中深さに達する亜鉛
拡散領域13が形成される。この亜鉛拡散領域13はコ
ンタクト電極のオーミック層になる。
つぎに、第6図に示すように、ウェハ1の主面には電気
抵抗の低いシリコン(8i)からなるショート防止層1
4が形成される。このショート防止層14は、エピタキ
シャル成長法、スパッタリング法、蒸着法等の製法によ
って、たとえば、10μmの厚さ罠形成される。、ショ
ート防止層14は後述するように、第8図に示されるよ
うに、チップ状態にあって、ショート防止層14の上面
に形成されるアノード電極15の張り出し電極部16が
pn接合等に接触してショートが発生しないように厚く
なっている。
抵抗の低いシリコン(8i)からなるショート防止層1
4が形成される。このショート防止層14は、エピタキ
シャル成長法、スパッタリング法、蒸着法等の製法によ
って、たとえば、10μmの厚さ罠形成される。、ショ
ート防止層14は後述するように、第8図に示されるよ
うに、チップ状態にあって、ショート防止層14の上面
に形成されるアノード電極15の張り出し電極部16が
pn接合等に接触してショートが発生しないように厚く
なっている。
つぎに、ウェハ1は裏面がエツチングされ、ウェハ1の
全体の厚さが100μm程度とされる。
全体の厚さが100μm程度とされる。
その後、第7図に示すように、ウェハ1の主面にはアノ
ード電極15が、裏面にはカソード電極17がそれぞれ
設けられる。アノード電極15はCr/Au、カソード
電極17はAuGeNi/Pd/Auとなり、いずれも
蒸着およびアロイ処理によって形成されている。
ード電極15が、裏面にはカソード電極17がそれぞれ
設けられる。アノード電極15はCr/Au、カソード
電極17はAuGeNi/Pd/Auとなり、いずれも
蒸着およびアロイ処理によって形成されている。
つぎに、このようなウェハ1はその一端部にダイヤモン
ドツール等で外力が加えられ、結晶の骨間面に沿っ【定
間隔に骨間用傷が入れられる。その後、ウェハ1は外部
より曲げ応力が加えられて伸開が行なわれ、短冊状の分
断片が形成される。
ドツール等で外力が加えられ、結晶の骨間面に沿っ【定
間隔に骨間用傷が入れられる。その後、ウェハ1は外部
より曲げ応力が加えられて伸開が行なわれ、短冊状の分
断片が形成される。
次いで、この分断片はダイヤモンドツール等に′よりて
骨間線に直交する方向に定間隔に引っ掻き傷(スクライ
ブ)がスクライブエリアに入れられるとともに、クラッ
キングによってスクライブに沿って分断され、多数のレ
ーザチップ18が形成される。
骨間線に直交する方向に定間隔に引っ掻き傷(スクライ
ブ)がスクライブエリアに入れられるとともに、クラッ
キングによってスクライブに沿って分断され、多数のレ
ーザチップ18が形成される。
この際、ウェハ1の曲げ応力による襞間およびクラッキ
ングによる分断時、多層成長層7上の電極、すなわち、
アノード電極15となるAu層は引き千切られるように
して分断される。この結果、展延性に富んだAu層は伸
びて分断し第8図に示されるように、レーザチップ18
の周縁には部分的に突出した(張り出した)張り出し電
極部16が生じてしまう。しかし、前記張り出し電極部
16は、本発明者の実験調査等によると、突出長さは大
きくても10μmには達しない程度であることから、シ
ョート防止層14の存在によって、張り出し電極部16
の先端がpn接合を越えて他の導電影領域に接触したり
、あるいはpn接合に接触することは殆ど起きず、ショ
ート発生が防止できる。
ングによる分断時、多層成長層7上の電極、すなわち、
アノード電極15となるAu層は引き千切られるように
して分断される。この結果、展延性に富んだAu層は伸
びて分断し第8図に示されるように、レーザチップ18
の周縁には部分的に突出した(張り出した)張り出し電
極部16が生じてしまう。しかし、前記張り出し電極部
16は、本発明者の実験調査等によると、突出長さは大
きくても10μmには達しない程度であることから、シ
ョート防止層14の存在によって、張り出し電極部16
の先端がpn接合を越えて他の導電影領域に接触したり
、あるいはpn接合に接触することは殆ど起きず、ショ
ート発生が防止できる。
一方、この実施例によるウエノS1にあっては、ダメー
ジを受けては困る多層成長層7は10μmにも及ぶショ
ート防止層14で被われているため、前記ウェハ1の分
断時1分断部分の両側が上下に繰り返し折り返されるよ
うにして分断化を図ることもできる。したがって、この
繰り返し折り返し分断方法を採用すれば分断が早く行え
、ウエノ・分断化の作業性が良くなる。
ジを受けては困る多層成長層7は10μmにも及ぶショ
ート防止層14で被われているため、前記ウェハ1の分
断時1分断部分の両側が上下に繰り返し折り返されるよ
うにして分断化を図ることもできる。したがって、この
繰り返し折り返し分断方法を採用すれば分断が早く行え
、ウエノ・分断化の作業性が良くなる。
さらに、前記レーザチップ18を真空ピンセット等によ
る工具によって取り扱う際、真空ピンセットの接触圧に
よってアノード電極15が延び、一部がレーザチップ1
8の周縁から張り出しても、アノード電極15の下には
厚いショート防止層14が配設されていることから、前
述と同様にこの張り出し電極部16の先端がpn接合を
越えて他の導電影領域に接触したり、あるいはpn接合
に接触することは殆ど起きず、ショート発生が防止でき
る。
る工具によって取り扱う際、真空ピンセットの接触圧に
よってアノード電極15が延び、一部がレーザチップ1
8の周縁から張り出しても、アノード電極15の下には
厚いショート防止層14が配設されていることから、前
述と同様にこの張り出し電極部16の先端がpn接合を
越えて他の導電影領域に接触したり、あるいはpn接合
に接触することは殆ど起きず、ショート発生が防止でき
る。
他方、レーザチップ18の外観形状は第1図および第8
図に示されるような形状となり、その寸法はたとえば、
幅が400μm、長さが300μm。
図に示されるような形状となり、その寸法はたとえば、
幅が400μm、長さが300μm。
高さが100μmとなり、アノード電極15およびカソ
ード電極16に所定電圧が印加されると、300μmの
長さの活性層端面(ミラー面)からレーザ光19を発振
する。
ード電極16に所定電圧が印加されると、300μmの
長さの活性層端面(ミラー面)からレーザ光19を発振
する。
なお、このレーザチップ18はアノード電極15を介し
、あるいはカソード電極17を介して支持板に固定され
て使用される。たとえば、第9図はレーザチップ18を
アノード電極15面を接続面とした例であって、レーザ
チップ18はソルダー20を介して支持板21に固定さ
れている。
、あるいはカソード電極17を介して支持板に固定され
て使用される。たとえば、第9図はレーザチップ18を
アノード電極15面を接続面とした例であって、レーザ
チップ18はソルダー20を介して支持板21に固定さ
れている。
この場合、レーザチップ18はステム等のヒートシンク
に直接取付けられることも可能となる。
に直接取付けられることも可能となる。
すなわち、従来のレーザチップ18のステム(ヒートシ
ンク)への固定は、サブマウントと称する補助支持板を
用いている。これは、レーザチップ18のサイズが小さ
く取扱いが難しいこと、および多層成長層7側を固定面
側とするとレーザ光190発光位置と固定面との距離が
数μmと短いため、チップ周縁にソルダー20が盛り上
がってレーザ光19が遮蔽されてしまうことを防ぐため
に、充分注意が払えるようにチップよりも少し大きいサ
ブマウントに固定した後、ステム(ヒートシンク)等の
支持板21に固定している。しかし、この実施例では、
前者のレーザチップサイズに関する取扱性は改善されな
いが、後者のソルダー20が盛り上がってレーザ光19
が遮蔽されてしまうことは、多層成長層7とアノード電
極15との間に10μmと厚いショート防止層14を設
けであることによって避けられる。このため、このレー
ザチップ18はその搭載時ノルグーの盛り上がりについ
てはそれほど注意を払わなくともよくなり、レーザチッ
プ18をサブマウントに固定する従来の場合と同様に支
持板21に直接固定することができる。
ンク)への固定は、サブマウントと称する補助支持板を
用いている。これは、レーザチップ18のサイズが小さ
く取扱いが難しいこと、および多層成長層7側を固定面
側とするとレーザ光190発光位置と固定面との距離が
数μmと短いため、チップ周縁にソルダー20が盛り上
がってレーザ光19が遮蔽されてしまうことを防ぐため
に、充分注意が払えるようにチップよりも少し大きいサ
ブマウントに固定した後、ステム(ヒートシンク)等の
支持板21に固定している。しかし、この実施例では、
前者のレーザチップサイズに関する取扱性は改善されな
いが、後者のソルダー20が盛り上がってレーザ光19
が遮蔽されてしまうことは、多層成長層7とアノード電
極15との間に10μmと厚いショート防止層14を設
けであることによって避けられる。このため、このレー
ザチップ18はその搭載時ノルグーの盛り上がりについ
てはそれほど注意を払わなくともよくなり、レーザチッ
プ18をサブマウントに固定する従来の場合と同様に支
持板21に直接固定することができる。
また一方、カソード電極17側を固定面とした場合、活
性層4等のアクティブ領域は厚いショート防止層14で
被われていて、このショート防止層14が緩衝体として
作用することから、アノード電極15に接続するワイヤ
は前記アクティブ領域に対応する箇所にも接続でき、ワ
イヤボンディングの高精度の位置決めが不用となり、作
業性が向上する。
性層4等のアクティブ領域は厚いショート防止層14で
被われていて、このショート防止層14が緩衝体として
作用することから、アノード電極15に接続するワイヤ
は前記アクティブ領域に対応する箇所にも接続でき、ワ
イヤボンディングの高精度の位置決めが不用となり、作
業性が向上する。
1、本発明の半導体レーザ素子は、素子の周面に露出す
るpn接合部分と、これに近接するアノード電極15と
の距離が、ショート防止層14の介在によって従来より
も長くなっていることから、チップ化の際あるいはチッ
プの取り扱い時にアノード電極15が延びて、レーザチ
ップ18の周縁から電極材が張り出しかつ垂れ下がって
も、張り出し電極部16の先端がpn接合等に接触して
ショート不良が発生することは殆ど起きなくなり、品質
の優れた発光素子を提供することができる。
るpn接合部分と、これに近接するアノード電極15と
の距離が、ショート防止層14の介在によって従来より
も長くなっていることから、チップ化の際あるいはチッ
プの取り扱い時にアノード電極15が延びて、レーザチ
ップ18の周縁から電極材が張り出しかつ垂れ下がって
も、張り出し電極部16の先端がpn接合等に接触して
ショート不良が発生することは殆ど起きなくなり、品質
の優れた発光素子を提供することができる。
2、上記1から、ショート不良発生頻度が低減できるた
め、歩留り向上が達成でき、半導体レーザ素子の製造コ
ストの軽減化が図れる。
め、歩留り向上が達成でき、半導体レーザ素子の製造コ
ストの軽減化が図れる。
3、本発明の半導体レーザ素子は上記1のように、活性
層4等のアクティブ領域は厚いショート防止層14で被
われていることから、真空ピンセット等の工具で取り扱
う際、アノード電極15に基づくショート不良について
は、特に注意を払うことなく取り扱いができる。したが
って、半導体レーザ素子の取扱性が向上する。
層4等のアクティブ領域は厚いショート防止層14で被
われていることから、真空ピンセット等の工具で取り扱
う際、アノード電極15に基づくショート不良について
は、特に注意を払うことなく取り扱いができる。したが
って、半導体レーザ素子の取扱性が向上する。
4、本発明の半導体レーザ素子は上記1のように、活性
層4等のアクティブ領域は厚いショート防止層14で被
われていることから、ウェハ1のチップ化に際して、相
互に逆方向に折り返しができるため、チップ化速度が早
くなり作業性が向上する。
層4等のアクティブ領域は厚いショート防止層14で被
われていることから、ウェハ1のチップ化に際して、相
互に逆方向に折り返しができるため、チップ化速度が早
くなり作業性が向上する。
5、本発明の半導体レーザ素子は上記1のように、活性
層4等のアクティブ領域は厚いショート防止層14で被
われていることから、チップ搭載において、活性層4の
高さは従来の素子よりも高く、ソルダー20によるレー
ザ光19の遮蔽不良は発生し難くなる。この結果、従来
のようにサブマウントを特に用いなくとも、レーザチッ
プ18はステム等の支持板21に直接固定することも可
能となり、部品点数の低減および組立工数の低減から発
光電子装置の製造コストの軽減が達成できる。
層4等のアクティブ領域は厚いショート防止層14で被
われていることから、チップ搭載において、活性層4の
高さは従来の素子よりも高く、ソルダー20によるレー
ザ光19の遮蔽不良は発生し難くなる。この結果、従来
のようにサブマウントを特に用いなくとも、レーザチッ
プ18はステム等の支持板21に直接固定することも可
能となり、部品点数の低減および組立工数の低減から発
光電子装置の製造コストの軽減が達成できる。
6、前記1〜5から、本発明の半導体レーザ素子はその
製造において、歩留り向上、信頼度向上。
製造において、歩留り向上、信頼度向上。
作業性向上が達成できるため、製造コストの軽減化が図
れるとともに、本発明の半導体レーザ素子を組み込んだ
発光電子装置の製造コストの軽減も達成できる。
れるとともに、本発明の半導体レーザ素子を組み込んだ
発光電子装置の製造コストの軽減も達成できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、前記ショート
防止層14は他の導電性の物質であっても前記実施例と
同様な効果が得られる。少なくとも、前記ショート防止
層14の材質としては、アノード電極15.多層成長層
7、絶縁膜12との接着性が良く、ウニ・・1の骨間時
の分割性が良く、さらに導電性の物質であれば良い。ま
た、前記ショート防止層14の厚さをさらに厚くして、
活性層4がレーザチップ18の厚さ方向において中央位
置となるようにし、レーザチップ18の上下方向を気に
せず支持板21に固定するようにすれば、チップボンデ
ィング時のチップの上下方向合わせは不用となり、チッ
プポンディングにおける作業性が向上する。また、本発
明は他の構造の半導体レーザ素子にも同様に適用でき同
様な効果が得られる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、前記ショート
防止層14は他の導電性の物質であっても前記実施例と
同様な効果が得られる。少なくとも、前記ショート防止
層14の材質としては、アノード電極15.多層成長層
7、絶縁膜12との接着性が良く、ウニ・・1の骨間時
の分割性が良く、さらに導電性の物質であれば良い。ま
た、前記ショート防止層14の厚さをさらに厚くして、
活性層4がレーザチップ18の厚さ方向において中央位
置となるようにし、レーザチップ18の上下方向を気に
せず支持板21に固定するようにすれば、チップボンデ
ィング時のチップの上下方向合わせは不用となり、チッ
プポンディングにおける作業性が向上する。また、本発
明は他の構造の半導体レーザ素子にも同様に適用でき同
様な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体レーザ素子製
造技術に適用した場合について説明したが、それに限定
されるものではなく、たとえば、集積化光デバイス(O
EIC素子)等信の発光素子製造技術などに適用できる
。
をその背景となった利用分野である半導体レーザ素子製
造技術に適用した場合について説明したが、それに限定
されるものではなく、たとえば、集積化光デバイス(O
EIC素子)等信の発光素子製造技術などに適用できる
。
本発明は少な(ともモノリシック構造の発光素子には適
用できる。
用できる。
第1図は本発明の一実施例によるBHW半導体レーザ素
子を示す斜視図、 第2図は同じ<BH型半導体レーザ素子の製造状態を示
すウェハの断面図、 第3図は同じ(メサエッチングが施されたウェハの断面
図、 第4図は同じく埋め込み成長処理が施されたウェハの断
面図、 第5図は同じく亜鉛拡散処理が施されたウェハの断面図
、 第6図は同じくショート防止層が形成されたつエバの断
面図、 第7図は同じく電極が形成された状態のウェハの断面図
、 第8図は同じく張り出し電極部分を有するレーザチップ
の斜視図、 第9図は同じくレーザチップの搭載状態を示す概略図で
ある。 1・・・化合物半導体薄板(ウェハ)、2・・・基板、
3・・・バッファ層、4・・・活性層、5・・・クラッ
ド層、6・・・キャップ層、7・・・多層成長層、8・
・・マスク、9・・・ブロッキング層、10・・・埋め
込み層、11・・・キャップ層、12・・・絶縁膜、1
3・・・亜鉛拡散領域、14・・・ショート防止層、1
5・・・アノード電極、16・・・張り出し電極部、1
7・・・カソード電極、18・・・レーザチップ、19
・・・レーザ光、20・・・ンルダー、21・・・支持
板。 第 1 図 第 4 図 第 5 図 第 6 図 第 7 図 4 /7 第 8 図 第 9 図 IS / 6
子を示す斜視図、 第2図は同じ<BH型半導体レーザ素子の製造状態を示
すウェハの断面図、 第3図は同じ(メサエッチングが施されたウェハの断面
図、 第4図は同じく埋め込み成長処理が施されたウェハの断
面図、 第5図は同じく亜鉛拡散処理が施されたウェハの断面図
、 第6図は同じくショート防止層が形成されたつエバの断
面図、 第7図は同じく電極が形成された状態のウェハの断面図
、 第8図は同じく張り出し電極部分を有するレーザチップ
の斜視図、 第9図は同じくレーザチップの搭載状態を示す概略図で
ある。 1・・・化合物半導体薄板(ウェハ)、2・・・基板、
3・・・バッファ層、4・・・活性層、5・・・クラッ
ド層、6・・・キャップ層、7・・・多層成長層、8・
・・マスク、9・・・ブロッキング層、10・・・埋め
込み層、11・・・キャップ層、12・・・絶縁膜、1
3・・・亜鉛拡散領域、14・・・ショート防止層、1
5・・・アノード電極、16・・・張り出し電極部、1
7・・・カソード電極、18・・・レーザチップ、19
・・・レーザ光、20・・・ンルダー、21・・・支持
板。 第 1 図 第 4 図 第 5 図 第 6 図 第 7 図 4 /7 第 8 図 第 9 図 IS / 6
Claims (1)
- 1、半導体からなる基板と、この基板の主面上に積層形
成された多層成長層と、前記多層成長層の−構成層であ
る活性層と、前記基板の主面側および裏面側にそれぞれ
設けられかつ前記活性層の上下に位置する所定導電影領
域にそれぞれ電気的罠繋がる電極と、を有する発光素子
であって、前記多層成長層の上方に位置する電極の下部
には導電性のショート防止層が設けられていることを特
徴とする発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7845384A JPS60223181A (ja) | 1984-04-20 | 1984-04-20 | 発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7845384A JPS60223181A (ja) | 1984-04-20 | 1984-04-20 | 発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60223181A true JPS60223181A (ja) | 1985-11-07 |
JPH0587998B2 JPH0587998B2 (ja) | 1993-12-20 |
Family
ID=13662452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7845384A Granted JPS60223181A (ja) | 1984-04-20 | 1984-04-20 | 発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60223181A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57154884A (en) * | 1981-03-20 | 1982-09-24 | Matsushita Electric Ind Co Ltd | Semiconductor laser device |
-
1984
- 1984-04-20 JP JP7845384A patent/JPS60223181A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57154884A (en) * | 1981-03-20 | 1982-09-24 | Matsushita Electric Ind Co Ltd | Semiconductor laser device |
Also Published As
Publication number | Publication date |
---|---|
JPH0587998B2 (ja) | 1993-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7348601B2 (en) | Nitride-based compound semiconductor light emitting device | |
US7078730B2 (en) | Semiconductor light-emitting device and method of manufacturing the same and mounting plate | |
JP5196097B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 | |
JP4956928B2 (ja) | 半導体装置 | |
JP4920249B2 (ja) | Iii族窒化物系化合物半導体発光素子 | |
KR20050021503A (ko) | 장벽층을 구비한 발광 다이오드 및 그 제조방법 | |
US4731790A (en) | Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region | |
US6299056B1 (en) | Light-emitting diode and manufacturing method thereof and method for mounting light-emitting diode on electric wiring board | |
JP2013058707A (ja) | 半導体発光素子の製造方法 | |
US4692927A (en) | Light emitting device with improved electrode structure to minimize short circuiting | |
JPH10223930A (ja) | 半導体発光素子 | |
US6168962B1 (en) | Method of manufacturing a semiconductor light emitting device | |
JP7010692B2 (ja) | 半導体発光装置 | |
JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
JPS60223181A (ja) | 発光素子の製造方法 | |
JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
JPH07112099B2 (ja) | オプトエレクトロニクス半導体装置及びその製造方法 | |
JP5605417B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 | |
US10193301B2 (en) | Method of manufacturing light emitting device and light emitting device | |
JP3974676B2 (ja) | 半導体発光素子の製法 | |
USRE34378E (en) | Light emitting device with improved electrode structure to minimize short circuiting | |
JPH0613715A (ja) | 端面発光素子およびその製法 | |
JPH0652818B2 (ja) | 半導体レーザ素子の製造方法 | |
JPS6129184A (ja) | 発光素子およびその製造方法 | |
JPS61194886A (ja) | 半導体レ−ザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |