JPS60216387A - Fluorescent indicator tube display unit - Google Patents
Fluorescent indicator tube display unitInfo
- Publication number
- JPS60216387A JPS60216387A JP7343884A JP7343884A JPS60216387A JP S60216387 A JPS60216387 A JP S60216387A JP 7343884 A JP7343884 A JP 7343884A JP 7343884 A JP7343884 A JP 7343884A JP S60216387 A JPS60216387 A JP S60216387A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power supply
- monitoring circuit
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
（１）発明の属する分野の説明
本発明は蛍光表示管の表示装置のブランク回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION (1) Description of the field to which the invention pertains The present invention relates to a blank circuit for a display device of a fluorescent display tube.
（２）従来の技術の説明
マイクロコンピュータを制御回路に使用した表示装置で
は、マイクロコンピー−ターのリセットに数ＩＱｍｓの
時間がかかり、このリセット中は、マイクロコンピー−
ターは、動作停止状態にある。(2) Description of the Prior Art In a display device using a microcomputer as a control circuit, it takes several IQms to reset the microcomputer.
The computer is in a non-operational state.
又マイクロコンピーータは電源電圧の変動等によりプロ
グラムが暴走することがある。このため電源電圧の監視
回路を用い、電源ＯＮ時や電源変動時に数１０ｍ５幅の
リセットパルスを出力するリセット回路が用いられてい
る。一方蛍光表示管は、時分割駆動されるように作られ
ているので、データー信号や走査信号が、上記マイクロ
コンピュータ−からシフトレジスタに出力され、それが
駆動回路を通して、蛍光表示管に加えられて所望の表示
を得るようになっている。時分割駆動の場合１つの桁か
ら次の桁に表示が移る場合、信号がオーバーラツプして
表示がちらつく場合があるので、桁移動の前後のタイミ
ングにおいて一時的に駆動回路を停止するブランキング
パルスをマイクロコンビーータから出力して、ちらつき
を防止している。又この時分割駆動においては、何らか
の原因で時分割が停止したりするとある特定の桁に電圧
が集中したりして、蛍光表示管を劣化させることがある
。このため走査信号の監視回路を用い走査停止時に駆動
を停止する手段が用いられている。Furthermore, programs in microcomputers may run out of control due to fluctuations in power supply voltage. For this reason, a power supply voltage monitoring circuit is used, and a reset circuit is used that outputs a reset pulse with a width of several tens of m5 when the power is turned on or when the power fluctuates. On the other hand, fluorescent display tubes are made to be time-divisionally driven, so data signals and scanning signals are output from the microcomputer to the shift register, which are then applied to the fluorescent display tube through the drive circuit. The desired display is obtained. In the case of time-division driving, when the display moves from one digit to the next, the signals may overlap and the display may flicker, so a blanking pulse that temporarily stops the drive circuit at the timing before and after the digit shift is applied. The output is from a microcombinator to prevent flickering. Furthermore, in this time-division driving, if the time-division is stopped for some reason, the voltage may be concentrated on a particular digit, which may deteriorate the fluorescent display tube. For this reason, a means is used that uses a scanning signal monitoring circuit to stop the drive when scanning is stopped.
このように構成された表示装置においても、電源オン、
オフ時や、電源電圧の異常低下時や、マイクロコンピュ
ータのリセット時においては、蛍光表示管にブタラメな
表示や異常発光等の不具合を発生する欠点があった。Even in a display device configured in this way, power is turned on,
When turned off, when the power supply voltage drops abnormally, or when the microcomputer is reset, the fluorescent display tube has the drawback of causing problems such as dull display and abnormal light emission.
（３）発明の目的
本発明はこれらの欠点を除去するため、上記電源監視回
路と、リセット回路と、走査信号監視回路トマイクロコ
ンビーータからのブランク信号出力の論理和をとり駆動
回路の出力をＯＦＦするブランク回路を設けた蛍光表示
管の表示装置を提供することある。(3) Purpose of the Invention In order to eliminate these drawbacks, the present invention calculates the logical sum of the blank signal outputs from the power supply monitoring circuit, the reset circuit, the scanning signal monitoring circuit, and the microconbeater, and calculates the output of the drive circuit. A fluorescent display tube display device is provided which is provided with a blanking circuit that turns off the light.
（４）発明の構成および作用の説明
第１図は本発明の一実施例を示す、蛍光表示管のブロッ
ク図である。１はマイクロコンピュータ、２は電源監視
回路、３はリセット回路、４はデータ信号用シフトレジ
スタ、５は走査信号シフトレジスタ、６は走査信号監視
回路、７は本考案のブランク回路、８はデータ信号の駆
動回路、９は走査信号の駆動回路、１０は蛍光表示管で
ある。(4) Description of structure and operation of the invention FIG. 1 is a block diagram of a fluorescent display tube showing one embodiment of the invention. 1 is a microcomputer, 2 is a power supply monitoring circuit, 3 is a reset circuit, 4 is a data signal shift register, 5 is a scanning signal shift register, 6 is a scanning signal monitoring circuit, 7 is a blank circuit of the present invention, and 8 is a data signal 9 is a scanning signal drive circuit, and 10 is a fluorescent display tube.
次にこの動作を説明すると、電源監視回路２は電源の電
圧値を監視しである値、一般にはマイクロコンビーータ
１が動作開始出来る電圧値を境にして、その値以下では
正の信号を出力し、その値以上で負の信号を出力する。Next, to explain this operation, the power supply monitoring circuit 2 monitors the voltage value of the power supply and outputs a positive signal below a certain value, generally the voltage value at which the microcon beater 1 can start operating. output, and outputs a negative signal above that value.
この信号出力２１はリセット回路３に加えられる。リセ
ット回路３は、七ノステーブルマルチバイブレーターで
構成されていて、電源監視回路２の出力信号２１により
、数１０ｍ５のリセットパルス３１を出力する。マイク
ロコンピュータ１はリセットパルス３１ｔ”ｆｆｉけて
、表示用データ信号１１と、時分割駆動のための走査信
号１２とブランキングパルス１３を出力する。表示用デ
ータ信号１１はシフトレジスタ４に接続され、シフトレ
ジスタ４で直列・並列変換され、その並列出力４１が駆
動回路８に加えられ、駆動回路８で駆動電圧に変換され
、その出力８１が蛍光表示管１０のデータ電極に加えら
れる。This signal output 21 is applied to the reset circuit 3. The reset circuit 3 is composed of a seven-nostable multivibrator, and outputs a reset pulse 31 of several tens of m5 in response to the output signal 21 of the power supply monitoring circuit 2. The microcomputer 1 receives a reset pulse 31t"ffi and outputs a display data signal 11, a scanning signal 12 for time division driving, and a blanking pulse 13. The display data signal 11 is connected to a shift register 4, The shift register 4 performs serial/parallel conversion, and the parallel output 41 is applied to the drive circuit 8, where it is converted into a drive voltage, and the output 81 is applied to the data electrode of the fluorescent display tube 10.
一方走査信号１２はシフトレジスタ５に接続され、シフ
トレジスタ５で直列・並列変換され、その並列出力５２
は、駆動回路９に加えられ、駆動電圧に変換され、その
出力９１が蛍光表示管１０の走査電極に加えられる。シ
フトレジスタ５の直列出力５１は走査信号監視回路６に
加えられる。走査信号監視回路６はモノステーブルマル
チ回路であり最初の走査信号で負の信号６１を出力する
。この負のパルス信号６１は２回目以後の走査信号でＩ
Ｊ ） ＩＪガーされ、正常に走査信号が出力されてい
る間は負に保持されていて、走査信号が停止する５−
と正に変わる。ブランク回路７は、走査信号監視回路６
からの信号出力６１と、マイクロコンピュータ１からの
ブランキング信号１３と、電源監視回路２からの出力２
２と、リセット回路３からの出力３２を受け、全ての論
理和をとりその信号７１を出力する。駆動回路８と９は
スリーステートの駆動回路で、論理和出力信号７１で出
力がコントロールされる。On the other hand, the scanning signal 12 is connected to a shift register 5, serial-parallel converted by the shift register 5, and its parallel output 52
is applied to the drive circuit 9, converted into a drive voltage, and its output 91 is applied to the scanning electrode of the fluorescent display tube 10. A serial output 51 of the shift register 5 is applied to a scanning signal monitoring circuit 6. The scanning signal monitoring circuit 6 is a monostable multi-circuit and outputs a negative signal 61 with the first scanning signal. This negative pulse signal 61 is the second and subsequent scanning signal.
J) IJ is held negative while the scanning signal is normally output, and changes to positive when the scanning signal stops. The blanking circuit 7 is a scanning signal monitoring circuit 6
a signal output 61 from the microcomputer 1, a blanking signal 13 from the microcomputer 1, and an output 2 from the power supply monitoring circuit 2.
2 and the output 32 from the reset circuit 3, performs a logical sum of all of them, and outputs the resulting signal 71. The drive circuits 8 and 9 are three-state drive circuits whose outputs are controlled by an OR output signal 71.
第２図はブランク回路７の１実施例を表わす論理図であ
る。入力１３は、マイクロコンピュータ１からのブラン
キング信号で表示をブランクしたいときハイレベルにな
り、表示したいときロウレベルになる。入力２２は電源
監視回路２からの信号で電源が正常のときロウレベルで
、異常時はノ・イレベルになる。入力３２はリセット回
路３からの信号でリセット期間中ノ・イレベルでそれ以
外のときロウレベルに力る。入力６１は走査信号監視回
路６からの信号で正常時ロウレベルで異常時にハイレベ
ルが入力される。出カフ１は入力１３゜２２１３２．６
１のいずれか１つでもノ・イレベル６−
なら、ハイレベル信号が出力される。前述したように駆
動回路８，９は制御入力端子で出力がコントロール出来
るので、論理和用カフ１を接続することにより入力１３
．２２．３２．６１のいずれか１つでもハイレベルなら
、表示をブランクすることが出来る。FIG. 2 is a logic diagram representing one embodiment of the blanking circuit 7. As shown in FIG. The input 13 becomes a high level when the blanking signal from the microcomputer 1 is desired to blank the display, and becomes a low level when the display is desired to be displayed. The input 22 is a signal from the power supply monitoring circuit 2, which is at low level when the power supply is normal, and at no level when it is abnormal. The input 32 is a signal from the reset circuit 3, which is at a low level during the reset period and at a low level at other times. An input 61 is a signal from the scanning signal monitoring circuit 6, which is inputted at a low level when normal and at a high level when an abnormality occurs. Output cuff 1 is input 13°22132.6
If any one of 1 is at level 6-, a high level signal is output. As mentioned above, the outputs of the drive circuits 8 and 9 can be controlled by the control input terminals, so by connecting the OR cuff 1, the input 13 can be controlled.
．． If any one of 22.32.61 is at a high level, the display can be blanked.
（５）効果の説明
以上説明したように、電源電圧が異常のときや、マイク
ロコンピュタのリセット期間中や、走査信号異常時に表
示をブランクできるので、電源のオン・オフ時や電源電
圧の異常低下時においても蛍光表示管が、ブタラメな表
示や異常発光する等の不具合を防ぐことが出来る蛍光表
示管の表示装置が得られる。(5) Description of effects As explained above, the display can be blanked when the power supply voltage is abnormal, during the reset period of the microcomputer, or when the scanning signal is abnormal. A display device of a fluorescent display tube can be obtained which can prevent problems such as dull display or abnormal light emission in the fluorescent display tube even at times.
第１図は本発明の一実施例を示す蛍光表示管の表示装置
のブロック図である。第２図は本発明のブランク回路の
一実施例を表わす論理図である。
１・・・・・・マイクロコンピュタ、２・・・・・・電
源監視回路、３・・・・・・リセット回路、４，５・・
・・・・シフトレジスタ、６・・・・・・走査信号監視
回路、７・・・・・・ブランク回路、８，９・・・・・
・駆動回路、１０・・・・・・蛍光表示管、１１・・・
・・データー信号出力、１２・・・・・・走査信号出力
、１３・・・・・・ブランク信号出力、２１．２２・・
・・・・電源監視回路信号出力、３１．３２・・・・・
・リセットパルス出力、４１・・・・・・シフトレジス
タ４の並列出力、５１・・・・・・シフトレジスタ５の
直列出力、５２・・・・・・シフトレジスタ５の並列出
力、６１・・・・・・走査信号監視回路信号出力、７１
・・・・・・論理和信号出力、８１・・・・・・駆動回
路８の駆動出力、９１・・・・・・駆動回路９の駆動出
力。FIG. 1 is a block diagram of a fluorescent display tube display device showing one embodiment of the present invention. FIG. 2 is a logic diagram representing one embodiment of the blank circuit of the present invention. 1... Microcomputer, 2... Power monitoring circuit, 3... Reset circuit, 4, 5...
...Shift register, 6...Scanning signal monitoring circuit, 7...Blank circuit, 8, 9...
・Drive circuit, 10... Fluorescent display tube, 11...
...Data signal output, 12...Scanning signal output, 13...Blank signal output, 21.22...
...Power supply monitoring circuit signal output, 31.32...
・Reset pulse output, 41... Parallel output of shift register 4, 51... Serial output of shift register 5, 52... Parallel output of shift register 5, 61... ...Scanning signal monitoring circuit signal output, 71
. . . OR signal output, 81 . . . Drive output of drive circuit 8, 91 . . . Drive output of drive circuit 9.
Claims (1)
ュータの電源電圧を検出し、ある電圧値で出力を制御す
る電源監視回路と、前記電源監視回路に接続され、前記
電源監視回路の出力で一定幅のリセットパルスを出力す
るリセット回路と、前記マイクロコンピュータからの信
号をシフトするシフトレジスタと、シフトレジスタに接
続され一定間隔の走査信号を監視する走査信号監視回路
と、前記シフトレジスタの出力に接続され、蛍光表示管
を駆動する駆動回路とを有し、前記電源監視回路の出力
と、前記リセット回路の出力と、前記走査信号監視回路
の出力と、前記マイクロコンピュータから出力されるブ
ランク信号との論理和をとり、前記駆動回路の出力をＯ
ＦＦにするブランク回路を有する蛍光表示管の表示装置
。A power supply monitoring circuit that has a microcomputer in the control section, detects the power supply voltage of the microcomputer, and controls the output at a certain voltage value; and a power supply monitoring circuit that is connected to the power supply monitoring circuit and resets a fixed width using the output of the power supply monitoring circuit. a reset circuit that outputs pulses; a shift register that shifts signals from the microcomputer; a scanning signal monitoring circuit that is connected to the shift register and monitors scanning signals at regular intervals; a drive circuit that drives a display tube, and a drive circuit that performs a logical sum of the output of the power supply monitoring circuit, the output of the reset circuit, the output of the scanning signal monitoring circuit, and a blank signal output from the microcomputer. and the output of the drive circuit is O.
A fluorescent display tube display device having a blank circuit for FF.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7343884A JPS60216387A (en) | 1984-04-12 | 1984-04-12 | Fluorescent indicator tube display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7343884A JPS60216387A (en) | 1984-04-12 | 1984-04-12 | Fluorescent indicator tube display unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60216387A true JPS60216387A (en) | 1985-10-29 |
Family
ID=13518244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7343884A Pending JPS60216387A (en) | 1984-04-12 | 1984-04-12 | Fluorescent indicator tube display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216387A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319894U (en) * | 1986-07-18 | 1988-02-09 | ||
| JPS63151865A (en) * | 1986-12-17 | 1988-06-24 | Nissan Motor Co Ltd | Cross coil type meter |
| JPH0836500A (en) * | 1994-07-21 | 1996-02-06 | Kojima Press Co Ltd | Synchronizing system |
| WO2000021063A1 (en) * | 1998-10-06 | 2000-04-13 | Canon Kabushiki Kaisha | Method of controlling image display |
| US7068628B2 (en) | 2000-05-22 | 2006-06-27 | At&T Corp. | MIMO OFDM system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597637A (en) * | 1979-01-17 | 1980-07-25 | Hitachi Ltd | Interface circuit for character/pattern display unit |
| JPS5893098A (en) * | 1981-11-30 | 1983-06-02 | 沖電気工業株式会社 | Fluorescent display tube protection circuit |
-
1984
- 1984-04-12 JP JP7343884A patent/JPS60216387A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597637A (en) * | 1979-01-17 | 1980-07-25 | Hitachi Ltd | Interface circuit for character/pattern display unit |
| JPS5893098A (en) * | 1981-11-30 | 1983-06-02 | 沖電気工業株式会社 | Fluorescent display tube protection circuit |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319894U (en) * | 1986-07-18 | 1988-02-09 | ||
| JPS63151865A (en) * | 1986-12-17 | 1988-06-24 | Nissan Motor Co Ltd | Cross coil type meter |
| JPH0684978B2 (en) * | 1986-12-17 | 1994-10-26 | 日産自動車株式会社 | Crossed coil type meter |
| JPH0836500A (en) * | 1994-07-21 | 1996-02-06 | Kojima Press Co Ltd | Synchronizing system |
| WO2000021063A1 (en) * | 1998-10-06 | 2000-04-13 | Canon Kabushiki Kaisha | Method of controlling image display |
| US6972741B1 (en) | 1998-10-06 | 2005-12-06 | Canon Kabushiki Kaisha | Method of controlling image display |
| US7268750B2 (en) | 1998-10-06 | 2007-09-11 | Canon Kabushiki Kaisha | Method of controlling image display |
| US7068628B2 (en) | 2000-05-22 | 2006-06-27 | At&T Corp. | MIMO OFDM system |
| US9426009B2 (en) | 2000-05-22 | 2016-08-23 | At&T Intellectual Property Ii, L.P. | MIMO OFDM system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296984B1 (en) | Monitoring System For Electronic Control System | |
| US4247852A (en) | Monitoring system for indicators utilizing individually energizable segments | |
| JPS60216387A (en) | Fluorescent indicator tube display unit | |
| JPS6197727A (en) | Microprocessor power source unit | |
| US4635257A (en) | Fail safe circuit for multi-signal transmission system | |
| JPS5893098A (en) | Fluorescent display tube protection circuit | |
| JPH08194455A (en) | Display apparatus composed of plurality of display units andof one control circuit | |
| JP3178385B2 (en) | Logic circuit malfunction detection device and display device | |
| CN217214115U (en) | Boost circuit and display panel | |
| JPS62127918A (en) | Logic circuit | |
| JPH0511639B2 (en) | ||
| CN114217213B (en) | Test method for active LED matrix panel | |
| JPH03246588A (en) | Scanning stop protecting circuit for display device | |
| JPH05101228A (en) | Analog switch input card system | |
| SU1117685A1 (en) | Displaying device | |
| JPH0235492A (en) | Liquid crystal display device | |
| SU1275455A2 (en) | Device for controlling data outuput in start-stop mode | |
| JP2564356Y2 (en) | Display device | |
| SU1201840A1 (en) | Device for checking logic units | |
| JPS6177093A (en) | Fluorescent indicator tube driving circuit | |
| JPS60193058A (en) | Display system for maintenance data using segment display element | |
| JPH01120652A (en) | Setting system for monitor time of input/output device | |
| JPH05323893A (en) | Operation part controller | |
| SU798849A1 (en) | Device for diagnosis of faults if multilevel pyramidal circuits | |
| JPS63141415A (en) | Parallel serial conversion circuit |