JPS60211541A - Data retireval circuit - Google Patents

Data retireval circuit

Info

Publication number
JPS60211541A
JPS60211541A JP59068589A JP6858984A JPS60211541A JP S60211541 A JPS60211541 A JP S60211541A JP 59068589 A JP59068589 A JP 59068589A JP 6858984 A JP6858984 A JP 6858984A JP S60211541 A JPS60211541 A JP S60211541A
Authority
JP
Japan
Prior art keywords
hash
data
circuit
hash table
key value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59068589A
Other languages
Japanese (ja)
Inventor
Norinaga Nomizu
野水 宣良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59068589A priority Critical patent/JPS60211541A/en
Publication of JPS60211541A publication Critical patent/JPS60211541A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

PURPOSE:To attain high speed data retrieval by using plural hash circuits and plural hash table memories. CONSTITUTION:The key value (a) is inputted to the hash circuits 1, 2 and the hash table memories 3, 4 at data retrieval. The hash circuit 1 applies hashing to the inputted key value (a) to generate an address (b) and reads the hash table memory 3. When the key section 3-1 of a read record and the inputted key value (a) are dissident, the hash table memory 3 resets a signal (i) and when they are coincident, the memory 3 sets the signal to output a data (e). The hash circuit 2 and the hash table memory 4 generate a data (f) and a signal (g) similarly. A selector 5 selects either of the data (e), (f) depending on the set/reset of the signal (i) to output a retrieval data (h). When either of the signals (i), (g) is set, the output (h) is a retrieved data and when the signals (i), (g) are both reset, it represents that the data of the key value (a) is not recorded.

Description

【発明の詳細な説明】 座業上の利用分野 本発明は小形で高速に作動するコンピュータなどに使用
されるハツシング手法を用いるデータ検索回路に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION FIELD OF THE INVENTION The present invention relates to a data retrieval circuit using a hashing method used in small, high-speed computers and the like.

従来技術 キーとデータとを有する複数のレコードからなるテーブ
ルを検索する場合、キー値をばらつかせる関数演算を行
うハツシング手法を用いて、アクセスタイムを減らし高
速にデータ検索する方法は従来から行われている。
Conventional technology When searching a table consisting of multiple records with keys and data, a method has traditionally been used to reduce access time and speed up data searches by using a hashing method that performs functional operations that vary key values. ing.

従来、この棟のデータ検索回路においては、ハツシング
の結果生じたシノニム(同一アドレスでの衝突)処理に
対しては、ポインタを用いて書き込むか、ある込はハツ
シュ表メモリの次の位置に書き込むなどの方法がとられ
ていたが、処理が複雑で時間がかかる欠点があった。
Conventionally, in the data search circuit of this building, synonym processing (collision at the same address) that occurred as a result of hashing was handled by writing using a pointer, or by writing an entry to the next location in the hash table memory. This method was used, but it had the disadvantage that the processing was complicated and time-consuming.

発明の目的 本発明の目的は、複数のハツシュ回路と、複数、のハツ
シュ表メモリとを用いることにより、上記の欠点を解決
したデータ検索回路を提供することにある。
OBJECTS OF THE INVENTION An object of the present invention is to provide a data retrieval circuit that solves the above-mentioned drawbacks by using a plurality of hash circuits and a plurality of hash table memories.

発明の構成 本発明は上述の目的全達成するために、ハツシュ関数の
異なる複数の並列接続されたハツシュ回路と、前記谷ハ
ッシェ回路に接続される同数のハツシュ表メモリと、セ
レクタとからなり、データ検索時、読み出しのキー値が
前記複数のハツシュ回路および前記複数のハツシュ表メ
モリにそれぞれ入力され、第1列のハツシュ回路で生成
されたアドレスで、この第1列のハツシュ回路に接続さ
れた第1列のハツシュ表メモリから読み出したレコード
のキ一部が、入力したキー値と一致する場合は、前記レ
コードのデータを出力し、不一致の場合は、前記セレク
タが次列のハツシュ回路およびハツシュ表メモリから一
致するキー値を選択し、前記一致するキー値のハラツユ
表メモリからのデータを出力処理する構成を採用するも
のである。
Structure of the Invention In order to achieve all of the above-mentioned objects, the present invention comprises a plurality of parallel-connected hash circuits having different hash functions, the same number of hash table memories connected to the valley hash circuits, and a selector. At the time of retrieval, read key values are input to the plurality of hash circuits and the plurality of hash table memories, respectively, and the address generated by the hash circuit of the first column is used to read the key value of the hash circuit connected to the hash circuit of the first column. If the key part of the record read from the hash table memory in one column matches the input key value, the data of the record is output, and if they do not match, the selector selects the hash circuit and hash table of the next column. A configuration is adopted in which a matching key value is selected from the memory, and data of the matching key value from the Haratsuyu table memory is output processed.

実施例 次に本発明の実施例について図面を参照して説明する。Example Next, embodiments of the present invention will be described with reference to the drawings.

本発明の一実施例をブロック回路図で示す第1図におい
て、本発明のデータ検索回路は2個のハツシュ関数の異
なるハツシュ回路1,2と、これら2個のハツシュ回路
1,2にそれぞれ接続され、各レコードのキ一部3−1
.4−1とデータ部3−2.4−2とようなる2個のハ
ツシュ表メモリ3.4と、セレクタ5とから構成されて
いる。
In FIG. 1 showing an embodiment of the present invention as a block circuit diagram, the data retrieval circuit of the present invention has two hash circuits 1 and 2 having different hash functions, and is connected to these two hash circuits 1 and 2, respectively. and key part 3-1 of each record
.. It is composed of two hash table memories 3.4 such as 4-1 and data section 3-2.4-2, and a selector 5.

先ず、データ書き込み時、入力のキー値aが第1列のハ
ツシュ回路1によシハッシングされて、アドレスbとな
り、ハツシュ表メモリ3のbの位置に入力のレコードが
書き込まれる。既にハツシュ表メモリ3の同一アドレス
bにレコードが書き込みが行われていた場合、信号dが
オンになる。
First, when writing data, an input key value a is hashed by the hash circuit 1 in the first column, becomes an address b, and an input record is written at position b in the hash table memory 3. If a record has already been written to the same address b in the hash table memory 3, the signal d is turned on.

この時入力のキー値aは第2列のハツシュ回路2によシ
ハッシングされてアドレスCとなシ、第2列のハツシュ
表メモリ4のアドレスCに入力のレコードが書き込まれ
る。第1列のハツシュ回路1と第2列のハツシュ回路2
のハツシュ関数は変えであるので、両方共にシノニムと
なることは殆んどない。
At this time, the input key value a is hashed by the hash circuit 2 in the second column to address C, and the input record is written to address C in the hash table memory 4 in the second column. Hash circuit 1 in the first row and hash circuit 2 in the second row
Since the hash function of is a change, it is almost impossible for both to be synonyms.

次にデータ検案時キー値aがハツシュ回路1゜2および
ハツシュ表メモリ3,4に入力される。
Next, the key value a during data verification is input to the hash circuit 1.2 and the hash table memories 3 and 4.

ハツシュ回w!r1は入力されたキー1[a ff1)
1ツシングしてアドレスb’6生成し、ハツシュ表メモ
リ3を読み出す。ハツシュ表メモリ3は読み出したレコ
ードのキ一部3−1と入力したキー値aとが不一致の場
合、信号iをオフにし、一致した場合、信号iをオンに
してデータ部をeとして出力する。
Hatshu episode lol! r1 is the input key 1 [a ff1)
The address b'6 is generated by tucking, and the hash table memory 3 is read. If the key part 3-1 of the read record and the input key value a do not match, the hash table memory 3 turns off the signal i, and if they match, turns on the signal i and outputs the data part as e. .

ハック−回路2.バッジ−懺メモリ4も同じようにデー
タf、信号gを生成する。
Hack-Circuit 2. Badge-print memory 4 similarly generates data f and signal g.

セレクタ5は信号iのオン・オフの値によりデータe、
fのいずれかを選択してhに出力する。
The selector 5 selects data e, depending on the on/off value of the signal i.
Select one of f and output to h.

信号1sgのいずれかがオンならば、出力りは検索され
たデータであり、lygが共にオフであれば、キー値a
のデータは記録されていなかったことを示す。
If either of the signals 1sg is on, the output is the retrieved data, and if both lyg are off, the key value a
This indicates that the data was not recorded.

このようにしてハツシュ回路で発生したシノ二5− ムに対しても高速にデータ検索できる効果がある。In this way, the Shino2 5- It also has the effect of allowing high-speed data retrieval for systems.

□ ナオ、ハツシュ回路1のシノニムがハツシュ回路2
のシノニムと偶然型なることも皆無ではないが、その数
は非常に少ない。この場合には従来同様の複雑な処理を
行うことになるが、その確率は極くわずかであ)、デー
タ検索の高速化を損なう程ではない。
□ Nao, the synonym for Hatshu Circuit 1 is Hatshu Circuit 2
Although it is not uncommon for the type to be coincidental with the synonym of , the number of such cases is extremely small. In this case, complicated processing similar to the conventional method will be performed, but the probability of this is extremely small) and is not enough to impair the speed of data retrieval.

更に、本実施例では、ハツシュ回路、ハツシュ表メモリ
をそれぞれ2個設けたが、3個およびそれ以上の場合に
も同様に説明される。
Further, in this embodiment, two hash circuits and two hash table memories are provided, but the same explanation applies to three or more hash circuits.

発明の効果 以上に説明したように、本発明によれば、複数のハツシ
ュ回路と、複数のハツシュ表メモリとを設け、第1列の
ハツシュ回路で生じたシノニムを次列のハツシュ回路で
処理するように構成したので、データ検索を高速に行え
る効果がある0
Effects of the Invention As explained above, according to the present invention, a plurality of hash circuits and a plurality of hash table memories are provided, and synonyms generated in the hash circuit in the first column are processed in the hash circuit in the next column. This configuration has the effect of speeding up data searches.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック回路図を示す。 6− 1.2・・・・・・ハツシュ回L3,4・・・・・・ハ
ツシュ表メモ1ハ 3−1.4−1・・・・・・キ一部
、3−2゜4−2・・・・・・データ部、5・・・・・
・セレクタ、a・・・・・・入力キー値、b、c・・・
・・・ハツシングされたアドレス、del9g・・・・
・・信号、e、f・・・・・・ハツシュ我メモリからの
データ、h・・・・・・出力。 7−
FIG. 1 shows a block circuit diagram of an embodiment of the present invention. 6- 1.2...Hatush times L3, 4...Hatsh table memo 1c 3-1.4-1...Ki part, 3-2゜4- 2... Data section, 5...
・Selector, a...Input key value, b, c...
...Hashing address, del9g...
...Signal, e, f...Data from memory, h...Output. 7-

Claims (1)

【特許請求の範囲】[Claims] ハツシュ関数の異なる複数の連列接続されたハツシュ回
路と、前記各ハツシュ回路に接続される同aのハツシュ
表メモリと、セレクタとからなシ、データ検索時、読み
出しのキー値が前記複数のハツシュ回路および前記複数
のハツシュ表メモリにそれぞれ入力され、第1列のハツ
シュ回路で生成されたアドレスで、この第1列のハツシ
ュ回路に接続された第1列のハツシュ表メモリから読み
出したレコードのキ一部が、入力したキー値と一致する
場合は、前記レコードのデータを出力し、不一致の場合
は、前記セレクタが次列のハツシュ回路およびハツシュ
表メモリから一致するキー値を選択し、前記一致するキ
ー値のハツシュ表メモリからのデータを出力処理するこ
とを特徴とするデータ検索回路。
A plurality of series-connected hash circuits having different hash functions, a hash table memory of the same type a connected to each hash circuit, and a selector, and when retrieving data, the read key value is the same as that of the plural hash circuits. The key of the record read from the hash table memory of the first column connected to the hash circuit of the first column is input to each of the circuit and the plurality of hash table memories, and is generated by the hash circuit of the first column. If the part matches the input key value, the data of the record is output, and if it does not match, the selector selects the matching key value from the hash circuit and hash table memory of the next column, and A data retrieval circuit characterized in that it outputs and processes data from a hash table memory for key values.
JP59068589A 1984-04-06 1984-04-06 Data retireval circuit Pending JPS60211541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59068589A JPS60211541A (en) 1984-04-06 1984-04-06 Data retireval circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59068589A JPS60211541A (en) 1984-04-06 1984-04-06 Data retireval circuit

Publications (1)

Publication Number Publication Date
JPS60211541A true JPS60211541A (en) 1985-10-23

Family

ID=13378129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59068589A Pending JPS60211541A (en) 1984-04-06 1984-04-06 Data retireval circuit

Country Status (1)

Country Link
JP (1) JPS60211541A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032987A (en) * 1988-08-04 1991-07-16 Digital Equipment Corporation System with a plurality of hash tables each using different adaptive hashing functions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032987A (en) * 1988-08-04 1991-07-16 Digital Equipment Corporation System with a plurality of hash tables each using different adaptive hashing functions

Similar Documents

Publication Publication Date Title
US7643324B2 (en) Method and apparatus for performing variable word width searches in a content addressable memory
JP3125884B2 (en) Content address storage
US5293616A (en) Method and apparatus for representing and interrogating an index in a digital memory
JPS635839B2 (en)
JPS6184754A (en) Extension address converter
JP3703518B2 (en) Associative memory system
JPS60211541A (en) Data retireval circuit
US6988117B2 (en) Bit-reversed indexing in a modified harvard DSP architecture
JPS60211540A (en) Data retrieval circuit
JPH01107398A (en) Semiconductor memory device
JP2519245B2 (en) Information retrieval device
JPS60211542A (en) Data retrieval circuit
RU1805499C (en) Associative storage
JPH0743942B2 (en) Compound associative memory
JPH04101272A (en) Data element retrieving method
JPS63282836A (en) Information retrieving device
JPS63253431A (en) Retrieving system for data base of inverted structure
JPH0527193B2 (en)
JPH02194471A (en) Data base retrieval system
JPS63121939A (en) Data base storing device
JPH1049545A (en) Associative storage device
JPS633351A (en) Buffer retrieving control system
JPH0668147A (en) Check table retrieval system
JPH03257549A (en) Record arrangement method
JPH02230463A (en) Memory searching circuit