JPS6020939B2 - Transmitting/receiving device - Google Patents

Transmitting/receiving device

Info

Publication number
JPS6020939B2
JPS6020939B2 JP18538683A JP18538683A JPS6020939B2 JP S6020939 B2 JPS6020939 B2 JP S6020939B2 JP 18538683 A JP18538683 A JP 18538683A JP 18538683 A JP18538683 A JP 18538683A JP S6020939 B2 JPS6020939 B2 JP S6020939B2
Authority
JP
Japan
Prior art keywords
input
terminal
level
microcomputer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18538683A
Other languages
Japanese (ja)
Other versions
JPS5985162A (en
Inventor
良雄 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18538683A priority Critical patent/JPS6020939B2/en
Publication of JPS5985162A publication Critical patent/JPS5985162A/en
Publication of JPS6020939B2 publication Critical patent/JPS6020939B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は一対の送受信機間で双方向に信号を伝送する受
信装置に関し、ノイズの影響で各送受信機の内部が破壊
されるのを確実に防止するようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a receiving device that transmits signals bidirectionally between a pair of transmitters and receivers, and is designed to reliably prevent the inside of each transmitter and receiver from being damaged by the influence of noise. It is.

第1図、第2図は一般的な車戦用音響機器を示すもので
あり、1は第1の送受信機、2は第2の送受信機、3は
スピーカ、4は周波数等を表示する表示器、5はチュー
ニング用のキ−スイッチ群、6はそれらを制御するマイ
クロコンピュータ、7はラジオ受信回路、8はそのアン
テナ、9はPLL回路、10はそれらを制御するマイク
ロコンピュータ、11はマイクロコンピュータ6,10
間で信号を送受信するための伝送線路である。
Figures 1 and 2 show general audio equipment for vehicle battles, where 1 is a first transceiver, 2 is a second transceiver, 3 is a speaker, and 4 is a display that displays frequency, etc. 5 is a group of key switches for tuning, 6 is a microcomputer that controls them, 7 is a radio receiving circuit, 8 is its antenna, 9 is a PLL circuit, 10 is a microcomputer that controls them, 11 is a microcomputer 6,10
A transmission line for transmitting and receiving signals between

このように1つの音響機器を2つの送受信磯部分に分割
すれば、第1の送受信機1のダッシュボートへの取付け
等を容易にすることができる。ところで、このような音
響機器いおいては、バックアップ時の消費電力を小さく
するという見地から、マイクロコンピュータ6,10を
CMOSは1で構成することが考えられる。ところが、
CMOSは1の入出力インピーダンスは非常に高いため
、伝湊線路11にイグニツションノィズ等のパルス雑音
が誘起されると、この雑音によってCMOSLSIが破
壊される恐れがある。そこで本発明は、各送受信機の入
力兼出力用端子にバッファ回路を接続し、このバッファ
回路によって送受信機内部の破壊を防止するとともに、
双方向の信号伝送も何ら問題なく行えるようにしたもの
である。
By dividing one audio device into two transmitting and receiving parts in this way, it is possible to easily attach the first transmitter/receiver 1 to a dashboard. By the way, in such audio equipment, from the viewpoint of reducing power consumption during backup, it is conceivable that the microcomputers 6 and 10 are configured with one CMOS. However,
Since the input/output impedance of CMOS 1 is very high, if pulse noise such as ignition noise is induced in the transmission line 11, the CMOS LSI may be destroyed by this noise. Therefore, the present invention connects a buffer circuit to the input/output terminal of each transmitter/receiver, and uses this buffer circuit to prevent damage inside the transmitter/receiver.
Bidirectional signal transmission is also possible without any problems.

以下本発明の一実施例について第3図とともに説明する
An embodiment of the present invention will be described below with reference to FIG.

第3図において、第1図と同一機能の部分には同一符号
を付して説明を省略する。a,bはそれぞれマイクロコ
ンピュータ6,10の入出力兼用の端子、Q,,Q2は
バッファ用のトランジスタ、R2.R4はェミッタ抵抗
、R,,R3は帰還抵抗、C,,C2はパルス性雑音吸
収用のコンデンサである。なお、上記ヱミツタ抵抗は外
来雑音に対しては抵抗値が小さいほど有利であるが、実
用上数百オーム程度に選ぶ。帰還抵抗R,,R3は通常
数十Kオームに設定する。コンデンサC,,C2はェミ
ツタ抵抗又2,R4が4・抵抗であるから、なくてもさ
しつかえない。上記構成において、マイクロコンピュー
タ6,10間で第7図のようなパレス波を伝送するとし
てコンピュータ6から送出する場合を考える。
In FIG. 3, parts having the same functions as those in FIG. 1 are denoted by the same reference numerals, and explanations thereof will be omitted. a and b are input/output terminals of the microcomputers 6 and 10, respectively, Q, Q2 are buffer transistors, R2 . R4 is an emitter resistor, R, ., R3 are feedback resistors, and C, ., C2 are capacitors for absorbing pulse noise. It should be noted that the smaller the resistance value of the above-mentioned emitter resistor is, the more advantageous it is against external noise, but for practical purposes, it is selected to be about several hundred ohms. The feedback resistors R, , R3 are normally set to several tens of kilohms. Since the capacitors C and C2 are emitter resistors and the capacitors C and R4 are four resistors, they can be omitted. In the above configuration, let us consider a case where a pulse wave as shown in FIG. 7 is transmitted between the microcomputers 6 and 10 and is sent from the computer 6.

マイクロコンピュータ6の出力がLレベルの時トランジ
スタQ,のエミツタはLレベルである。したがってトラ
ンジスタQ2のヱミツタもLレべルであり、トランジス
タQ2のベースもLレベルとなる。このためマイクロコ
ンピュータ10の入力端子bにLレベルの信号が入力さ
れる。次にマイクロコンピュータ6の出力端子aがHレ
ベルになったとすると、トランジスタQ,のベースがH
レベルになるため、トランジスタQ,のベースにべ−ス
電流が流れ、トランジスタQ,のエミツタがHレベルに
なる。
When the output of the microcomputer 6 is at L level, the emitter of transistor Q is at L level. Therefore, the emitter of transistor Q2 is also at L level, and the base of transistor Q2 is also at L level. Therefore, an L level signal is input to the input terminal b of the microcomputer 10. Next, if the output terminal a of the microcomputer 6 becomes H level, the base of the transistor Q becomes H level.
Therefore, a base current flows to the base of transistor Q, and the emitter of transistor Q becomes H level.

したがってトランジスタQ2のェミッタがHレベルとな
り、帰還抵抗R3を介してマイクロコンピュータ10の
入力端子bにHレベルが加わる。次にマイクロコンピュ
ータ10からマイクロコンピュータ6へ信号を伝送する
場合を考える。
Therefore, the emitter of the transistor Q2 becomes H level, and the H level is applied to the input terminal b of the microcomputer 10 via the feedback resistor R3. Next, consider the case where a signal is transmitted from the microcomputer 10 to the microcomputer 6.

この時は端子bが出力端子、端子aが入力端子となる。
そして、前記の説明の場合と同様に出力端子bの信号が
入力端子aに加わる。このようにトランジスタQ,,Q
2で構成されるバッファ回路は両方向の信号を伝送する
ことができ、しかも、伝送線路1 1の終端インピーダ
ンスがェミッタ抵抗R2,R4で規制されるため、数百
オーム程度の低い値になる。
At this time, terminal b becomes an output terminal and terminal a becomes an input terminal.
Then, as in the case described above, the signal at output terminal b is applied to input terminal a. In this way, transistors Q,,Q
The buffer circuit composed of 2 can transmit signals in both directions, and since the terminal impedance of the transmission line 11 is regulated by the emitter resistors R2 and R4, it has a low value of about several hundred ohms.

そのため外来雑音が伝送線路11に誘起されにくくなり
、マイクロコンピュ−夕6,10の外来雑音による破壊
を確実に防止することができる。第4図は本発明の他の
実施例を示すものであり、第1の送受信機1側のマイク
ロコンピュータ6の周辺のみを示している。
Therefore, external noise is less likely to be induced in the transmission line 11, and damage to the microcomputers 6, 10 due to external noise can be reliably prevented. FIG. 4 shows another embodiment of the present invention, showing only the periphery of the microcomputer 6 on the first transceiver 1 side.

これは抵抗R,の代りにダイオードD,を用いて帰還回
路を構成したものである。このようにすれば、aが入力
端子の場合、出力がHレベルになるとトランジスタQ,
のベースにベース電流が流れ、トランジスタQ,のエミ
ツタがHレベルとなり、マイクロコンピュータ10に向
けて信号を伝送する。次にマイクロコンピュータ10の
方からHレベルの信号が伝送されると、ダイオードD,
を介して入力端子aにHレベルの信号が入力される。第
5図は帰還回路をトランジスタQ3で構成したものであ
る。
This is a feedback circuit constructed using a diode D instead of a resistor R. In this way, if a is an input terminal, when the output becomes H level, the transistor Q,
A base current flows through the base of transistor Q, the emitter of transistor Q becomes H level, and a signal is transmitted to microcomputer 10. Next, when an H level signal is transmitted from the microcomputer 10, the diode D,
An H level signal is input to input terminal a via. FIG. 5 shows a feedback circuit composed of a transistor Q3.

このようにしても同機の効果が得られる。第6図には本
発明を一般的に示したものである。
Even in this way, the same effect can be obtained. FIG. 6 generally illustrates the invention.

第6図において、12は高入力・低出力インピーダンス
同相増幅器、R6は数百オーム程度の小抵抗、R5は数
十Kオーム程度の帰還抵抗である。端子aが出力端子と
して働くときは通常の増幅器の動作で端子a′には端子
aと同じ信号が現われ、マイクロコンピュータ10の方
に信号を伝送する。一方、マイクロコンピュータ10の
方から信号が伝送されてきた場合には、端子aは入力端
子として働き、端子a′がLレベルであれば抵抗R5を
介して端子aにLレベルの信号が加わり、端子a′がH
レベルであれば抵抗Q5を介して端子aにHレベルが加
わる。もちろん、第6図の抵抗戊5の代りに、ダイオー
ド、あるいはトランジスタを第4図、第5図のように用
いてもよい。このように本発明は、CMOSで構成され
たLSIを用いた一対の送受信機の入出力兼用の端子に
、一対の高入力低出力インピーダンスの同相増幅器の入
力端をそれぞれ接続し、上記各同相増幅器の出力機間を
伝送線路を介して接続するとともに、上記各同相増幅器
の入出力端間に正帰還回路を接続したものであるから、
上記各同相増幅器のバッファ作用によって伝送線路に混
入した雑音を十分に緩衝し、各送受信機内の回路が破壊
されるのを防止することができ、しかも双方向の信号伝
送も何ら問題なく行えるという優れた効果が得られる。
In FIG. 6, 12 is a high input/low output impedance common mode amplifier, R6 is a small resistance of about several hundred ohms, and R5 is a feedback resistor of about several tens of kilohms. When terminal a functions as an output terminal, the same signal as that at terminal a appears at terminal a' due to normal amplifier operation, and the signal is transmitted to microcomputer 10. On the other hand, when a signal is transmitted from the microcomputer 10, terminal a functions as an input terminal, and if terminal a' is at L level, an L level signal is applied to terminal a via resistor R5. Terminal a' is H
If the level is high, the H level is applied to the terminal a via the resistor Q5. Of course, in place of the resistor 5 shown in FIG. 6, a diode or a transistor may be used as shown in FIGS. 4 and 5. In this way, the present invention connects the input terminals of a pair of high-input, low-output impedance common-mode amplifiers to the input/output terminals of a pair of transmitters/receivers using an LSI configured with CMOS, and The output devices are connected via a transmission line, and a positive feedback circuit is connected between the input and output terminals of each of the common mode amplifiers.
The buffering effect of each of the common-mode amplifiers mentioned above sufficiently buffers the noise that enters the transmission line, preventing the circuits inside each transmitter and receiver from being destroyed, and also allows bidirectional signal transmission without any problems. You can get the same effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は一般的な車教用音響機器を説明するた
めの側面図およびブロック図、第3図は本発明の一実施
例の回路図、第4図、第5図は他の実施例の要部を示す
回路図、第6図は本発明を一般的に示した回路図、第7
図は上記各実施例の伝送波形図である。 1……第1の送受信機、2…・・・第2の送受信機、6
,10……マイクロコンピュータ、12……同相増幅器
、Q,,Q2・・・…トランジスタ、R・,R3,R5
,D,,Q・・・・・・帰還回路を構成する素子、R2
,R4・・・…ェミッタ抵抗、C,,C2……コンデン
サ。 第1図 第2図 第3図 第4図 第5図 第6図 第7図
Figures 1 and 2 are side views and block diagrams for explaining general sound equipment for car teaching, Figure 3 is a circuit diagram of one embodiment of the present invention, and Figures 4 and 5 are other diagrams. FIG. 6 is a circuit diagram showing the main part of the embodiment, FIG. 6 is a circuit diagram generally showing the present invention, and FIG.
The figures are transmission waveform diagrams of each of the above embodiments. 1...First transceiver, 2...Second transceiver, 6
, 10... Microcomputer, 12... Common mode amplifier, Q,, Q2... Transistor, R., R3, R5
,D,,Q...Element forming the feedback circuit, R2
, R4... Emitter resistance, C,, C2... Capacitor. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 1 CMOSで構成されたLSIを用いた一対の送受信
機の入出力兼用の端子に、一対の高入力低出力インピー
ダンスの同相増幅器の入力端をそれぞれ接続し、上記各
同相増幅器の出力端間を伝送線路を介して接続するとと
もに、上記各同相増幅器の入出力端間に正帰還回路を接
続した送受信装置。
1 Connect the input terminals of a pair of high-input, low-output impedance common-mode amplifiers to the input/output terminals of a pair of transmitters and receivers using LSI configured with CMOS, and transmit data between the output terminals of each of the above-mentioned common-mode amplifiers. A transmitting/receiving device that is connected via a line and has a positive feedback circuit connected between the input and output terminals of each of the in-phase amplifiers.
JP18538683A 1983-10-04 1983-10-04 Transmitting/receiving device Expired JPS6020939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18538683A JPS6020939B2 (en) 1983-10-04 1983-10-04 Transmitting/receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18538683A JPS6020939B2 (en) 1983-10-04 1983-10-04 Transmitting/receiving device

Publications (2)

Publication Number Publication Date
JPS5985162A JPS5985162A (en) 1984-05-17
JPS6020939B2 true JPS6020939B2 (en) 1985-05-24

Family

ID=16169900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18538683A Expired JPS6020939B2 (en) 1983-10-04 1983-10-04 Transmitting/receiving device

Country Status (1)

Country Link
JP (1) JPS6020939B2 (en)

Also Published As

Publication number Publication date
JPS5985162A (en) 1984-05-17

Similar Documents

Publication Publication Date Title
US5668566A (en) Wireless computer picture transmission device
US3196357A (en) Battery condition tester for devices having an audio amplifier and electroacoustic transducer
JPH04306903A (en) Oscillator device and method of signal formation
JPS6020939B2 (en) Transmitting/receiving device
JPH0746668A (en) Intermediate frequency amplifier and remote control signal receiver provided therewith
KR20040029439A (en) Method and apparatus for isolating noise from a tuner in a television signal receiver
US10841722B2 (en) Audio signal interface circuit, and control method, apparatus and terminal thereof
JP3753050B2 (en) Communication device
JPH025629A (en) Transmission line terminating equipment
JPH0625054Y2 (en) Audio equipment
JP3580975B2 (en) Video signal reproduction circuit
JPH0750657A (en) Full duplex transmission system
JP2000270381A (en) Data communication device and data communication system
JPS6210931A (en) Data transmission equipment
JPH11234791A (en) Electronic device with speaker changeover switch
JPH05183453A (en) Electronic device
JPH0224293Y2 (en)
KR100208208B1 (en) Input/output separate circuit for half-duplex communication in wireless communication device
JPS6324671Y2 (en)
JP3344878B2 (en) Interface circuit for bidirectional communication
AU610522B2 (en) Retrofit remote control apparatus
JPS5873256A (en) Transmission and reception circuit
JPS635335Y2 (en)
JPH02155325A (en) Wireless transmitter-receiver
JPH01319392A (en) Remote control device