JPS60202501A - Method for measuring data recording state of magnetic card - Google Patents

Method for measuring data recording state of magnetic card

Info

Publication number
JPS60202501A
JPS60202501A JP5924684A JP5924684A JPS60202501A JP S60202501 A JPS60202501 A JP S60202501A JP 5924684 A JP5924684 A JP 5924684A JP 5924684 A JP5924684 A JP 5924684A JP S60202501 A JPS60202501 A JP S60202501A
Authority
JP
Japan
Prior art keywords
data
circuit
signal
magnetic
magnetic card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5924684A
Other languages
Japanese (ja)
Inventor
Kiyoaki Takiguchi
清昭 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSK Corp
Original Assignee
Computer Services Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Computer Services Corp filed Critical Computer Services Corp
Priority to JP5924684A priority Critical patent/JPS60202501A/en
Publication of JPS60202501A publication Critical patent/JPS60202501A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09Digital recording

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To measure the digital data interval by opening and closing a gate circuit according to the time and period decided from the count data preceding by one step. CONSTITUTION:A magnetic card reading/counting device 7 reads the magnetic data recorded on the magnetic stripes 2 on a magnetic card 1 and converts logic ''1'' into logic ''0''. Then the device 7 sets all data at logic ''0'' and counts the data intervals. A processor 11 fetches the count data of the device 7 to a memory 12 and processes the read-out data through a microcomputer 13. While the processor 11 is connected to a CRT display 16 and a keyboard 17. The display 16 displays the arithmetic result of the processor 11, and the keyboard 17 gives the desired data to the processor 11. Thus it is possible to measure accurately the interval of the digital data recorded on the stripes 2 of the card 1 and to detect easily the recording grade of data.

Description

【発明の詳細な説明】 本発明は磁気カードにおける磁気ストライプ上に記録さ
れているデータの記録状態を測定する測定方法に関し、
特に磁気ストライプ上に記録されて℃−121論理10
”、11”ルt1ずり、六蔦−古の論帰信I変換してか
ら各論理値のビット長を測定する磁気カードのデータ記
録状態測定方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a measuring method for measuring the recording state of data recorded on a magnetic stripe in a magnetic card.
Especially recorded on the magnetic stripe ℃-121 logic 10
This invention relates to a method for measuring the data recording state of a magnetic card, which measures the bit length of each logical value after converting it into the original logic.

昨今、磁気カードを使用したシステムが急速に一般化し
ている。この磁気カードには、必要な情報が磁気ストラ
イプ上にデジタル信号で記録されている。その記録方式
は多くはJIS−B9561規格に基づいており、その
規格によればデジタル信号の記録間隔について、8.2
68 [b t t/wl±4C%1規定されている。
Recently, systems using magnetic cards are rapidly becoming popular. In this magnetic card, necessary information is recorded on a magnetic stripe as a digital signal. Most of the recording methods are based on the JIS-B9561 standard, and according to that standard, the recording interval of digital signals is 8.2
68 [b t t/wl±4C%1 is specified.

しかして、かかる規格に基づいて磁気カニドには、必要
な情報が記録されているが、従来よりその記録が正常に
なされているか否かを測定する方法がなかった。
Although necessary information is recorded on the magnetic canid based on such standards, there has been no method to measure whether or not the recording is being performed normally.

本発明は上述した点に鑑みてなされたもので、磁気カー
ドの磁気ストライプ上に論理@1”、@o”で記録され
たデジタルデータな読み出し、そのデータの論理値をい
ずれか一方の論理値に変換し、その変換された論理値の
ビット長を測定してその一定結果を出力するものであり
、デジタルデータの記録状態が正確に測定できる磁気カ
ードのデータ記録状態の測定方法を提供するものである
The present invention has been made in view of the above-mentioned points, and reads out digital data recorded on the magnetic stripe of a magnetic card as logic @1", @o", and converts the logical value of the data into one of the logical values. This method provides a method for measuring the data recording state of a magnetic card that can accurately measure the recording state of digital data by measuring the bit length of the converted logical value and outputting a constant result. It is.

以下、本発明の実施例を図面に基づいて説明する。Embodiments of the present invention will be described below based on the drawings.

第1図CI)及び(II)は本発明に係る磁気カードの
データ記録状態測定方法で測定する対象である磁気カー
ドの平面図及び磁気ストライプの説明図である。
FIGS. 1 (CI) and (II) are a plan view and an explanatory diagram of a magnetic stripe of a magnetic card, which is an object to be measured by the method for measuring the data recording state of a magnetic card according to the present invention.

第1図(I)において、符号1は磁気カードであり、磁
気カード1には磁気ストライプ2が設けられており、そ
のほかに、例えばクレジット会社名3、個人に割り当て
られた記号4、個人名5、有効期限6などが記録されて
いる。
In FIG. 1 (I), the reference numeral 1 is a magnetic card, and the magnetic card 1 is provided with a magnetic stripe 2. In addition, for example, a credit company name 3, a symbol 4 assigned to an individual, and an individual name 5 are provided. , expiration date 6, etc. are recorded.

該磁気ストライプ2には、!1図(I[)に示すように
、必要な情報が論理″0”、111のデジタルデータで
記録されている。ここで、矢符方向は磁気の極性を示し
ている。また、その記録方式は、前述したように、多く
がJIS−B9561規格に基づいて記録されている。
The magnetic stripe 2 has ! As shown in FIG. 1 (I[), necessary information is recorded as digital data of logic "0" and 111. Here, the direction of the arrow indicates the magnetic polarity. Further, as described above, most of the recording methods are based on the JIS-B9561 standard.

しかして、上記規格によれば、それぞれのデータ間隔は
約0.12[雪〕であり、この値に対して±5〔μm3
以内の誤差が認められている。
According to the above standard, each data interval is approximately 0.12 [snow], and this value is ±5 [μm3].
Errors within the range are allowed.

このような磁気ストライプ2のデータ間隔を測定する測
定方法について以下に説明することとする。
A measurement method for measuring the data interval of the magnetic stripe 2 will be described below.

第2図は本発明に係る磁気カードのデータ記録状態測定
方法の実施例が実現できる測定装置を示す全体構成図で
ある。
FIG. 2 is an overall configuration diagram showing a measuring device capable of implementing an embodiment of the method for measuring the data recording state of a magnetic card according to the present invention.

第2図において、符号7は磁気カード読取計数装置であ
り、磁気力〜ド読取計数装置7は、磁気カード1の磁気
ストライプ2に記録された磁気データを読取り、これら
読取ったデジタルデータの論理11”、“0”のうちの
論理′″1”を論理“0”に変換し、全データを論理“
0”として、そのデータ間隔を計数できるように構成さ
れている。
In FIG. 2, reference numeral 7 denotes a magnetic card reading and counting device, which reads magnetic data recorded on the magnetic stripe 2 of the magnetic card 1, and the logic 11 of the read digital data. ”, converts the logical “1” of “0” to logical “0”, and converts all data to logical “
0'', and the data interval can be counted.

この磁気カード読取計数装置7は、コネクタ8゜ケーブ
ル9及びコネクタ10を介して処理装置11に接続され
ている。
This magnetic card reading/counting device 7 is connected to a processing device 11 via a connector 8° cable 9 and a connector 10.

処理装置11は、磁気カード読取計数装fIt7からの
計数データをメモリ12に取り込み、全計数データをメ
モリ12に取り込み完了後、メモリ12から読出したデ
ータをマイクロコンピュータ13で処理して出力できる
ようになっている。処理装置11は、コネクタ14.ケ
ーブル15を介して陰極線管(cRT)ディスプレイ1
6、及びキーボード17に接続されている。CRTディ
スプレイ16は処理装[11の演算結果を表示し、キー
ボード17は必要なデータを処理装置11に与えるもの
である。
The processing device 11 imports the counting data from the magnetic card reading/counting device fIt7 into the memory 12, and after completing importing all the counting data into the memory 12, the data read out from the memory 12 can be processed by the microcomputer 13 and output. It has become. The processing device 11 has a connector 14. Cathode ray tube (cRT) display 1 via cable 15
6, and a keyboard 17. The CRT display 16 displays the calculation results of the processing device [11], and the keyboard 17 provides necessary data to the processing device 11.

第3図は上記測定装置の構成を示すプa゛ツク図である
FIG. 3 is a block diagram showing the configuration of the measuring device.

磁気カード読取計数装置7は、次のように構成されてい
る。すなわち、磁気カード1の磁気ストライプ2上のデ
ジタルデータな磁気ヘッド18で読取って電気信号に変
換し増幅回路19に供給できるようになっている。増幅
回路19は微分回路20を介して波形整形回路21に接
続されている。
The magnetic card reading/counting device 7 is configured as follows. That is, digital data on the magnetic stripe 2 of the magnetic card 1 can be read by the magnetic head 18, converted into an electrical signal, and supplied to the amplifier circuit 19. The amplifier circuit 19 is connected to a waveform shaping circuit 21 via a differentiating circuit 20.

波形整形回路21は計数回路22に接続されている。計
数回路22は、波形整形回路21に接続されたゲート回
路23と、このゲート回路23に接続されたカウンタ2
4と、ゲート回路23及びカカウンタ24及び制御回路
25をコネクタ8に接続して構成されている。
The waveform shaping circuit 21 is connected to a counting circuit 22. The counting circuit 22 includes a gate circuit 23 connected to the waveform shaping circuit 21 and a counter 2 connected to the gate circuit 23.
4, a gate circuit 23, a counter 24, and a control circuit 25 are connected to a connector 8.

処理装置11は、入出力ボート26と、マイクロコンピ
ュータ13と、メモリ12と、外部入出力装置用入出力
ボート27とから構成されている。
The processing device 11 includes an input/output board 26, a microcomputer 13, a memory 12, and an input/output board 27 for external input/output devices.

第4図は計数回路22の詳細構成を示す回路図である。FIG. 4 is a circuit diagram showing the detailed configuration of the counting circuit 22.

ゲート回路23の一方の入力端子は波形整形回路21に
接続され、その他方の入力端子はオア回置30に接続さ
れている。ゲート回路23の出力端子は、カウンタ24
に接続された単安定マルチバイブレータ31に接続され
ている。前記マルチバイブレータ31の出力端子は、微
分回路32を介してプログラムカウンタ33のスタート
端子8Tとプログラムカウンタ34のプリセット端子P
Rとに接続されている。プログラムカウンタ33の出力
端子OTは、オア回路35を介してプログラムカウンタ
34のスタート端子STと7リツプフロツプ36の一方
の入力端子とに接続されている。
One input terminal of the gate circuit 23 is connected to the waveform shaping circuit 21, and the other input terminal is connected to the OR circuit 30. The output terminal of the gate circuit 23 is connected to the counter 24
The monostable multivibrator 31 is connected to the monostable multivibrator 31 . The output terminal of the multivibrator 31 is connected to a start terminal 8T of the program counter 33 and a preset terminal P of the program counter 34 via a differentiating circuit 32.
It is connected to R. The output terminal OT of the program counter 33 is connected to the start terminal ST of the program counter 34 and one input terminal of a 7-lip-flop 36 via an OR circuit 35.

ゴ1−1が97−+hソJQAの出力備竿0甲け−71
1ツブフロップ36の他方の入力端子と、オア回路50
を介してカウンタ24のリセット端子とに接続されてい
る。フリップ70ツブ36の一方の出力端子Qはオア回
路30の一方の入力端子に接続されている。プログラム
カウンタ33のデータ入力端子りは、カウンタ24の出
力端子に接続されている。カウンタ24の出力端子は、
設定器37及び38を介してプログラムカウンタ34及
び39のデータ入力端子りにそれぞれ接続されている。
Go 1-1 is 97-+h So JQA's output rod 0-71
The other input terminal of the one-tube flop 36 and the OR circuit 50
It is connected to the reset terminal of the counter 24 via. One output terminal Q of the flip 70 tube 36 is connected to one input terminal of the OR circuit 30. A data input terminal of the program counter 33 is connected to an output terminal of the counter 24. The output terminal of the counter 24 is
They are connected to data input terminals of program counters 34 and 39 via setters 37 and 38, respectively.

ゲート回路23の出力端子はアンド回路40の一方の入
力端子と遅延回路41の入力端子とにそれぞれ接続され
ており、アンド回路40の出力端子はプログラムカウン
タ33及び39のプリセット入力端子PRにそれぞれ接
続されている。遅延回路41の出力端子は反転回路42
を介してフリップフロップ43のクロック入力端子に接
続されている。フリップフロップ43の一方の出力端子
Qは、フリップフロップ44の一方の入力端子Rに接続
されており、その他方出力端子1はオア回路51の入力
端子に接続されている。フリップフロップ44の一方の
出力端子Qはアンド回路45の他方の入力端子に接続さ
れ、またオア回路51を介してアンド回路40の入力端
子に接続されている。アンド回路45の一方の入力端子
はフリップフロップ36の出力端子互に接続され、アン
ド回路45の出力端子はプログラムカウンタ39のスタ
ート端子ST及びアンド回路46の一方の入力端子にそ
れぞれ接続されている。フリップフロップ44の出力端
子Qはオア回路30の他方の入力端子に接続されている
。プログラムカウンタ39の出力端子はアンド回路46
を介してオア回路35の入力端子と7リツプフロツプ4
9の一方の入力端子に接続されている。フリップ70ツ
ブ49の出力端子頁はアンド回路40の入力端子に接続
されている。
The output terminal of the gate circuit 23 is connected to one input terminal of the AND circuit 40 and the input terminal of the delay circuit 41, and the output terminal of the AND circuit 40 is connected to the preset input terminal PR of the program counters 33 and 39, respectively. has been done. The output terminal of the delay circuit 41 is the inverting circuit 42
It is connected to the clock input terminal of the flip-flop 43 via. One output terminal Q of the flip-flop 43 is connected to one input terminal R of the flip-flop 44, and the other output terminal 1 is connected to the input terminal of the OR circuit 51. One output terminal Q of the flip-flop 44 is connected to the other input terminal of the AND circuit 45 and also to the input terminal of the AND circuit 40 via an OR circuit 51. One input terminal of the AND circuit 45 is connected to the output terminals of the flip-flop 36, and the output terminals of the AND circuit 45 are connected to the start terminal ST of the program counter 39 and one input terminal of the AND circuit 46, respectively. The output terminal Q of the flip-flop 44 is connected to the other input terminal of the OR circuit 30. The output terminal of the program counter 39 is an AND circuit 46
through the input terminal of the OR circuit 35 and the 7 lip-flop 4
It is connected to one input terminal of 9. The output terminal page of the flip 70 tube 49 is connected to the input terminal of the AND circuit 40.

イニシャルリセット信号IRはフリップ7四ツブ43.
49のリセット端子、オア回路50の入力端子と、反転
回路47を介してツリツブ7四ツブ44の入力端子Sと
に供給されると共に、反転回路48を介してフリップフ
ロップ36のリセット端子に供給されるようになってい
る。
The initial reset signal IR is the flip 7 quadruple 43.
49, the input terminal of the OR circuit 50, the input terminal S of the block 7 and the block 44 via the inverting circuit 47, and the reset terminal of the flip-flop 36 via the inverting circuit 48. It has become so.

尚、50は信号転送信号、51はカウント信号、52は
リセット信号、53は異常信号である。54はクロック
信号、55はゲート開放時間設定信号、56は遅延回路
31の遅延時間補償設定信号である。しかして、設定信
号55はデジタルデータの誤差C±5μm)に相当する
時間だけゲート回路23を開放するための信号として用
いられることになる。
In addition, 50 is a signal transfer signal, 51 is a count signal, 52 is a reset signal, and 53 is an abnormal signal. 54 is a clock signal, 55 is a gate opening time setting signal, and 56 is a delay time compensation setting signal for the delay circuit 31. Therefore, the setting signal 55 is used as a signal for opening the gate circuit 23 for a time corresponding to the digital data error C±5 μm).

上述の如く構成された測定装置の動作を第5図のタイム
チャートを参照しながら説明する。
The operation of the measuring device configured as described above will be explained with reference to the time chart shown in FIG.

まず、装置の電源を投入し、あるいはリセットボタンを
押したときに発生するイニシャルリセット信号IRによ
りフリップフロップ36,43,44゜49、カウンタ
24及びその他の回路を初期化する。
First, the flip-flops 36, 43, 44.degree. 49, counter 24, and other circuits are initialized by an initial reset signal IR generated when the device is powered on or a reset button is pressed.

すると、フリップフロップ44は、出力端子Qが“1”
となりゲート回路23を開く。ここで、磁気カード1を
読み込むと、磁気ストライプ2(St)から磁気ヘッド
18を介して電気信号が得られ、これを増幅回路19で
増幅すると信号Saが得られる。この信号Saは微分回
路20に入力されて微分され微分信号sbとして出力さ
れる。微分信号sbは波形整形回路21に入力され、こ
こで波形整形され【信号8c として出力される。
Then, the output terminal Q of the flip-flop 44 becomes "1".
This opens the gate circuit 23. Here, when the magnetic card 1 is read, an electrical signal is obtained from the magnetic stripe 2 (St) via the magnetic head 18, and when this is amplified by the amplifier circuit 19, a signal Sa is obtained. This signal Sa is input to a differentiating circuit 20, differentiated, and output as a differentiated signal sb. The differential signal sb is input to the waveform shaping circuit 21, where the waveform is shaped and output as a signal 8c.

第1回目の信号Scがゲート回路23を通過すると、こ
の信号8eは単安定マルチバイブレータ31を駆動する
と共に、遅延回路419反転回路43を介してフリップ
フロップ43を反転する。
When the first signal Sc passes through the gate circuit 23, this signal 8e drives the monostable multivibrator 31 and inverts the flip-flop 43 via the delay circuit 419 and inversion circuit 43.

しかし、フリップフロップ44は、立下がりパルスで動
作するので、そのままゲート回路23を開き続ける。そ
の間に単安定マルチバイブレータ31は、一定時間Tを
過ぎてカウンタ24を動作させる。カウンタ24は2回
目の信号5c(Se)が入力されるまでカウントを続け
、停止するとカウント値1clが段られる(Sh)。信
号Scは処理装置11に対する読込み指令信号50゜と
もなっているので、この時点で処理装置11は、入出力
ボート26゜マイクロコンピュータ13を介し【メモリ
12に当該カウント値tclを取り込む。尚、カウンタ
24は、処理値ff1illからのり七ット指令により
1回目のカウント値tc1を時間T経過直前にリセット
する。
However, since the flip-flop 44 operates with a falling pulse, the gate circuit 23 continues to be opened. In the meantime, the monostable multivibrator 31 operates the counter 24 after a certain period of time T has elapsed. The counter 24 continues counting until the second signal 5c (Se) is input, and when it stops, the count value 1cl is stepped (Sh). Since the signal Sc also serves as a read command signal 50° to the processing device 11, at this point the processing device 11 takes in the count value tcl into the memory 12 via the input/output port 26° and the microcomputer 13. Note that the counter 24 resets the first count value tc1 just before the time T elapses in response to a command from the processed value ff1ill.

2回目の信号Scがゲート回路23を通過すると、その
信号Seは、単安定マルチバイブレータ31を駆動する
と共に、オア回路51.フリップフロップ49からの信
号で開いているアンド回路40を通過してプログラムカ
ウンタ33.39のデータ入力端子りに供給されている
データ(”(ll*に2tC1)をプリセットさせ、加
えてフリップフロップ43.44を反転させる。ここで
、プログラムカウンタ33に設定されたtclはtcl
として使用され、同カウンタ39に設定されたに2tα
t(=trt)はtclより所定時間短く設定される。
When the second signal Sc passes through the gate circuit 23, the signal Se drives the monostable multivibrator 31 and also passes through the OR circuit 51. The signal from the flip-flop 49 passes through the open AND circuit 40 and presets the data ("(2tC1) to ll*) supplied to the data input terminal of the program counter 33. .44 is inverted.Here, tcl set in the program counter 33 is tcl
2tα set in the same counter 39.
t (=trt) is set to be shorter than tcl by a predetermined time.

また、これ以降、フリップフロップ44によってゲート
回路23は開かれることはない。しかして、単安定マル
チバイブレータ31が時間T経過後反転すると、プログ
ラムカウンタ34には設定器37の設定値(tβ1)が
設定され、かつカウンタ24がカウントを始めると共に
、プログラムカウンタ33が微分回路32からの信号で
カウントを始める(Sg)。
Further, the gate circuit 23 will not be opened by the flip-flop 44 from now on. When the monostable multivibrator 31 is reversed after the time T has elapsed, the set value (tβ1) of the setter 37 is set in the program counter 34, and the counter 24 starts counting, and the program counter 33 is set in the differentiating circuit 32. Counting starts with a signal from (Sg).

プログラムカウンタ33が時間tα1カウントするとそ
の出力端子OTから信号を出力してカウントを停止する
。この出力信号はオア回路35を介してプログラムカウ
ンタ34を起動してカウントを開始させると共に、フリ
ップフロップ36を反転させる。このフリップフロップ
36の出力によりゲート23が開かれる。そして、プロ
グラムカウンタ34が時間tn1(=Kx tex ’
)だけカウントするとその出力端子OTより信号を出力
してカウントを停止する。すると、フリップフロップ3
6は反転してゲート回路23を閉じる。ゲート回路23
が開放されているときに、3回目の信号Scがあると信
号Seが得られるので、カウンタ24はカウント値fc
2を得ることができる。これを、指令50により処理値
M11が読み込むことになる。
When the program counter 33 counts the time tα1, it outputs a signal from its output terminal OT and stops counting. This output signal activates the program counter 34 via the OR circuit 35 to start counting, and also inverts the flip-flop 36. The gate 23 is opened by the output of the flip-flop 36. Then, the program counter 34 registers the time tn1 (=Kx tex'
), a signal is output from the output terminal OT to stop counting. Then, flip-flop 3
6 is inverted and closes the gate circuit 23. Gate circuit 23
When the signal Sc is released for the third time, the signal Se is obtained, so the counter 24 has the count value fc.
You can get 2. This is read into the processed value M11 by the command 50.

3回目の信号Seにより、プログラムカウンタ33.3
9にはカウント値tc2(=tα2 ) r Kxtc
2(=trz)がプリセットされ、単安定マルチバイブ
レータ31が駆動される。単安定マルチバイブレータ3
1が一定時間Tを経過すると、反転するので、カウンタ
24.プログラムカウンタ33がカウントを開始すると
共に、プログラムカウンタ34にデータに1*cz (
= ”β2)が設定される。プログラムカウンタ33が
時間t(z4に達すると、その出力端子OTから信号が
出力されて、プログラムカウンタ34を起動すると共に
7リツプフロツプ36を反転させる。フリップフロップ
36の出力端子Qが112となってゲート回路23を開
放する。しかし【、プログラムカウンタ34が時間t/
3に達すると、その出力端子OTかう信号が出力されて
、フリップフロップ36を再び反転させ、7リツグフロ
ツプ36の出力端子QをlIO”とする。これによりゲ
ート回路23は閉じることになる(Td)。
By the third signal Se, the program counter 33.3
9 has a count value tc2 (=tα2) r Kxtc
2 (=trz) is preset, and the monostable multivibrator 31 is driven. Monostable multivibrator 3
1 is reversed after a certain period of time T, so the counter 24. The program counter 33 starts counting, and at the same time, the data 1*cz (
= "β2) is set. When the program counter 33 reaches time t(z4), a signal is output from its output terminal OT to start the program counter 34 and invert the flip-flop 36. The output terminal Q becomes 112, opening the gate circuit 23. However, the program counter 34 becomes 112 at time t/
3, such a signal is output from its output terminal OT, inverting the flip-flop 36 again, and setting the output terminal Q of the 7-channel flip-flop 36 to lIO''. This causes the gate circuit 23 to close (Td). .

このように本装置は、ゲート回路23を開放する時期と
期間を、カウンタ24でカウントした一つ前のカウント
値を基に設定し、その設定した所定時間経過後、その設
定した一定期間だけ開放するようにしたものである。尚
、カウンタ33は必ず信号Seによって起動される。
In this way, this device sets the timing and period for opening the gate circuit 23 based on the previous count value counted by the counter 24, and after the set predetermined time has elapsed, the gate circuit 23 is opened for the set fixed period. It was designed to do so. Note that the counter 33 is always activated by the signal Se.

一方、期間tβ6に信号Scがないと信号Seも得られ
ないことになる。このような状態は異常状態である。以
下、この異常状態について説明する。
On the other hand, if the signal Sc is not present during the period tβ6, the signal Se will not be obtained either. Such a state is an abnormal state. This abnormal state will be explained below.

プログラムカウンタ33は期間tβ5で得た信号Se 
Kよって起動されると共に、プログラムカウンタ34は
これにより一つ前のカウント値を基にデータtβ6が設
定される。しかして、カウンタ33はカウント値がtα
6に達してカウンタ34を起動すると共にフリップフロ
ップ36を反転する。カウンタ34は、そのカウント値
がtβ6に達するとフリップフロップ36を再び反転す
る。この期間tβ6の間、7リツプフロツプ36の出方
端子Qは ′″1″となっているので、ゲート回路23
が開放している。この期間tβ6中に信号Scがないと
信号Seは得られない。すると、カウンタ33からの出
力信号が得られずフリップフロップ36が反転しないの
で、カウンタ39はそのままカウントを続け、そのカウ
ント値がtr6になると、その出力端子OTから信号が
出力される。この信号は、アンド回路46を通過してカ
ウンタ34を起動すると共に7リツプフロツプ49を反
転してアンド回路40を閉じる。
The program counter 33 receives the signal Se obtained during the period tβ5.
The program counter 34 is activated by K, and the program counter 34 is thereby set to data tβ6 based on the previous count value. Therefore, the counter 33 has a count value tα
6, starting the counter 34 and inverting the flip-flop 36. The counter 34 inverts the flip-flop 36 again when its count value reaches tβ6. During this period tβ6, the output terminal Q of the 7-lip flop 36 is ``1'', so the gate circuit 23
is open. If the signal Sc is not present during this period tβ6, the signal Se cannot be obtained. Then, since the output signal from the counter 33 is not obtained and the flip-flop 36 is not inverted, the counter 39 continues counting, and when the count value reaches tr6, a signal is output from its output terminal OT. This signal passes through AND circuit 46 to start counter 34, invert seven lip-flop 49, and close AND circuit 40.

カウンタ34は、そのカウント値がtβ6に達すると出
力端子OTより信号を出力して、フリップフロップ36
を反転してゲート回路23を閉じる。
When the count value reaches tβ6, the counter 34 outputs a signal from the output terminal OT, and the flip-flop 36
is inverted and the gate circuit 23 is closed.

こあ期間tl/96に信号Seが得られれば、カウンタ
33が動作し、そのカウント値がt’ct6に達すると
、1αa = the(teaに設定されているので、
フリップフロップ36を反転してゲート回路23を開放
する。次いで、カウンタ34のカウント値がt′/6(
=1β6)に達して7リツプフロツプ36を再び反転し
、ゲート回路23を閉じる。
If the signal Se is obtained during this period tl/96, the counter 33 operates, and when the count value reaches t'ct6, 1αa = the(tea is set, so
The flip-flop 36 is inverted to open the gate circuit 23. Next, the count value of the counter 34 becomes t'/6(
=1β6), the 7 lip-flop 36 is inverted again and the gate circuit 23 is closed.

このように異常時には、異常になる直前のデータを基に
ゲート回路23の開閉を、正常になるまでそのままの時
期と期間で行うことになる。尚、正常に戻ったときは、
カウンタ24で一回カウントが完了してから、このカウ
ント値を基にカウンタ33,34.39に設定するとと
になる。また、tαは1回前のデジタルデータの間隔を
基に決定した位置(例えば、0.12 (:sm:] 
)&c相幽する時間と考えてよ<、”βはその位置に対
しての誤差c±5cμm〕)に相当する時間と考えてよ
い。
In this way, when an abnormality occurs, the gate circuit 23 is opened and closed at the same timing and period based on the data immediately before the abnormality occurs until it returns to normal. However, when things return to normal,
After the counter 24 completes counting once, the counters 33, 34, and 39 are set based on this count value. In addition, tα is a position determined based on the interval of the previous digital data (for example, 0.12 (:sm:]
)&c can be considered as the time corresponding to "β is the error c±5cμm with respect to the position").

このように本装置によれば、一つ前のカウントデータな
基に決定された時期と期間でゲート回路23を開閉する
こと虻より信号′″l”を@0″に変換し、それぞれデ
ータ間隔を測定できるものである。
In this way, according to this device, the signal ``l'' is converted to @0'' by opening and closing the gate circuit 23 at the timing and period determined based on the previous count data, and the data interval is can be measured.

尚、決定された時期と期間は、カウンタ24でカウント
した一つ前のデータを基忙形成している。
Note that the determined time and period are based on the previous data counted by the counter 24.

要するに1本実施例は、磁気カードの磁気ストライプ上
に記録された論理″0”、“1”のデジタルデータを一
方の論理信号に変換してすなわち、′″1”を“0”に
変換してそれぞれのデータ間隔を測定するものである。
In short, this embodiment converts the digital data of logical "0" and "1" recorded on the magnetic stripe of a magnetic card into one logical signal, that is, converts "1" to "0". This method measures each data interval.

以上述べたように本発明によれば、磁気カードの磁気ス
トライプ上に記録されているディジタルデータの間隔を
正確に測定でき、磁気ストライプ上に記録されているデ
ジタルデータの配録品位を容易に検出できる効果がある
As described above, according to the present invention, the interval between digital data recorded on the magnetic stripe of a magnetic card can be accurately measured, and the recording quality of the digital data recorded on the magnetic stripe can be easily detected. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(I)及び(If)は本発明に係る磁気カードの
データ記録状態測定方法で測定する対象の磁気カードを
示す平面色及び磁気ストライプの説明図、第2図は本発
明に係る磁気カードのデータ記録状態測定方法を実現す
る測定装置を示す概略構成図、第3図は同測定装置を示
すブロック図、第4図は計数回路の詳細構成例を示す回
路図、第5図は同装置の動作を説明するために示すフロ
ーチャートである。 1・・・磁気カード、2・・・磁気ストライプ、7・・
・磁気カード読取計数装置、11−・・処理装置、12
・・・メモリ、13・・・マイクロコンピュータ、16
・・・CRTディスプレイ、 17・・・キーボード、
18・・・磁気ヘッド、19・・・増幅回路、 2o・
・・ (微分回路、 21・・・波形整形回路、22・
・・計数回路、 23・・・ゲート回路、 24・・・
カウンタ、25・・・制御回路。 特許出願人 コンピューターサービス株式会社代理人弁
理士 日 比 恒 明 第1図
1 (I) and (If) are explanatory diagrams of plane colors and magnetic stripes showing a magnetic card to be measured by the method for measuring the data recording state of a magnetic card according to the present invention, and FIG. 2 is an explanatory diagram of the magnetic stripe according to the present invention. FIG. 3 is a block diagram showing the measuring device, FIG. 4 is a circuit diagram showing an example of the detailed configuration of the counting circuit, and FIG. 5 is the same. 3 is a flowchart shown to explain the operation of the device. 1...Magnetic card, 2...Magnetic stripe, 7...
・Magnetic card reading and counting device, 11-...processing device, 12
...Memory, 13...Microcomputer, 16
...CRT display, 17...keyboard,
18...Magnetic head, 19...Amplification circuit, 2o.
... (differentiation circuit, 21... waveform shaping circuit, 22.
...Counting circuit, 23...Gate circuit, 24...
Counter, 25...control circuit. Patent applicant Computer Service Co., Ltd. Representative Patent Attorney Tsuneaki Hibi Figure 1

Claims (1)

【特許請求の範囲】[Claims] (1)磁気カードの磁気ストライプ上に記録されたデジ
タルデータな読出し、その読出データの論理値をいずれ
か一方の論理値に変換し、その論理値のデータ間隔を測
定することを特徴とする磁気カードのデータ記録状態測
定方法。 (2、特許請求の範囲第1項において、一つ前のデータ
間隔を基に次のデータ位置を決定しその位置に対して前
後誤差間隔内にあるデジタルデータな得ることにより、
読出データの論理値を一方の論理値に変換することを特
徴とする磁気カードのデータ記録状態測定方法。
(1) Magnetic technology characterized by reading out digital data recorded on the magnetic stripe of a magnetic card, converting the logical value of the read data into one of the logical values, and measuring the data interval between the logical values. How to measure the data recording status of a card. (2. In claim 1, by determining the next data position based on the previous data interval and obtaining digital data within the error interval before and after that position,
A method for measuring the data recording state of a magnetic card, comprising converting a logical value of read data into one logical value.
JP5924684A 1984-03-27 1984-03-27 Method for measuring data recording state of magnetic card Pending JPS60202501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5924684A JPS60202501A (en) 1984-03-27 1984-03-27 Method for measuring data recording state of magnetic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5924684A JPS60202501A (en) 1984-03-27 1984-03-27 Method for measuring data recording state of magnetic card

Publications (1)

Publication Number Publication Date
JPS60202501A true JPS60202501A (en) 1985-10-14

Family

ID=13107831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5924684A Pending JPS60202501A (en) 1984-03-27 1984-03-27 Method for measuring data recording state of magnetic card

Country Status (1)

Country Link
JP (1) JPS60202501A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146623A (en) * 1980-04-14 1980-11-15 Sanyo Electric Co Ltd Demodulating circuit for self-clocking information signal
JPS5715421B2 (en) * 1978-01-03 1982-03-30
JPS5930217A (en) * 1982-08-06 1984-02-17 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン Demodulator having error detection mechanism

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715421B2 (en) * 1978-01-03 1982-03-30
JPS55146623A (en) * 1980-04-14 1980-11-15 Sanyo Electric Co Ltd Demodulating circuit for self-clocking information signal
JPS5930217A (en) * 1982-08-06 1984-02-17 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン Demodulator having error detection mechanism

Similar Documents

Publication Publication Date Title
JPS60124153U (en) Data signal reading device
KR950007267B1 (en) Circuit for measuring a pulse width of remote control signal
US4198579A (en) Input circuit for portable electronic devices
JPS60202501A (en) Method for measuring data recording state of magnetic card
US3828167A (en) Detector for self-clocking data with variable digit periods
CN1004591B (en) Information recording and reproducing device
US4449154A (en) Sampling time control circuit for use in an audio cassette tape data processor
CA1078969A (en) Method and apparatus for transfer of asynchronously altering data words
US4065793A (en) Translator for processing meter telemetry recording containing power loss pulses
JPH0526238B2 (en)
JP3097404B2 (en) Status reading circuit by microcomputer
JPS58143412A (en) Reading system of magnetic recording device
KR910000152Y1 (en) Detecting circuit of overrun and underrun data error for magnetic tape
JPH0329749Y2 (en)
JPS5844418Y2 (en) Start and end detection device for multiple signals
JPS61242375A (en) Signal reading device
SU1674260A1 (en) Bubbles reader
JPH0731630Y2 (en) External event count circuit
KR940005020Y1 (en) Device for checking index signal in disc
JPS6128191B2 (en)
JPS6125107Y2 (en)
SU1709509A1 (en) Device for detection of loss of pulse
JPS6142337B2 (en)
JPS6345917A (en) Data counting system for operating recording device
JPH0721838B2 (en) Measuring device