JPS60202483A - Bar display unit - Google Patents

Bar display unit

Info

Publication number
JPS60202483A
JPS60202483A JP5857284A JP5857284A JPS60202483A JP S60202483 A JPS60202483 A JP S60202483A JP 5857284 A JP5857284 A JP 5857284A JP 5857284 A JP5857284 A JP 5857284A JP S60202483 A JPS60202483 A JP S60202483A
Authority
JP
Japan
Prior art keywords
display
delimiter
signal
bar
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5857284A
Other languages
Japanese (ja)
Inventor
善登 山口
尾身 浩司
名古屋 充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Watch Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP5857284A priority Critical patent/JPS60202483A/en
Publication of JPS60202483A publication Critical patent/JPS60202483A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [技術分野] 本発明はバー表示装置、1J口こ複数の隣接するバー表
示素子を有し、該バー表示素子を順次一定方向に点灯さ
せることにより表示対象の変化に応じた積算値その他の
表示部をアナログ表示することのできるバー表示装置の
改良に関J−るものである。
Detailed Description of the Invention [Technical Field] The present invention is a bar display device, which has a plurality of 1J adjacent bar display elements, and which changes the display target by sequentially lighting up the bar display elements in a fixed direction. The present invention relates to an improvement of a bar display device capable of displaying integrated values and other display parts in analog form.

更に、本発明は前記アナログ表示の目盛どなる区切表示
を読み取り易い型式で表示したバー表示装置に関する。
Furthermore, the present invention relates to a bar display device in which the analog display scale is displayed in an easy-to-read format.

[従来技術] あらゆる産業分野において各種変化量の測定値を表示す
ることが必要であり、各種の表示装置が実用化されてい
るが、特に一般の市民生活に密接した分野、例えばΦ両
運転時にお【Jる車速、積算距離等の表−示あるいは時
刻表示等に43いては、さほどの精密度を必要どするこ
となく、むしろ読み取りが容易な表示装置がめられてい
る。。
[Prior art] It is necessary to display measured values of various amounts of change in all industrial fields, and various display devices have been put into practical use. When it comes to displaying vehicle speed, total distance, etc., time, etc., there is a need for display devices that do not require great precision and are rather easy to read. .

このような表示対象に好適な装置としてバー表示装置が
知られており、複数個の隣接するバー表示素子を整列配
置し、これらを表糸対象の測定値に応じて順次一定方向
に点灯させれば、非常に早く変化する測定値に対しても
比較的大まかな読み取りを可能とし、日常生活の需要に
極めて適合する。
A bar display device is known as a device suitable for such a display object, in which a plurality of adjacent bar display elements are arranged in a line and are sequentially illuminated in a fixed direction according to the measured value of the front thread object. For example, it allows relatively rough readings even for measured values that change very quickly, making it extremely suitable for the demands of daily life.

しかしながら、この秤のアナログ表示装置においては、
表示値の目盛となる区切表示を行うことが必要であり、
このために各種の構造が提案されている。例えば、実開
昭55〜112287号及び実開昭55−133386
号には実際の測定値表示を行うバー表示群とは別個に目
盛用の数字表示素子を設けている。しかしながら、この
ような従来装置では、表示素子の形状が複雑となり製作
が困難となる欠点があり、また目盛表示用のスペースを
必要どするので実効表示面積が減少するという欠点を有
していた。
However, in the analog display device of this scale,
It is necessary to display separated values as a scale for displayed values.
Various structures have been proposed for this purpose. For example, Utility Model Application No. 55-112287 and Utility Model Application No. 55-133386
The number is provided with a numeric display element for the scale, separate from the bar display group that displays the actual measured values. However, such conventional devices have the disadvantage that the shape of the display element is complicated, making it difficult to manufacture, and the effective display area is reduced because a space is required for displaying the scale.

従来の他の装置として実開昭57−39392号及び実
開昭57−39393号が知られており、これらの装置
では、一般のバー表示素子のうち選一 3 − 択されたバー表示素fを目盛用の区切表示として利用し
た構成を示ず。この装置にJ:れば、全体の表示面積効
率を1昇させることができるが、依然として目盛用に特
別に設【ノられた、例えば艮い区切表示素子を必要とし
、他の区切どの完全な」(用化ができないという問題が
あった。
As other conventional devices, Utility Model Application No. 57-39392 and Utility Model Application No. 57-39393 are known, and in these devices, a selected bar display element f is selected from among general bar display elements. It does not show a configuration in which it is used as a division display for the scale. Although this device can increase the overall display area efficiency by 1, it still requires a specially designed division display element for the scale, for example, and a complete display for other divisions. (There was a problem that it could not be put to practical use.

従来の更に他の装置として、前記バー表示素子とは別個
にこれらの表示素子面を覆うカバーガラス上に目盛用数
字素子を印刷する構成が提案されているが、この装置で
はバー表示素子と印刷された目盛との位置合わせが面倒
であり、しばしば両者の位置ずれにJ:り表示機能を低
下さIるという問題があった。
As yet another conventional device, a configuration has been proposed in which scale numerical elements are printed on a cover glass that covers the surface of these display elements separately from the bar display elements, but in this device, the bar display elements and printing It is troublesome to align the scale with the scale, and there is often a problem that the display function is deteriorated due to misalignment between the two.

E発明の[1的] 本発明は前記従来の課題に鑑みなされたものであり、そ
の目的は、表示対象の測定値をアナログ的に表示する際
にバー表示素子を目盛用の区切表示素子と完全に共用可
能とし、特別な区切表示素子を設ける必要のない改良さ
れたバー表示装置を−4− 提供することにある。
[Object 1] of Invention E The present invention has been made in view of the above-mentioned conventional problem, and its purpose is to use a bar display element as a division display element for a scale when displaying measured values of a display target in an analog manner. -4- It is an object of the present invention to provide an improved bar display device which is completely sharable and does not require special delimiter display elements.

本発明によれば、前記バー表示素子と区切表示素子との
共用によって表示部の構成を極めて簡素化し、また表示
スペース効率を増加できることから面積の拡大あるいは
装置の小形化を図ることができ、かつ表示値の読み取り
を何ら低下させることがないという利点を有する。
According to the present invention, the structure of the display section can be extremely simplified by sharing the bar display element and the partition display element, and the display space efficiency can be increased, so that the area can be expanded or the device can be made smaller. It has the advantage of not degrading the reading of the displayed value in any way.

従って、本発明のバー表示装置によれば各種の小型装置
、例えば限られた車室内に設けられる車両用各種表示装
置あるいは時mの表示装置等として極めて有用である。
Therefore, the bar display device of the present invention is extremely useful as various small devices, such as various vehicle display devices installed in a limited vehicle interior, an hour display device, and the like.

[発明の構成] 上記目的を達成するために、本発明は、複数の隣接する
バー表示素子を有する表示部と、前記各バー表示素子を
順次所定の順序で点灯する表示制御回路と、表示対象の
変化に応じて前記表示制御回路に所定の表示信号を供す
る表示信号発生器と、前記複数のバー表示素子から区切
表示素子を選択する区切設定器と前記区切設定器によっ
て選択された区切表示素子を予め点灯するための信号を
前記表示制御回路に供給する区切点灯信号発生回路と前
記設定された区切表示素子を越えたバー表示素子が点灯
されるときに該区切表示素子を消灯する信号を前記表示
制御回路に供給Mる区切消灯信号発生回路と、を含み、
選択された区切表示素子が予め点灯され、実際の表示が
前記区切表示素子を追越したとぎに該区切表示素子を演
灯さU区切位置を反転表示させることを特徴とする。
[Structure of the Invention] In order to achieve the above object, the present invention provides a display unit having a plurality of adjacent bar display elements, a display control circuit that sequentially lights up each of the bar display elements in a predetermined order, and a display target. a display signal generator that provides a predetermined display signal to the display control circuit in response to a change in the display control circuit; a delimiter setter that selects a delimiter display element from the plurality of bar display elements; and a delimiter display element selected by the delimiter setter. a division lighting signal generating circuit which supplies a signal to the display control circuit to light up the bar in advance; a delimiter light-off signal generation circuit that supplies the display control circuit;
The selected division display element is lit in advance, and when the actual display passes the division display element, the division display element is turned on and the U division position is displayed in reverse.

[実施例の説明] 第1実施例 第1図には本発明に係るバー表示の第1実施例における
表示例が示されており、複数のバー表示素子10−1〜
10−25 が互いに隣接して1列に整列配置されてい
る。実施例におけるバー表示素子群10はそれぞれ液晶
表示素子からなり、左から順に各素子が点灯することに
よって表示対象の所定測定値を使用者に分り易く表示す
ることができる。
[Description of Embodiment] First Embodiment FIG. 1 shows a display example in the first embodiment of the bar display according to the present invention, in which a plurality of bar display elements 10-1 to 10-1 are shown.
10-25 are arranged in a line adjacent to each other. The bar display element group 10 in the embodiment is each composed of a liquid crystal display element, and by lighting up each element in order from the left, it is possible to display a predetermined measured value of the display object in an easy-to-understand manner for the user.

第1図(A)は左から3本のバー表示素子10−1〜1
0−3が表示されている状態であり、表示値[−3」を
示す。このような表示状態において、本発明で特徴的な
ことは所定の選択された目盛間隔で区切表示が行われる
ことで、更に、この区切表示は前記説明したバー表示素
子と共用されていることである。すなわち、実施例にお
いて、目盛間隔は表示値の「5」ごとに設定され、図に
おいて、10−5.10−10.10−15.10−2
0.10−25の各バー表示素子が区切表示素子として
用いられ、予め点灯状態にあり、これによって、使用者
は表示装置の目盛位置を常に認識することが可能となる
FIG. 1(A) shows three bar display elements 10-1 to 1 from the left.
0-3 is displayed, indicating the display value [-3]. In such a display state, the characteristic feature of the present invention is that a divided display is performed at a predetermined selected scale interval, and furthermore, this divided display is shared with the bar display element described above. be. That is, in the example, the scale interval is set for every "5" of the display value, and in the figure, the scale interval is 10-5.10-10.10-15.10-2.
Each bar display element of 0.10-25 is used as a delimiter display element and is pre-illuminated, so that the user is always aware of the scale position of the display.

しかしながら、一方において、このようなバー表示素子
と区切表示素子との共用は、常時点灯している区切表示
素子に実際の表示が重複あるいは追越したときに目盛表
示不能となる欠点を有しており、本発明においては、こ
の欠点を除去するため、実際の表示が区切表示を追越し
た状態では、第1図(D)に示すように、いままで点灯
してい−7− た区切表示素子を消灯させ、これにJ:って図から明ら
かなごとき反転(ネガティブ)表示によって区切位置を
示すことを特徴とでる。
However, on the other hand, this common use of the bar display element and the division display element has the disadvantage that when the actual display overlaps or overtakes the division display element, which is always lit, it becomes impossible to display the scale. In the present invention, in order to eliminate this drawback, when the actual display exceeds the delimiter display, the delimiter display element that has been lit until now is turned off, as shown in FIG. The feature is that the delimiting position is indicated by an inverted (negative) display such as J: which is clear from the figure.

従って、第1図(D>のごとく表示値「61を表示する
場合にも、バー表示素子10−4と10−6との間のス
ペースが反転表示を行っており、極めて読み取り易い表
示を提供可能である。
Therefore, even when displaying the display value "61" as shown in FIG. It is possible.

更に、本実施例においては、実際の表示がいずれかの区
切表示と重複した場合、両者の識別を行うため、重複す
る直前の段階において区切表示素子を点滅することを特
徴とする。
Furthermore, this embodiment is characterized in that when the actual display overlaps with any of the delimiter displays, the delimiter display element blinks at a stage immediately before the overlap in order to identify the two.

すなわち、第1図(B)は表示値「4」を示し、また第
1図(C)は表示値「5」を示し、いずれの場合におい
ても、バー表示素子10−4と10−5とは共に点灯制
御さるため画表示値の識別が不能となる欠点がある。そ
こで、本実施例においては、第1図(B)のごとく、実
際の表示が区切表示と重複する直前の段階にて該当する
区切表示素子10−5を点滅さゼ、第1図(C)の状態
と区別している。
That is, FIG. 1(B) shows the display value "4", and FIG. 1(C) shows the display value "5", and in either case, the bar display elements 10-4 and 10-5 Since both are controlled by lighting, there is a drawback that the image display values cannot be identified. Therefore, in this embodiment, as shown in FIG. 1(B), the corresponding separator display element 10-5 is blinked immediately before the actual display overlaps with the separator display, and as shown in FIG. 1(C). It is distinguished from the state of

−8− 従って、本実施例によれば、両者の重複時においても使
用者は容易に実際の表示値を読み取ることが可能となる
-8- Therefore, according to this embodiment, the user can easily read the actual displayed value even when the two overlap.

第2図には前述した第1図の表示形態を得るための本発
明に係る好適な第1実施例の概略回路が示されている。
FIG. 2 shows a schematic circuit of a first preferred embodiment of the present invention for obtaining the display form of FIG. 1 described above.

前記液晶等からなるバー表示素子10は所望の表示対象
に適合して設けられた表示部12内に整列配置されてお
り、例えば車両の車速表示@置としては、型室内のイン
ストルメントパネル等に組込まれる表示装置に設けられ
る。
The bar display elements 10 made of liquid crystal or the like are arranged in a line in a display section 12 provided to suit a desired display object. Provided in the display device to be incorporated.

前記表示部12の各バー表示素子10を点灯あるいは消
灯制御するために表示制御回路14が設けられており、
各バー表示素子10を順次所定の車速信号に基づいて予
め定められた順序で表示制御する。周知のように、表示
制御回路14と表示部12との間には液晶駆動用のドラ
イバ15が設けられている。
A display control circuit 14 is provided for controlling each bar display element 10 of the display section 12 to turn on or off,
The display of each bar display element 10 is sequentially controlled in a predetermined order based on a predetermined vehicle speed signal. As is well known, a driver 15 for driving the liquid crystal is provided between the display control circuit 14 and the display section 12.

前記表示制御回路14へは表示信号発生器16から表示
対象の変化に対応した測定値を示す表示信号φ2が供給
されており、例えば表示信号発生器16として、車両の
車軸回転数検出器等が用いられ、車速に対応したパルス
信号が表示信号φ2として出力される。
The display control circuit 14 is supplied with a display signal φ2 indicating a measured value corresponding to a change in the display target from a display signal generator 16. For example, the display signal generator 16 may include a vehicle axle rotation speed detector or the like. A pulse signal corresponding to the vehicle speed is output as a display signal φ2.

また、本実施例においては、前記バー表示素子10の表
示を使用者には識別できない高い周波数で繰返し表示し
ており、このために、第2図において、基準信号発生器
18及びカウンタ20が設けられており、基準信号発生
器18からは基i−低信号して例えば2501−lz以
上の周波数を有するクロックパルスφ1がカウンタ20
に出力され、このクロックパルスにJ:って各バー表示
素子10の繰返し点灯作用が制御され、J:た各部の同
期がとられている。
Furthermore, in this embodiment, the bar display element 10 is repeatedly displayed at a high frequency that cannot be discerned by the user, and for this purpose, in FIG. 2, a reference signal generator 18 and a counter 20 are provided. The reference signal generator 18 outputs a clock pulse φ1 having a frequency of 2501-lz or more as a base i-low signal to the counter 20.
This clock pulse controls the repetitive lighting action of each bar display element 10, and synchronizes each part.

本発明において特徴的なことは、前述した第1の表示形
態を得るために、所定の選択されたバー表示素子を区切
表示素子として用いることであり、このために区切表示
回路22が設けられ、この区切表示回路22はデコーダ
24を含む。
A characteristic feature of the present invention is that in order to obtain the first display form described above, a predetermined selected bar display element is used as a delimiter display element, and for this purpose a delimiter display circuit 22 is provided. This delimiter display circuit 22 includes a decoder 24.

区切表示回路22は前記複数のバー表示素子10から所
望の素子を区切表示素子として設定する区切設定器を含
み、実施例においては、表示値1−51ごとに区切表示
素子が選択されている。
The delimiter display circuit 22 includes a delimiter that sets a desired element from the plurality of bar display elements 10 as a delimiter display element, and in the embodiment, a delimiter display element is selected for every display value 1-51.

また、区切表示回路22は前記選択された区切表示素子
を点灯させるための区切点灯信号発生回路を含み、実施
例において、前記デコーダ24からの区切点灯信号Bが
表示制御回路14へ供給される。
Further, the delimiter display circuit 22 includes a delimiter lighting signal generating circuit for lighting the selected delimiter display element, and in the embodiment, the delimiter lighting signal B from the decoder 24 is supplied to the display control circuit 14.

更に、区切表示回路22には第1図に示した反転表示を
行うために区切消灯信号発生回路を含み、表示制御回路
14へ区切消灯信号Aを出力している。
Further, the delimiter display circuit 22 includes a delimiter turn-off signal generation circuit for performing the inverted display shown in FIG. 1, and outputs a delimiter turn-off signal A to the display control circuit 14.

前述した第2図の作用を第3図に基づいて概略的に説明
する。
The operation shown in FIG. 2 described above will be schematically explained based on FIG. 3.

クロックパルスφ1は実施例において2501−1zの
比較的高い周波数を有し、このクロックパルスφ1はカ
ウンタ20において順次計数され、バー表示素子10の
数に対応したカウンタ出力Qを出力し、表示制御回路1
4はこの出力Qに基づいて表示制御信号Fをドライバ1
5へ出力する。
In the embodiment, the clock pulse φ1 has a relatively high frequency of 2501-1z, and this clock pulse φ1 is sequentially counted in the counter 20, outputs a counter output Q corresponding to the number of bar display elements 10, and is sent to the display control circuit. 1
4 sends the display control signal F to the driver 1 based on this output Q.
Output to 5.

−11− 表示信号φ2は本実施例の回路構成上リセット信号とし
て作用し、第3図から明らかなごとく表示信号φ2が表
示制御回路14に供給されると表示制御信号Fはすべて
リセッ1〜される。
-11- The display signal φ2 acts as a reset signal in the circuit configuration of this embodiment, and as is clear from FIG. 3, when the display signal φ2 is supplied to the display control circuit 14, the display control signals F are all reset. Ru.

一方、区切表示回路22からは区切点灯信号Bが表示制
御回路14に供給されているので、前記表示信号φ2に
よるリセット直後に制御信号F5が出力され、これにJ
:つて、表示部12のバー表示素子10−5が区切表示
素子として点灯表示される。もちろん、第1図から明ら
かなように、区切間隔「5−1ごとの各バー表示素子が
同様に点灯制御されるが、以下においては、これらの他
の区切表示素子の説明は省略する。
On the other hand, since the delimiter lighting signal B is supplied from the delimiter display circuit 22 to the display control circuit 14, the control signal F5 is output immediately after the reset by the display signal φ2, and
: Then, the bar display element 10-5 of the display section 12 is illuminated as a delimiter display element. Of course, as is clear from FIG. 1, the lighting of each bar display element at every division interval of "5-1" is controlled in the same way, but the explanation of these other division display elements will be omitted below.

前記表示信号φ2は同様にカウンタ20のリセットも行
っており、従って、この表示信号φ2の出力ごとく前述
したカウンタ出力Q及び表示制御信号Fの順次出力が行
われ、表示v3 III信号F −F7までの順次信号
によってバー表示素子10−1〜10−7までが順々に
点灯表示することが理解される。
The display signal φ2 also resets the counter 20, and therefore, the counter output Q and the display control signal F described above are sequentially output like the output of the display signal φ2, until the display v3 III signal F-F7. It is understood that the bar display elements 10-1 to 10-7 sequentially light up and display in response to the sequential signals.

−12− すつとも、前記選択された区切表示素子10−5に対し
ては第1図で示したごとき別個の制御が行われるが、こ
れに関しては、後に詳述する。
-12- Separate control as shown in FIG. 1 is performed on the selected division display element 10-5, which will be described in detail later.

実施例において、「7」までの表示が行われると、再び
表示信号φ2が表示制御回路14に供給され、これによ
って前述した各表示制御信号Fがリセットされ、再び以
上の動作が繰返される。従って、実施例においては、表
示値は最高17」までしか到達することができず、これ
を比較的高い周波数で繰返すことによって使用者には現
在の表示値が連続的に「7」であると認識することがで
きる。実際上、実施例において、表示信号φ2の繰返し
周期は32ミリ秒であり、使用者がこの繰返し周期を識
別することはほとんど不可能である。
In the embodiment, when up to "7" is displayed, the display signal φ2 is again supplied to the display control circuit 14, thereby resetting each display control signal F described above, and the above operation is repeated again. Therefore, in the embodiment, the displayed value can only reach a maximum of 17'', and by repeating this at a relatively high frequency, the user can continuously see that the current displayed value is ``7''. can be recognized. In fact, in the embodiment, the repetition period of the display signal φ2 is 32 milliseconds, and it is almost impossible for the user to discern this repetition period.

そして、表示信号発生器16からの表示信号φ2は表示
対象の変化に応じてその発生周期を変化し、この変化に
よって前記最高表示値が変ることから、所定の表示作用
を行うことが理解される。
It is understood that the display signal φ2 from the display signal generator 16 changes its generation cycle in accordance with changes in the display target, and this change changes the maximum display value, so that it performs a predetermined display action. .

以上の説明から第1実施例の概略的な作用が明らかであ
るが、次に本実施例における区切表示回路22そしτ表
示制御回路14を訂細に説明4る。
Although the general operation of the first embodiment is clear from the above description, the delimiter display circuit 22 and the τ display control circuit 14 in this embodiment will be explained in detail next.

第4図には区切表示回路22の具体的な回路構成が示さ
れており、区切設定器26、区切点灯信号発生回路28
、区切消灯信号発生回路30及びリセット回路32を含
む。
FIG. 4 shows a specific circuit configuration of the delimiter display circuit 22, including a delimiter setter 26, a delimiter lighting signal generation circuit 28, and a delimiter display circuit 22.
, a division light-off signal generation circuit 30, and a reset circuit 32.

区切設定器26は実施例において外部操作可能な切替ス
イッチ群からなり任意に所望のバー表示素子10を区切
表示素子として選択することができる。
In the embodiment, the delimiter setter 26 is composed of a group of externally operable changeover switches, and can arbitrarily select a desired bar display element 10 as a delimiter display element.

第4図において、4個の切替スイッチは「ololJな
る′二進信号Gを出力し、区切間隔[51が設定されて
いることを意味する。
In FIG. 4, the four changeover switches output the binary signal G "ololJ", which means that the delimiter interval [51] is set.

そして、このようにして設定された区1.13設定信号
Gは区切点灯信号発生回路28に供給され、アンドゲー
ト群によって表示信号φ2又はスイッチ切替信号と同期
してデコーダ24に信@Eを出力し、デコーダ24はこ
の入カニ進信号Eを十進信号と1)での区切点灯信号B
に変換して出力する。
Then, the section 1.13 setting signal G set in this way is supplied to the section lighting signal generation circuit 28, and the AND gate group outputs the signal @E to the decoder 24 in synchronization with the display signal φ2 or the switch switching signal. Then, the decoder 24 converts this incoming advance signal E into a decimal signal and a delimiter lighting signal B at 1).
Convert and output.

従って、実施例においては、前記区切設定器において区
切間隔が「5」に設定されるので、区切点灯信号発生回
路28のデコーダ24からは区切間隔[51ずつに設定
されたB5 ’ B10− B15”’なる区切点灯信
号が出力されることが理解される。
Therefore, in the embodiment, since the delimiter interval is set to "5" in the delimiter setter, the decoder 24 of the delimiter lighting signal generation circuit 28 outputs the delimiter interval [B5'B10-B15'' set in increments of 51. It is understood that a delimiter lighting signal of ' is output.

前述した区切消灯信号発生回路30は、前記区切設定器
26の出力Gとクロックパルスφ1との同期をとり、所
定の表示値、すなわち実際の表示が選択された区切表示
を越えたときに区切消灯信jffAを出力するものであ
り、実施例においては、「6.]の表示に際して区切消
灯信号Aが出力される。
The above-described division light-off signal generation circuit 30 synchronizes the output G of the division setter 26 with the clock pulse φ1, and turns the division light off when a predetermined display value, that is, the actual display exceeds the selected division display. In the embodiment, when "6." is displayed, a delimiter light-off signal A is output.

第5図には、区切消灯信号発生回路30の作用を説明す
るタイムチャートが示されている。
FIG. 5 shows a time chart illustrating the operation of the division extinguishing signal generation circuit 30.

クロックパルスφ1は分周カウンタ34によって分局さ
れ、その出力が前記区切設定信号Gとエクスクル−シブ
ノアゲート群によって比較され、その出力Jがアンドゲ
ート36を通って信号にとしてフリップ70ツブ(以下
FFという)38に供給される。FF3Bのリセット入
力にはクロックパルスφ1が供給されているので、区切
消灯信号Aは表示値「6」の表示タイミングにて出力さ
−15= れることが理解される。ずなわち、分周カウンタ34は
そのスターミル初期においてオアゲート40を通して表
示信号φ2にJ:リリセットされており、このリヒッ]
・タイミングからり[1ツクパルスφ1をカウントしな
がら、前記演算回路及び区切設定信号Gにて定まる演斡
を行った後、前述した区切消灯信号Aが出力されるので
、第5図に示されるごとく、表示値[6−1にて所定の
区l、TlfJ灯信@Aが出力されることとなる。
The clock pulse φ1 is divided by a frequency division counter 34, its output is compared with the delimiter setting signal G by a group of exclusive NOR gates, and its output J is passed through an AND gate 36 and converted into a signal by a flip 70 tube (hereinafter referred to as FF). 38. Since the clock pulse φ1 is supplied to the reset input of FF3B, it is understood that the division light-off signal A is output at the display timing of the display value "6". That is, the frequency division counter 34 is reset to the display signal φ2 through the OR gate 40 at the initial stage of the star mill, and this
・Due to the timing, after performing the operation determined by the arithmetic circuit and the delimiter setting signal G while counting one pulse φ1, the delimiter light-off signal A mentioned above is output, as shown in FIG. , at the display value [6-1, the predetermined section 1, TlfJ light signal @A will be output.

前述したように、本実施例にJ:れば、区切設定器26
は外部操作可能なスイッチ群を含み、任意に区切間隔を
変更可能であるが、このような区切間隔変更時には区切
点灯信号発生回路28のアンドゲート群にリセット信号
が供給され、このために、前記リセット回路32は区切
設定信号Gの変化をオアゲート42によって演算する。
As mentioned above, in this embodiment, if J:, the delimiter setter 26
includes a group of switches that can be operated externally, and can arbitrarily change the division interval, but when changing the division interval, a reset signal is supplied to the AND gate group of the division lighting signal generation circuit 28, and for this reason, the above-mentioned The reset circuit 32 calculates changes in the delimiter setting signal G using an OR gate 42.

すなわち、各区切設定信号Gはそのまま及びインバータ
にて反転された後(V)ワンショッ1〜回路に供給され
、それらのワンシ」ット信号Wが前述したA−アゲート
42に供給され、この結果、いずれか1個でも−16− 区切設定器QGが変化した場合には、リセット回路32
からリセット信号Cが出力されることとなる。
That is, each delimiter setting signal G is supplied as it is or after being inverted by an inverter (V) to the one-shot 1~ circuit, and these one-shot signals W are supplied to the A-Agate 42 described above, and as a result, If even one of the -16- delimiter setter QG changes, the reset circuit 32
The reset signal C will be output from.

第6図には区切設定信号を区切間隔「10」から151
に変更する状態が示されており、図から明らかなように
、切替スイッチが操作されるたびに、リセッI・回路3
2からはリセット信号Cが出力され、これが遅延回路4
4を介して(×)、オアゲート46から、区切点灯信号
発生回路28のアンドゲート群にゲート信号Yとして出
力され、この切替スイッチ操作タイミングごとに区切設
定信号Gの読込及び信号変換が行われる。もちろん、前
記オアゲート46には遅延回路48を介して表示信号φ
2が供給されており(7)、表示信号φ2の出力ごとに
区切設定信号Gの読込及び変換が行われている。
In Fig. 6, the delimiter setting signal is shown in the delimiter interval "10" to "151".
As is clear from the figure, each time the selector switch is operated, the reset I/circuit 3
2 outputs a reset signal C, which is sent to the delay circuit 4.
4 (x), is output as a gate signal Y from the OR gate 46 to the AND gate group of the delimiter lighting signal generation circuit 28, and the delimiter setting signal G is read and signal converted at each changeover switch operation timing. Of course, the display signal φ is sent to the OR gate 46 via a delay circuit 48.
2 is supplied (7), and the delimiter setting signal G is read and converted every time the display signal φ2 is output.

次に、本実施例における表示制御回路14を第7図の具
体的な回路構成及び第8図のフローチャートに基づいて
WWIAに説明する。
Next, the display control circuit 14 in this embodiment will be explained to WWIA based on the specific circuit configuration of FIG. 7 and the flowchart of FIG. 8.

この表示制御回路14は各バー表示素子10ごとに設け
られた制御回路50−1〜50−nを含み、最下位のバ
ー表示素子10−1と対応する制御回路50−1と最上
位に対応する制御回路50−nはそれぞれ特有の回路構
成を右づ−るが、残りの中間に属する制御回路50−2
〜50− (−n)はすべて同一の回路構成からなり、
第7図においては、区切表示素子として選択されたバー
表示素子10−5とこれに前後する2個のバー表示素子
に対応する50−4〜50−6の3個の中間制御回路が
示されている。
This display control circuit 14 includes control circuits 50-1 to 50-n provided for each bar display element 10, and corresponds to the control circuit 50-1 corresponding to the lowest bar display element 10-1 and the highest bar display element 10-n. Each control circuit 50-n has a unique circuit configuration, but the remaining control circuits 50-2 that belong to the middle
~50- (-n) all have the same circuit configuration,
In FIG. 7, three intermediate control circuits 50-4 to 50-6 are shown corresponding to the bar display element 10-5 selected as a delimiter display element and two bar display elements before and after this. ing.

制御回路50−5において明らかなJ:うに、表示制御
信号Fを出力するため、各制御回路50は2個のFF5
2.54を含み、第1のF「52は区切表示用に用いら
れ、また第2のFF54は実際の表示用に用いられる。
In order to output the display control signal F in the control circuit 50-5, each control circuit 50 has two FF5s.
2.54, the first FF 52 is used for delimited display, and the second FF 54 is used for actual display.

すなわち、区切表示用FF52は主として区切表示信1
”4Bによってセラl−され、一方、表示用FF54は
カウンタ出力Qによってセットされている。
That is, the delimiter display FF52 mainly uses the delimiter display signal 1.
4B, and the display FF 54 is set by the counter output Q.

区切表示用FF52のリセット入力にはAアゲート56
からカウンタ出力Q及びオアゲート58の出力が供給さ
れており、このオアゲート58の入力にはアンドゲート
60及びオアゲート62の出力が供給されている。そし
て、オアゲート62の入力にはリセッI〜信号Cと表示
信号φ2とが供給されている。更に、前記アンドゲート
60の入力には区切点灯信号Aと隣接上位位置からのカ
ウンタ出力Qが入力されている。
A agate 56 is used for the reset input of the FF52 for dividing display.
The counter output Q and the output of the OR gate 58 are supplied from the gate, and the outputs of the AND gate 60 and the OR gate 62 are supplied to the input of the OR gate 58. The input of the OR gate 62 is supplied with the reset I to signal C and the display signal φ2. Furthermore, the input of the AND gate 60 receives the delimiter lighting signal A and the counter output Q from the adjacent upper position.

そして、区切表示用FF52の出力Pは2個のアンドゲ
ート62,64に供給され、更に、オアゲート66を介
して表示制御信号Fとして出力される。アンドゲート6
2の他方の入力には隣接下位位置からの表示信号用FF
出力が反転して供給されている。またFF64の他の入
力には前記隣接下位位置からの表示用FF出力と前述し
た基準信号発生器18からの点滅信号φ3が供給され、
実施例において、この点滅信号φ3は1l−1zの周波
数を有する。更にオアゲー1−66の他の入力には前述
したアンドゲート64の出力及び表示用FF54の出力
が供給されている。
The output P of the delimiter display FF 52 is supplied to two AND gates 62 and 64, and further outputted as a display control signal F via an OR gate 66. and gate 6
The other input of 2 is a display signal FF from an adjacent lower position.
The output is supplied inverted. Further, the display FF output from the adjacent lower position and the blinking signal φ3 from the reference signal generator 18 mentioned above are supplied to other inputs of the FF 64.
In the embodiment, this blinking signal φ3 has a frequency of 11-1z. Furthermore, the output of the AND gate 64 and the output of the display FF 54 described above are supplied to other inputs of the OR game 1-66.

一方、表示用FF54のリセット入力には前述したオア
ゲート58の出力Nが供給され、また− 19 − FF54の出力Rは隣接上位位置のアンドゲート群に供
給されている。
On the other hand, the output N of the aforementioned OR gate 58 is supplied to the reset input of the display FF 54, and the output R of the -19-FF 54 is supplied to a group of AND gates in adjacent upper positions.

以上のように、中間に属する制御回路50−2へ・5O
−(n−1)は同様の構成からなり、順次隣接する回路
間でカウンタ出力Qと表示用FF54出力の連鎖接続を
有する。
As described above, to the control circuit 50-2 belonging to the middle, 5O
-(n-1) has a similar configuration, and has a chain connection of the counter output Q and the output of the display FF 54 between successively adjacent circuits.

一方、最下位位置にある制御回路50−1は前述した中
間位置の回路から点滅用のアンドゲー:・64を除去し
、また隣接上位からの入力信号を除去した違いを除き同
様の回路構成を有する。
On the other hand, the control circuit 50-1 at the lowest position has the same circuit configuration as the circuit at the intermediate position described above, except that the blinking AND game 64 is removed and the input signal from the adjacent upper level is removed. .

また、最上位位置にある制御回路50−nは隣接上位回
路との接続を除去したことを除ぎ中間にある制御回路と
同様の回路構成を有する。
Further, the control circuit 50-n located at the highest level has the same circuit configuration as the control circuit located in the middle except that the connection with the adjacent higher-level circuit is removed.

以下第8図のタイムチャートを参照しながら表示制御回
路14の作用を説明する。
The operation of the display control circuit 14 will be explained below with reference to the time chart shown in FIG.

クリア信号C又はφ2の入力により両FF52゜54は
ともにリセットされ、全てのバー表示素子10が消灯状
態となる。しかしながら、この直後に区切点灯信号B5
が出力され、区切表示用FF52をセラl−するため、
その出力P5がアントゲ= 20 − 一ト62に供給され、このとき、前記リセットによって
隣接下位にある表示用FFの出力R4が1−0」である
ため、アンドゲート62からは信号S5が出力され、こ
れによって、表示制御信号F5がドライバ15を介して
バー表示素子10−5に供給され、この素子10−5を
区切表示素子として点灯させる。
By inputting the clear signal C or φ2, both FFs 52 and 54 are reset, and all bar display elements 10 are turned off. However, immediately after this, the delimiter lighting signal B5
is output and the separator display FF52 is set to
The output P5 is supplied to the AND gate 62, and at this time, because the output R4 of the adjacent lower display FF is 1-0 due to the reset, the AND gate 62 outputs the signal S5. As a result, the display control signal F5 is supplied to the bar display element 10-5 via the driver 15, and this element 10-5 is turned on as a delimiter display element.

このような状態から、前記カウンタ20のカウンタ出力
Qが表示制御回路14に供給され、順次前述した第3図
に示すバー表示素子10の点灯作用が行われる。区切表
示素子10−5の隣接下位にあるバー表示素子10−4
を点灯するためにカウンタ出力Q4が制御回路50−4
の表示用FF54のセット入力に供給されると、該FF
54の出力R4が「1」となり、オアゲート66を介し
て制御信号F4が出力され、バー表示素子10−4が点
灯する。
From this state, the counter output Q of the counter 20 is supplied to the display control circuit 14, and the above-described lighting operation of the bar display element 10 shown in FIG. 3 is sequentially performed. Bar display element 10-4 adjacent to and below the delimiter display element 10-5
In order to turn on the counter output Q4, the control circuit 50-4
When supplied to the set input of the display FF 54, the FF
54 becomes "1", a control signal F4 is outputted via the OR gate 66, and the bar display element 10-4 lights up.

このとき同時に、FF出力R4は制御回路50−5の両
アンドゲート62,64に供給され、アンドゲート62
の出力S5を10」とし、一方ンドゲート64を開く。
At the same time, the FF output R4 is supplied to both AND gates 62 and 64 of the control circuit 50-5, and the AND gate 62 and 64 are supplied with the FF output R4.
The output S5 is set to 10'', and the gate 64 is opened.

前述したように、アンドゲート67Iには点滅信号φ3
が入力されており、この結果、アンドゲート64の出力
T はクロック信号φ3に依存Jることとなり、05秒
ごとに点灯あるいは消灯信号をオアゲート64から出力
り゛る。この状態が第8図においては、信号T 及びF
5の破線にて示されている。そして、この点灯状態が第
1図(B)に示されている。
As mentioned above, the AND gate 67I receives the blinking signal φ3.
As a result, the output T of the AND gate 64 depends on the clock signal φ3, and a light-on or light-off signal is output from the OR gate 64 every 0.5 seconds. This state is represented by the signals T and F in FIG.
5 is indicated by the broken line. This lighting state is shown in FIG. 1(B).

次に、カウンタから信号Q5が出力されると、オアゲー
ト56の出力05が区切表示用F F 52をリセッI
−するのでその出力P5は「0」となり、前記点滅作用
を含む区切表示は消灯状態となるが、一方において、前
記カウンタ出力Q5は表示用FF54をセラ1〜し、そ
の出力R5からオアゲート66を介して制御信号はF5
が出ノjされ、継続的な点灯を行い、第1図(C)の状
態が得られる。
Next, when the signal Q5 is output from the counter, the output 05 of the OR gate 56 resets the delimiter display F F 52.
- Therefore, the output P5 becomes "0" and the delimiter display including the blinking effect is turned off. On the other hand, the counter output Q5 changes the display FF 54 to cell 1, and the OR gate 66 is output from the output R5. The control signal is via F5
is turned on and the light is turned on continuously, resulting in the state shown in FIG. 1(C).

更に、カウンタ20から信号Q6が出力されると、この
とき、前記区切消灯信号発生回路30からは区切消灯信
号へが出力されているので、本発明に係る特徴的な区切
表示の消灯そして区切反転表示が行われることとなる。
Furthermore, when the signal Q6 is output from the counter 20, at this time, the division extinguishing signal generation circuit 30 outputs the division extinguishing signal, so that the characteristic division display according to the present invention is turned off and the division is inverted. A display will be made.

まず、信号Q6により前述したと同様に区切表示素子の
隣接上位位置のバー表示素子10−6を制御する回路5
0−6は表示用FF54によって制御信号F6出力し、
これによって、隣接上位にあるバー表示素子10−6を
点灯させる。
First, the circuit 5 controls the bar display element 10-6 at the adjacent upper position of the delimiter display element using the signal Q6 as described above.
0-6 outputs control signal F6 by display FF54,
As a result, the bar display element 10-6 located above the adjacent bar is lit.

そlノで、同時に、この信号Q6は区切消灯信号Aとと
もに隣接下位にあるアンドゲート60から信号M5を出
力させ、これによって表示用FF54をリセットし、こ
の結果、第1図(D)に示す区切表示素子の消灯作用を
行う。従って、本実施例によれば、第1図のごとく実際
の表示が区切表示を越えたときに区切表示を消灯させて
反転(ネガティブ)表示を達成することが可能となる。
At the same time, this signal Q6 causes the AND gate 60 in the adjacent lower order to output the signal M5 together with the delimiter light-off signal A, thereby resetting the display FF 54, as shown in FIG. 1(D). Performs the function of turning off the delimiter display element. Therefore, according to this embodiment, when the actual display exceeds the delimiter display as shown in FIG. 1, it is possible to turn off the delimiter display and achieve an inverted (negative) display.

第2実施例 第9図には本発明を用いた第2実施例の表示形態が示さ
れており、第1図と異なる点は(B)に−23− 示す「4」表示のときには区切表示素子を点滅させるこ
となく単なる点灯とし、また(C)に示す1”5」表示
のときに区切表示を点滅させることにあり、第1実施例
とは点滅時期が実際の表示と区切表示との重複直前の段
階にあるかあるいは重複の段階にあるかの相違を有する
Second Embodiment FIG. 9 shows the display form of the second embodiment using the present invention, and the difference from FIG. The purpose of the first embodiment is to simply light the element without blinking, and to blink the separator display when the 1"5" display shown in (C) is displayed. There is a difference between being in the stage immediately before duplication and in the stage of duplication.

第10図には第2実施例における表示制御回路14の具
体的回路が示されており、第1実施例における第7図の
回路構成と類似しており、区切表示用FF52及び実際
の表示用F[54を含むが、第2実施例においては、実
際の表示と区切表示が重複したのみ点滅作用を行わせる
ため、隣接下位表示との連鎖結合が除去されている。
FIG. 10 shows a specific circuit of the display control circuit 14 in the second embodiment, which is similar to the circuit configuration in FIG. In the second embodiment, the blinking effect is performed only when the actual display and the delimiter display overlap, so that the chain connection with the adjacent lower display is removed.

以下に第10を第11図のタイムブヤ−1へを参照しな
がら説明する。
Below, the 10th will be explained with reference to timer 1 in FIG. 11.

リセット信号C又は表示信号φ2によってクリア作用が
行われた後、前述した第1実施例と同様に、区切表示信
号B5によって区切表示素子10−5が点灯する。
After the clearing effect is performed by the reset signal C or the display signal φ2, the division display element 10-5 is turned on by the division display signal B5, as in the first embodiment described above.

そして、カウンタ出力QにJ:って順次バー表示−24
− 素子10が所定の順序で点灯していき、信号Q5が出力
されると、まず表示用FF54がセットされ、その出力
R5が区切表示用FF52の出力P5を阻止し、一方、
点滅信号φ3に基づいた信号■5を出力させ、これによ
ってドライバ15に点滅制御信号F5を出力することと
なる。本実施例において、前記点滅信号φ3としてはカ
ウンタ20の最上位出力であるQ。を用いてもよい。
Then, J: is displayed in sequence on the counter output Q - 24
- When the elements 10 light up in a predetermined order and the signal Q5 is output, the display FF 54 is first set, and its output R5 blocks the output P5 of the delimiter display FF 52;
The signal ■5 based on the blinking signal φ3 is outputted, thereby outputting the blinking control signal F5 to the driver 15. In this embodiment, the blinking signal φ3 is Q, which is the highest output of the counter 20. may also be used.

従って、本実施例によれば、実際の表示が区切表示と重
複したときに区切表示素子を点滅制御することができる
Therefore, according to this embodiment, when the actual display overlaps with the separator display, the separator display element can be controlled to blink.

実際の表示が区切表示を越えたときには、第1実施例と
同様に区切表示は消灯され、所定の反転表示を得ること
ができる。
When the actual display exceeds the delimiter, the delimiter is turned off as in the first embodiment, and a predetermined inverted display can be obtained.

11裏皇1 第12図には本発明に係るバー表示装置の第3実施例に
おける表示形態が示されており、この実施例によれば、
第12図(B)から明らかなごとく、区切表示の隣接下
位が実際の表示に供されるとき、−n区切表示を消灯さ
けることを特徴とし、第13図にその具体的な表示制御
回路1/Iが示され、以下に第14図のタイムチャート
ともに説明する。
11 Urako 1 FIG. 12 shows a display form in a third embodiment of the bar display device according to the present invention, and according to this embodiment,
As is clear from FIG. 12(B), when the adjacent lower part of the separator display is used for actual display, the −n separator display is turned off. /I is shown and will be explained below together with the time chart of FIG.

第1実施例と同様に、第3実施例におIJる表示制御回
路4は区切表示用FF52と表示用FF54とを含む。
As in the first embodiment, the display control circuit 4 in the third embodiment includes a delimiter display FF 52 and a display FF 54.

また、本実施例によれば区切表示の点灯作用を必要とし
ないので、両FF52,54の出力は、単にオアゲー1
−66に入力するのみである。そして、隣接下位からの
信号はオアゲート56に供給され、区切表示用FF52
をリセットすることにより行われる。
Further, according to this embodiment, since the lighting effect of the delimiter display is not required, the outputs of both FFs 52 and 54 are simply
-66. Then, the signal from the adjacent lower order is supplied to the OR gate 56, and the delimiter display FF52
This is done by resetting the .

第14図において、初期クリア作用及び区切表示を予め
点灯制御することは伯の実施例と同様である。
In FIG. 14, the initial clearing effect and the lighting control of the division display in advance are similar to the embodiment of Haku.

区切表示の隣接下位が実際の表示によって点灯されると
、この信号Q4はオアゲート56から区切表示用FF5
2をリセットする。従って、この状態で、区切表示素子
10−5は−D第12図の(B)のごとく消灯し、実際
の表示との混同を避けることができる。
When the adjacent lower part of the delimiter display is lit by the actual display, this signal Q4 is sent from the OR gate 56 to the delimiter display FF5.
Reset 2. Therefore, in this state, the delimiter display element 10-5 is turned off as shown in FIG. 12 (B), and confusion with the actual display can be avoided.

そして、実際の表示が区切表示と重複したときには表示
用FF54セツトして第12図(C)のごとき表示を行
い、何らの点滅作用を必要とすることなく区切表示と実
際の表示とを識別させることができる。伯の実施例と同
様に第3実施例においても、実際の表示が区切表示を追
越したときには、第12図(D)のごとく区切表示を消
灯させてこの反転表示にて区切を識別させることが可能
である。
When the actual display overlaps with the separator display, the display FF 54 is set to display as shown in FIG. 12(C), so that the separator display and the actual display can be distinguished without the need for any blinking action. be able to. Similarly to the embodiment of Haku, in the third embodiment, when the actual display exceeds the separator display, the separator display can be turned off as shown in FIG. It is possible.

[発明の効果] 以上説明したように、本発明によれば、通常のバー表示
素子から選択したいくつかの素子を区切表示素子として
予め点灯させておき、これによって実際の表示と区切表
示とを共用することが可能どなる。
[Effects of the Invention] As explained above, according to the present invention, some elements selected from ordinary bar display elements are lit in advance as delimiter display elements, thereby making it possible to distinguish between the actual display and the delimiter display. How can it be shared?

従って、本発明によれば、常時全体の目盛を区切表示と
して示し、読み取りの容易な表示を得ることができる。
Therefore, according to the present invention, it is possible to always display the entire scale as a divided display and obtain an easily readable display.

−27− また、本発明による実際の表示と区切表示との共用によ
りバー表示素子を通常の形状でかつ大きな表示とするこ
とができ、表示スペース効率を向上させ、あるいは装置
を小型化できるという利点がある。
-27- Further, by sharing the actual display and the partition display according to the present invention, the bar display element can have a normal shape and a large display, and the display space efficiency can be improved or the device can be made smaller. There is.

更に、本発明によれば、他に特別に設けられる目盛表示
あるいはカバー上の目盛印刷等を必要とすることなく、
装置の簡略化に寄りすることが人である。
Furthermore, according to the present invention, there is no need for any other specially provided scale display or scale printing on the cover, etc.
It is human nature to try to simplify the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る第1実施例のバー表示形態を示す
説明図、 第2図は本発明に係るバー表示装置の好適な第1実施例
を示す概略構成図、 第3図は第2図の作用を示すタイムプレート図、第4図
は第1実施例にお4jる区切表示回路の具体的な構成を
示す回路図、 第5.6図は第4図の作用を示すタイムチャート図、 第7図は第1実施例にお()る表示制御回路の具−28
一 体内な構成を示す回路図、 第8図は第7図の作用を示すタイムチャート図、第9図
は本発明の第2実施例の表示形態を示す説明図、 第10図は第2実施例における表示制御回路の具体的な
構成を示す回路図、 第11図は第10図の作用を示すタイムチャート図、 第12図は本発明の第3実施例の表示形態を示す説明図
、 第13図は第3実施例における表示制御回路の具体的な
構成を示す回路図、 第14図は第13図の作用を説明するタイムチャート図
である。 10 ・・・ バー表示素子 12 ・・・ 表示部 14 ・・・ 表示制御回路 15 ・・・ ドライバ 18 ・・・ 基準信号発生器 20 ・・・ カウンタ 22 ・・・ 区切表示回路 24 ・・・ デコーダ 26 ・・・ 区切設定器 28 ・・・ 区切点灯信号発生回路 30 ・・・ 区切消灯信号発生回路 32 ・・・ リセッ1−回路。 出願人 リズム時計T業株式会社 代理人 弁理士 古FTI研ニ ー 31 − 第 1図 第12図 −549−
FIG. 1 is an explanatory diagram showing a bar display form of a first embodiment according to the present invention, FIG. 2 is a schematic configuration diagram showing a preferred first embodiment of a bar display device according to the present invention, and FIG. 2 is a time plate diagram showing the action of FIG. 4, FIG. 4 is a circuit diagram showing the specific configuration of the delimiter display circuit in the first embodiment, and FIG. 5.6 is a time chart showing the action of FIG. 4. Figure 7 shows the display control circuit component-28 in the first embodiment.
FIG. 8 is a time chart showing the operation of FIG. 7, FIG. 9 is an explanatory diagram showing the display form of the second embodiment of the present invention, and FIG. 10 is the second embodiment. FIG. 11 is a time chart diagram showing the operation of FIG. 10; FIG. 12 is an explanatory diagram showing the display form of the third embodiment of the present invention; FIG. 13 is a circuit diagram showing a specific configuration of the display control circuit in the third embodiment, and FIG. 14 is a time chart diagram explaining the operation of FIG. 13. 10...Bar display element 12...Display section 14...Display control circuit 15...Driver 18...Reference signal generator 20...Counter 22...Separator display circuit 24...Decoder 26... Separator setter 28... Separator lighting signal generation circuit 30... Separator light-off signal generation circuit 32... Reset 1-circuit. Applicant Rhythm Watch T Gyo Co., Ltd. Agent Patent Attorney FTI Kenney 31 - Figure 1 Figure 12 -549-

Claims (1)

【特許請求の範囲】 (1)複数の隣接するバー表示素子を有する表示部と、
前記各バー表示素子を順次所定の順序で点灯する表示制
御回路と、表示対象の変化に応じて前記表示制御回路に
所定の表示信号を供する表示信号発生器と、前記複数の
バー表示素子から区切表示素子を選択する区切設定篤ど
前記区切設定器によって選択された区切表示素子を予め
点灯するための信号を前記表示制御回路に供給する区切
点灯信号発生回路と前記設定されに区切表示素子を越え
たバー表示素子が点灯されるときに該区切表示素子を消
灯する信号を前記表示制御回路に供給する区切消灯信号
発生回路と、を含み、選択された区切表示素子が予め点
灯され、実際の表示が前記区切表示素子を追越したとき
に該区切表示素子を消灯させ区切位買を反転表示させる
ことを特徴とするバー表示回路。 (2、特許請求の範囲(1)記載の装置において、区切
設定器は外部操作により任意のバー表示素子を区切表示
素子として設定可能な切替スイッチを含み、区切開隔を
可変することを特徴とするバー表示装置。 (3)特許請求の範囲(1)、(2)のいずれかに記載
の装置において、表示制御回路は目視では識別不能な繰
返し周波数でバー表示素子を順次所定の順序で繰返し表
示することを特徴とするバー表示装置。 (4)特許請求の範囲(1)、(2)、(3)のいずれ
かに記載の装置において、表示制御回路は区切表示素子
が実際の表示と重複したときに該区切表示素子を点滅す
る点滅回路を有することを特徴とするバー表示装置。 (5)特許請求の範囲(1)、(2)、(3)、(4)
のいずれかに記載の装置において、区切表示素子が実際
の表示と重複したときに該区切表示素子と隣接するバー
表示素子を点滅する点滅回路を有することを特徴とする
バー表示装置。
[Claims] (1) A display section having a plurality of adjacent bar display elements;
a display control circuit that sequentially lights up each of the bar display elements in a predetermined order; a display signal generator that supplies a predetermined display signal to the display control circuit in response to a change in a display target; and a display signal generator that is separated from the plurality of bar display elements. A delimiter lighting signal generation circuit that supplies a signal to the display control circuit to preliminarily light the delimiter display element selected by the delimiter setting device, such as a delimiter setting value for selecting a display element; a division extinguishing signal generating circuit that supplies a signal to the display control circuit to turn off the division display element when the selected division display element is lit, and the selected division display element is lit in advance and the actual display is performed. 1. A bar display circuit characterized in that when a bar passes the delimiter display element, the delimiter display element is turned off and a delimiter position is displayed in reverse video. (2. The device according to claim (1) is characterized in that the delimiter setting device includes a changeover switch that can set any bar display element as a delimiter display element by external operation, and changes the delimiter interval. (3) In the device according to any one of claims (1) and (2), the display control circuit sequentially repeats the bar display elements in a predetermined order at a repetition frequency that is invisible to the naked eye. (4) In the device according to any one of claims (1), (2), and (3), the display control circuit is arranged such that the delimiter display element is not the actual display. A bar display device characterized by having a blinking circuit that blinks the delimiter display element when it overlaps. (5) Claims (1), (2), (3), (4)
The bar display device according to any one of the above, further comprising a blinking circuit that blinks a bar display element adjacent to a separator display element when the separator display element overlaps with an actual display.
JP5857284A 1984-03-27 1984-03-27 Bar display unit Pending JPS60202483A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5857284A JPS60202483A (en) 1984-03-27 1984-03-27 Bar display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5857284A JPS60202483A (en) 1984-03-27 1984-03-27 Bar display unit

Publications (1)

Publication Number Publication Date
JPS60202483A true JPS60202483A (en) 1985-10-12

Family

ID=13088149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5857284A Pending JPS60202483A (en) 1984-03-27 1984-03-27 Bar display unit

Country Status (1)

Country Link
JP (1) JPS60202483A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632995U (en) * 1986-06-20 1988-01-09

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153987A (en) * 1979-04-13 1980-12-01 Hitachi Ltd Bar graph display unit using liquid crystal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153987A (en) * 1979-04-13 1980-12-01 Hitachi Ltd Bar graph display unit using liquid crystal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632995U (en) * 1986-06-20 1988-01-09

Similar Documents

Publication Publication Date Title
US4600316A (en) Watch having an analog and digital display
NL8100803A (en) TIMER.
JPS60202483A (en) Bar display unit
CA1079985A (en) Digital alarm watch with switching member for operating a plurality of switching functions
JPH08285964A (en) Multifunctional display clock
KR970067084A (en) Signal line driving circuit
US4030285A (en) Electronic hour glass clock
US4106281A (en) Time displays for electronic time keeping devices
SU1330652A1 (en) Device for display of information on a screen of a light-emitting diode matrix indicator
KR920009212A (en) Low electrode drive circuit for display device
JPS6244387Y2 (en)
SU1336094A1 (en) Digital indicating device
JPS5841582Y2 (en) display device
SU1437053A1 (en) Control device for electronic game
JPS6116544Y2 (en)
JPH0613012Y2 (en) Brightness adjustment circuit for automobile watches
JPS6026192B2 (en) Electronic circuit for watches
JPS6229976Y2 (en)
SU879636A1 (en) Indicating device
JPS6138425B2 (en)
RU1775728C (en) Device for teaching computer engineering principles
SU792209A2 (en) Apparatus for dynamic indication of day time and calendar
JPS5930471Y2 (en) All-electronic clock
RU1802368C (en) Device for training dynamic reading
SU1084845A1 (en) Chess-clock