JPS6019707B2 - Image signal recording method - Google Patents

Image signal recording method

Info

Publication number
JPS6019707B2
JPS6019707B2 JP52074157A JP7415777A JPS6019707B2 JP S6019707 B2 JPS6019707 B2 JP S6019707B2 JP 52074157 A JP52074157 A JP 52074157A JP 7415777 A JP7415777 A JP 7415777A JP S6019707 B2 JPS6019707 B2 JP S6019707B2
Authority
JP
Japan
Prior art keywords
image signal
recording
selection
flip
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52074157A
Other languages
Japanese (ja)
Other versions
JPS548415A (en
Inventor
規益 池端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP52074157A priority Critical patent/JPS6019707B2/en
Publication of JPS548415A publication Critical patent/JPS548415A/en
Publication of JPS6019707B2 publication Critical patent/JPS6019707B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は多数の記録素子をブロック単位で駆動する画像
信号記録方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image signal recording method for driving a large number of recording elements in blocks.

一列に配列した多数の記録素子を複数のブロックに分割
し、これら複数のブロックを所定順序に順次選択するこ
とにより、選択されたブロック内の記録素子のみが画像
信号に応じて駆動される記録方式がある。
A recording method in which a large number of recording elements arranged in a line are divided into multiple blocks, and these multiple blocks are sequentially selected in a predetermined order, so that only the recording elements in the selected blocks are driven in accordance with the image signal. There is.

この記録方式を例えば静電記録に適用すると、第1図に
示すように、一つの記録電極日は、個々に対応せるトラ
ンジスタTR,とブロックに共通したトランジスタTR
2が共にオンとなった時にのみ駆動される。トランジス
タTR,がオンとなるためには対応する画像信号が「黒
」の場合であるが、ブロック内の複数の記録電極日,日
,・・・に共通するトランジスタTR2は、所定順序で
与えられるブロック信号により、画像信号とは無関係に
オンとなる。トランジスタTR,,TR2が共にオンに
なると、抵抗R,,R2,R3の分圧比により記録電極
日と図示せぬ対向電極との間に所要とする電界が発生し
て記録動作がなされる。上述した記録動作はブロック内
の全記録電極日,日,・・・を同時に駆動する形でなさ
れるが、全記録電極日,日,・・・に対応する全ての画
像信号「白」である場合には、あえて記録動作をする必
要はない。しかしながら、従来のこの種の記録方式では
所定順序でトランジスタTR2がオンとなるので、この
期間にトランジスタTR.のいずれもがオフであっても
電力が消費されてしまう。このため、例えば1ライン2
048ビットの画像信号を私ブロックに分割するような
ファクシミリでは、ブロック内が全て「白」である確率
も高く、この間に無駄に消費される電力およびそれによ
る発熱を無視できないというのが実情であった。本発明
は上記した点に鑑みなされたもので、ブロック内の画像
信号がいずれも記録すべきものでない場合には、選択順
序が列来した記録素子ブロックに対する選択信号の供給
を禁止して、消費電力および発熱量を低減した画像信号
記録方式を提供することを目的とする。
When this recording method is applied to electrostatic recording, for example, as shown in FIG.
2 are both turned on. In order for the transistor TR to turn on, the corresponding image signal is "black", but the transistors TR2 common to a plurality of recording electrodes in the block are applied in a predetermined order. The block signal turns on regardless of the image signal. When both transistors TR, TR2 are turned on, a necessary electric field is generated between the recording electrode and a counter electrode (not shown) due to the voltage division ratio of the resistors R, R2, and R3, and a recording operation is performed. The above-mentioned recording operation is performed by simultaneously driving all the recording electrodes in the block, and all the image signals corresponding to all the recording electrodes are "white". In this case, there is no need to perform any recording operation. However, in this type of conventional recording method, the transistors TR2 are turned on in a predetermined order, so during this period, the transistors TR. Power is consumed even if both are off. For this reason, for example, 1 line 2
In a facsimile machine that divides a 048-bit image signal into private blocks, there is a high probability that all blocks are "white", and the reality is that the power wasted during this time and the heat generated by it cannot be ignored. Ta. The present invention has been made in view of the above points, and when none of the image signals in a block should be recorded, the supply of the selection signal to the recording element blocks in the selection order is prohibited, thereby reducing the power consumption. Another object of the present invention is to provide an image signal recording method that reduces the amount of heat generated.

以下第2図および第3図を参照して本発明の一実施例を
説明する。
An embodiment of the present invention will be described below with reference to FIGS. 2 and 3.

この実施例では説明を簡単にするため1ラインを20ビ
ットとし、これを各5ビットの4つのブロックに分割す
る場合を例にするが、これに限定されるものではない。
第2図において、1および2は画像信号を5ビット毎に
交互に取込むシリアルインーパラレルアウトのシフトレ
ジスタ、3は画像信号に同期したクロツクCP,をカウ
ントし5ビット毎に出力を出すカウンタ、4はカゥンタ
3の出力で駆動され出力を反転するシフトレジスタ切換
用のフリップフロップ、5および6はそれぞれフリツプ
フロツプ4のQおよびQ出力を受けクロックCP,を基
に相互に5ビットずつずれて断続するシフト用のクロツ
クCP3およびCP2をシフトレジスタ1および2へ供
給するゲート、7,〜75(72,73,74 は図面
上省略)および8,〜85(82,83,84 は図面
上省略)はそれぞれシフトレジスタ1および2から5ビ
ットの画像信号をパラレルに送出するゲ−トであり、フ
リツプフロツプ4のQおよびQ出力を受けて交互に且つ
ゲート5および6とは逆の関係で開閉動作をなす。これ
ら各部の動作により、ゲート9,〜95(92,93,
94 は図面上省略)からは、画像信号のシリアルな5
ビットの転送に要する時間毎に、パラレルに5ビットの
画像信号が送出され、それぞれが第1図に示す如きトラ
ンジスタTR,のベースへ印加される。尚、この実施例
では画像信号の「黒」を2値しベルの“H”(または“
1”)に対応させ、「白」を2進レベルの“L”(また
は“0”)に対応させる。10はカゥンタ3の出力によ
り駆動される印字時間幅制御用のモノマルチ、11・〜
114 はモノマチル10の出力(印字パルス)Aを4
つのブロックのいずれか一つのトランジスタTR2(第
1図)に所定順序で与えるゲート、12はカウンタ3の
出力をサイクリツクにカウントする4ビットのカウンタ
、13はカウンタ12の出力をデコ−ドしその出力B〜
&でゲート11,〜114を一定順序に、画像信号のシ
リアルな5ビットの転送時間だけ開けるデコーダである
In this embodiment, in order to simplify the explanation, one line is assumed to be 20 bits, and the line is divided into four blocks of 5 bits each. However, the present invention is not limited to this.
In FIG. 2, 1 and 2 are serial-in/parallel-out shift registers that alternately take in image signals every 5 bits; 3 is a counter that counts a clock CP synchronized with the image signal and outputs an output every 5 bits; 4 is a shift register switching flip-flop which is driven by the output of counter 3 and inverts the output; 5 and 6 receive the Q and Q outputs of flip-flop 4, respectively, and are switched on and off with a 5-bit shift based on the clock CP. Gates 7, - 75 (72, 73, 74 are omitted in the drawing) and 8, - 85 (82, 83, 84 are omitted in the drawing) supply shift clocks CP3 and CP2 to shift registers 1 and 2. These are gates that send out 5-bit image signals in parallel from shift registers 1 and 2, respectively, and open and close alternately in response to the Q and Q outputs of flip-flop 4 and in the opposite relationship to gates 5 and 6. . Due to the operation of these parts, gates 9, to 95 (92, 93,
94 is omitted in the drawing), the serial 5 of the image signal is
Each time it takes to transfer a bit, 5-bit image signals are sent out in parallel, and each is applied to the base of a transistor TR as shown in FIG. In this embodiment, the "black" of the image signal is binary-valued and the "H" (or "
1”), and “white” corresponds to the binary level “L” (or “0”). 10 is a mono-multi for printing time width control driven by the output of the counter 3; 11...
114 is the output (print pulse) A of Monomatil 10 by 4
12 is a 4-bit counter that cyclically counts the output of counter 3, and 13 decodes the output of counter 12 and outputs it. B~
This is a decoder that opens the gates 11, to 114 in a fixed order with & for only the time required to transfer 5 serial bits of the image signal.

これら各部によれば、ゲート11,〜114の出力ブロ
ック選択信号として受ける第1図のトランジスタTR2
,TR2,・・・は、一定順序で印字パルスAのパルス
幅の期間導通可能となる。ところで、モノマルチ10と
ゲート11,〜114の間に介在させた選択信号送出禁
止用のゲート14は、選択順序の到来したブロックの画
信号中に1ビットでも記録すべき画像信号“H”がない
場合には、印字パルスAの転送を禁止し、ゲート11・
〜114のいずれからもブロック選択信号を送出させな
い。
According to each of these parts, the transistor TR2 in FIG.
, TR2, . . . become conductive for a period of the pulse width of the printing pulse A in a fixed order. By the way, the gate 14 for inhibiting the transmission of selection signals, which is interposed between the monomulti 10 and the gates 11, to 114, is used to prevent even one bit of the image signal "H" from being recorded in the image signal of the block whose selection order has arrived. If not, transfer of print pulse A is prohibited and gate 11.
A block selection signal is not sent from any of the blocks 114 to 114.

つまり、フリツプフロツプ15および16はそれぞれシ
フトレジスタ1および2へ転送された5ビットの画像信
号に黒信号“H”があったか否かを監視している。そし
て、フリツプフロツプ15および16は5ビット毎の画
像信号中に1ビットでも黒信号“H”がない場合には、
その5ビットを記録すべきブロックの選択期間は、ゲー
ト17,18またはゲート19,18を介して、ゲート
14を閉じる信号を送出する。上述した動作を可能とす
るため、フリップフロツプ15へはフリツプフロツプ4
のQ出力でゲート制御されたゲート20を介して5ビッ
トずつ画像信号を導びき、またフリップフロップ16へ
はフリツブフロップ4のQ出力でゲート制御されたゲー
ト21を介して5ビットずつ画像信号を導びし、ている
。そして、モノマルチ10の出力で駆動されるクリア用
モノマルチ22の出力を、一方でフリツプフロツプ4の
Q出力でゲート制御されるゲート23を介してフリツプ
フロップ15へ、また他方でフリップフロップ4のQ出
力でゲート制御されるゲート24を介してフリツプフロ
ツプ16へ導びし、ている。さらに、ゲート17はフリ
ツプフロツプ4のQ出力で、またゲート18はフリツプ
フロツブ4のQ出力でゲート制御されている。上記礎成
であると、フリツプフロップ15および16が、交互に
導びかれる各5ビットの画像信号中に少なくとも1ビッ
トの黒信号“H”を検出している間は、ゲート14が常
時開いているので、ゲート1 1,〜1 14 からは
一定順序でサィクリツクにブロック選択信号が送出され
記録手段は通常の動作をしている。
That is, flip-flops 15 and 16 monitor whether or not there is a black signal "H" in the 5-bit image signals transferred to shift registers 1 and 2, respectively. The flip-flops 15 and 16 operate when there is no black signal "H" for even 1 bit in the image signal every 5 bits.
During the selection period of the block in which the 5 bits are to be recorded, a signal is sent via gates 17 and 18 or gates 19 and 18 to close gate 14. To enable the above-mentioned operation, flip-flop 4 is connected to flip-flop 15.
The image signal is guided 5 bits at a time through a gate 20 which is gate-controlled by the Q output of the flip-flop 4, and the image signal is transmitted 5 bits at a time through a gate 21 which is gate-controlled by the Q output of the flip-flop 4. guiding and being The output of the clearing monomulti 22 driven by the output of the monomulti 10 is sent to the flip-flop 15 via the gate 23 gate-controlled by the Q output of the flip-flop 4 on the one hand, and the Q output of the flip-flop 4 on the other hand. It leads to the flip-flop 16 through a gate 24 which is gated at . Further, gate 17 is gated by the Q output of flip-flop 4, and gate 18 is gated by the Q output of flip-flop 4. With the above basic structure, the gate 14 is always open while the flip-flops 15 and 16 are detecting at least 1-bit black signal "H" in each 5-bit image signal that is alternately led. Therefore, block selection signals are cyclically sent out from the gates 1 1 to 1 14 in a fixed order, and the recording means operates normally.

しかし、フリップフロップ15(16)に導びかれた5
ビットの画像信号中に1ビットも黒信号“H”がないと
、シフトレジスタ1脚の出力側ゲート7,〜75(8,
〜85)が開く期間にゲート14が閉じてしまうため、
同期間にデコーダ13の出力B,〜B4の一つで、選択
順序の到来したブロックに対応するゲート11,〜11
4の一つが選択されても、選択されたゲートからブロッ
ク選択信号は送出されない。
However, the 5 led by the flip-flop 15 (16)
If there is no black signal “H” for even one bit in the bit image signal, the output side gates 7, to 75 (8, 8,
Since the gate 14 closes during the period when ~85) is open,
One of the outputs B, ~B4 of the decoder 13 during the same period, and the gates 11, ~11 corresponding to the block whose selection order has arrived.
Even if one of the four gates is selected, no block selection signal is sent out from the selected gate.

この結果、第1図の記録方式であれば、ブロックに共通
するトランジスタTR2は、各記録電極日,日,・・・
に対応する各トランジスタTR,,TR,,…のいずれ
にも黒信号“H”が供給されない期間には、ブロック選
択の順序が到来してもオンとならないので、消費電力お
よび発熱量は画像信号中の白信号の含有量に比例して低
減する。尚、本発明の記録方式は静電記録に限定される
ものでなく、ブロック単位で記録する他の記録方式(例
えば感熱記録)にも適用することができる。
As a result, in the recording method shown in FIG. 1, the transistor TR2 common to the block is connected to each recording electrode, day, day, . . .
During the period when the black signal "H" is not supplied to any of the transistors TR, , TR, . . . corresponding to the transistors TR, TR, . It is reduced in proportion to the white signal content. Note that the recording method of the present invention is not limited to electrostatic recording, but can also be applied to other recording methods (for example, thermal recording) in which recording is performed in units of blocks.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は静電記録における記録手段の一例を示す要部回
路図、第2図は本発明の一実施例を示すブロック図、第
3図は第2図の各部信号波形図である。 1,2……シフトレジスタ、3,12……力ウンタ、4
,15,16……フリツプフロツプ、10,22……モ
ノマチル、13……デコーダ。 才1図オ2図 オ3函
FIG. 1 is a circuit diagram of a main part showing an example of a recording means in electrostatic recording, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a signal waveform diagram of each part of FIG. 2. 1, 2...Shift register, 3, 12...Power counter, 4
, 15, 16... flip-flop, 10, 22... monomathyl, 13... decoder. 1 figure, 2 figures, 3 boxes

Claims (1)

【特許請求の範囲】[Claims] 1 多数の記録素子のブロツクに分割し、これら複数の
ブロツクを各ブロツクの選択駆動回路に選択信号を供給
して駆動することにより所定順序に選択し、これらの選
択されたブロツク内の記録素子を画像信号に応じて同時
に駆動することにより画像記録を行なう画像信号記録方
式において、選択順序が到来したブロツク内の全記録素
子に対応した画像信号中に記録素子を駆動すべき画像信
号があるか否かを判別する判別回路と、この判別回路に
より画像信号がないと判別されたとき対応するブロツク
の選択駆動回路に対する選択信号の供給を禁止してこの
選択駆動回路を非駆動状態とするゲート回路とを具備し
たことを特徴とする画像信号記録方式。
1 Divide into a large number of blocks of recording elements, select these multiple blocks in a predetermined order by supplying a selection signal to the selection drive circuit of each block to drive them, and select the recording elements in these selected blocks. In an image signal recording method that performs image recording by simultaneously driving in accordance with an image signal, it is determined whether there is an image signal that should drive a recording element among the image signals corresponding to all recording elements in a block whose selection order has arrived. and a gate circuit that prohibits the supply of selection signals to the selection drive circuit of the corresponding block and puts the selection drive circuit into a non-drive state when the discrimination circuit determines that there is no image signal. An image signal recording method characterized by comprising:
JP52074157A 1977-06-22 1977-06-22 Image signal recording method Expired JPS6019707B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52074157A JPS6019707B2 (en) 1977-06-22 1977-06-22 Image signal recording method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52074157A JPS6019707B2 (en) 1977-06-22 1977-06-22 Image signal recording method

Publications (2)

Publication Number Publication Date
JPS548415A JPS548415A (en) 1979-01-22
JPS6019707B2 true JPS6019707B2 (en) 1985-05-17

Family

ID=13539030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52074157A Expired JPS6019707B2 (en) 1977-06-22 1977-06-22 Image signal recording method

Country Status (1)

Country Link
JP (1) JPS6019707B2 (en)

Also Published As

Publication number Publication date
JPS548415A (en) 1979-01-22

Similar Documents

Publication Publication Date Title
JPS6019707B2 (en) Image signal recording method
US4568948A (en) Driving system for thermal recording head
US4591877A (en) Thermal recording head device
JPH0382562A (en) Thermal head driver
JPH0319069B2 (en)
JPH03261A (en) Thermal head drive device
JP2573947B2 (en) Thermal head preheating device
JP2858442B2 (en) Recording head drive
JPH0439433B2 (en)
JPS57144773A (en) High speed record driving
JPS6153876A (en) Driving control system of heat sensitizing head
JP2721150B2 (en) Thermal recording device
JPH0434864B2 (en)
JPH0438236B2 (en)
JPS58119264A (en) Thermo sensing recorder
JPH0520029B2 (en)
JP2552343Y2 (en) Electronic components
JPH01249365A (en) Thermal recording control system
JPS6027561A (en) Drive circuit for thermal recording type recorder
JPH03234557A (en) Light emitting diode printing head drive system in electro printer
JPS60134662A (en) Picture recording device
JPS5857158U (en) facsimile signal recording device
JPH081983A (en) Thermal recording apparatus
JPS63145057A (en) Thermal printing head
JPS62295565A (en) Thermosensible recording system