JPS60196733A - Optical arithmetic unit - Google Patents
Optical arithmetic unitInfo
- Publication number
- JPS60196733A JPS60196733A JP5391284A JP5391284A JPS60196733A JP S60196733 A JPS60196733 A JP S60196733A JP 5391284 A JP5391284 A JP 5391284A JP 5391284 A JP5391284 A JP 5391284A JP S60196733 A JPS60196733 A JP S60196733A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- display
- input
- light
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Processing Or Creating Images (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は画像情報を画素に分割し並列処理を行なう光演
算器に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an optical arithmetic unit that divides image information into pixels and performs parallel processing.
画像情報は情報量が多く、その処理を高速に行なうため
に並列処理ができる光演算器が考えられている。Image information has a large amount of information, and in order to process it at high speed, optical computing units that can perform parallel processing are being considered.
例えばNASAで考えられたtseコンピュータ(Pr
oc 工KFiFi 65 No、1 pp−,129
〜138)、OdS と液晶を用いた半加算器(Opt
、Eng、リNo、5 pp、 515〜517) 、
Ndガラスレーザープレートによる基本論理回路(Ap
pl 、 Phya、 Lett、 57 pp、 3
9 B)などがある。しかしいずれも基本論理回路であ
り機能演算には多数のデバイスや光フアイバー束を必要
とする。このため実際の光演算器としては占有空間が大
きく、コストも高い。またプログラムの汎用性に欠ける
こともあり、いずれも実用に至っていない〔発明の目的
〕
本発明の目的は電気入力信号と光学画像入力を並列処理
でき、表示アレイ、受光アレイの数を減らした実用性の
高い光演算器を提供することにある。For example, the tse computer (Pr
oc Engineering KFiFi 65 No, 1 pp-, 129
~138), half adder using OdS and liquid crystal (Opt
, Eng, Re No., 5 pp, 515-517),
Basic logic circuit (Ap
pl, Phya, Lett, 57 pp, 3
9 B) etc. However, both are basic logic circuits and require a large number of devices and optical fiber bundles for functional calculations. Therefore, as an actual optical arithmetic unit, it occupies a large space and is expensive. In addition, the programs lack versatility, and none of them have been put to practical use.[Object of the Invention] The purpose of the present invention is to reduce the number of display arrays and light receiving arrays by processing electrical input signals and optical image input in parallel. The purpose of the present invention is to provide an optical arithmetic unit with high performance.
本発明は第1図に示すように、各画素は複数個の受光器
■と演算電気回路■、それと表示器■から構成され、演
算電気回路には電気入出力ボート■が設けられている。In the present invention, as shown in FIG. 1, each pixel is composed of a plurality of light receivers (1), a calculation electric circuit (2), and a display device (2), and the calculation electric circuit is provided with an electric input/output port (2).
”各画素は電気入出力ポートによって他画素や外部回路
と接続されている。演算電気回路の機能は従来の基本論
理回路だけではなく、最終出力を表示器に与えるまでの
論理計算t−t−べて行なっている。このために受光器
、表示器は必要最少限に抑えることができ、光接続用の
ファイバー束が不要となるばかりか、外部からクロック
信号やプログラムを与えることができる。"Each pixel is connected to other pixels and external circuits through electrical input/output ports.The function of the arithmetic electrical circuit is not only the conventional basic logic circuit, but also logical calculations until the final output is provided to the display. For this reason, the number of light receivers and displays can be kept to a minimum, eliminating the need for fiber bundles for optical connections, and also allowing clock signals and programs to be applied from outside.
複数個の受光器は、同時に複数の画像入力を受け入れ、
時系列的に変化する画像入力によるプロダシミンクも可
能とするものである。Multiple receivers accept multiple image inputs simultaneously,
It also enables production by inputting images that change over time.
これら受光器、演算電気回路は表示器アレイを設置した
基板に集積されている。したがって従来のアクティブマ
トリックス型の各種表示装置の駆動デバイスが、知覚(
受光器)と知性(演算電気回路ンを合わせ持った形態を
とっている。These light receivers and arithmetic electric circuits are integrated on a substrate on which a display array is installed. Therefore, the driving devices of various conventional active matrix display devices are
It has a form that combines a light receiver) and an intelligence (arithmetic electric circuit).
実施例1
実施例1は簡単な画像演算の例として外部電気人力■に
よって2つの画像入力のANDとORを切換える例を示
す。第2図に示すように表示器■はツイストしたネマチ
ック液晶パネルと二枚の偏光板から構成され、入力光■
のANDあるいはOR論理に対応した出力光■が出射す
る。第6図は画素の斜視図を示している。■は液晶駆動
用電極である。画素に対応して、成長感度の異なる2つ
の光検出器、ここではフォトトランジスタ[相]が設置
されている。波長選択性を上側ガラスに設けられたカラ
ーフィルタによって得ている。演算電気回路部0は電源
ライン0と制御バス0が接続され、外部電気信号0によ
ってAN’DとORを切シ換えることができる。第4図
は用いた演算電気回路のプ四ツク図である。制御信号0
によってAND論理、ORi!l理が切換ゎる。論理回
路はシリコン薄膜を用いたTPT (薄膜トランジスタ
)で作られ、画素の論理回路部@に集積されている。同
時に同じシリコン薄j良によりシリコンフォトトランジ
スタ[相]も形成される。@は駆動用トランジスタ、[
相]は液晶である。Embodiment 1 Embodiment 1 shows an example of simple image calculation in which AND and OR of two image inputs are switched by an external electric manual. As shown in Figure 2, the display device ■ consists of a twisted nematic liquid crystal panel and two polarizing plates.
Output light (2) corresponding to the AND or OR logic is emitted. FIG. 6 shows a perspective view of a pixel. 3 is an electrode for driving the liquid crystal. Two photodetectors with different growth sensitivities, here phototransistors [phases], are installed corresponding to the pixels. Wavelength selectivity is obtained by a color filter provided on the upper glass. The arithmetic electric circuit section 0 is connected to a power supply line 0 and a control bus 0, and can switch between AN'D and OR using an external electric signal 0. FIG. 4 is a block diagram of the arithmetic electrical circuit used. control signal 0
By AND logic, ORi! The logic is switching. The logic circuit is made of TPT (thin film transistor) using a silicon thin film and is integrated in the logic circuit section of the pixel. At the same time, a silicon phototransistor [phase] is also formed using the same silicon thin film. @ is a driving transistor, [
phase] is liquid crystal.
この例ではANDとORの基本論理を実現できることを
示したが、カラーフィルタを取り除き、数画素熱れた複
数個のフォトトランジスタ出力のイクスクルーシブOR
論理をとることによって輪郭描出をすることができる。In this example, we have shown that the basic logic of AND and OR can be realized, but by removing the color filter, we can create an exclusive OR of the outputs of multiple phototransistors heated by several pixels.
Contours can be drawn by using logic.
さらに論理回路部の設計を変更することで、コンパレー
タ、NOT、入力光の平均化、A、−D変換、微分など
の画像i算が可能である。Furthermore, by changing the design of the logic circuit section, image calculations such as comparators, NOTs, averaging of input light, A, -D conversion, differentiation, etc. can be performed.
実施例2
実施例2は波長変換を行なう本発明の一例である。簡単
には特定な波長に感度を有する光検出器の出力に従がい
異なる波長の光出力を同一基板上の表示器から光を発射
もしくは光の変調を行なうものである。その−例である
赤外光−可視光変換装置について説明する。表示器は薄
膜KL(TFHL)[相]を用い、赤外光に感度を持つ
工n5b7オトダイオード@を光検出器に採用した。こ
の出力を電気演算回路部@で増幅後TFBL駆動トラン
ジスタ@に加えている。第5図は1画素分の斜視図であ
る。透明基板O上に透明電極■、TIFKL(誘電体層
@ Z n S : M n層O,誘電体層0)を積層
する。次に遮光電極であるAtt極[相]、さらにOd
s・薄膜による演算回路[相]とTFIT、+駆動回路
0が形成される。次にフォトダイオードチップ@がワイ
ヤボンディングされる。赤外センサは他の量産向な手段
で設置することも可能である。Example 2 Example 2 is an example of the present invention that performs wavelength conversion. Simply put, light is emitted or modulated by a display device on the same substrate that outputs light of different wavelengths according to the output of a photodetector sensitive to a specific wavelength. An example of such an infrared light-visible light conversion device will be described. A thin film KL (TFHL) [phase] was used for the display, and a photodetector was a n5b7 photodiode sensitive to infrared light. This output is amplified by the electric arithmetic circuit section @ and then applied to the TFBL driving transistor @. FIG. 5 is a perspective view of one pixel. A transparent electrode (1) and TIFKL (dielectric layer @Z n S: M n layer O, dielectric layer 0) are laminated on a transparent substrate O. Next, the Att pole [phase], which is a light-shielding electrode, and then the Od
An arithmetic circuit [phase], TFIT, and +drive circuit 0 are formed using the s thin film. Next, the photodiode chip @ is wire bonded. The infrared sensor can also be installed by other means suitable for mass production.
@は電源ラインである。第6図に回路例を示す。@ is the power line. FIG. 6 shows an example of the circuit.
駆動トランジスタ0の他に保持容NOθ[相]、バイア
ス交流パス0.演算回路@から構成されているまた駆動
回路部のトランジスタ[相]と保持容量[相]を用いて
、通常のMOSメモリと同様の動作で、表示している画
像データを外部回路へ読み出すことも可能である。In addition to drive transistor 0, holding capacitor NOθ [phase], bias AC path 0. Consists of an arithmetic circuit @ Also, using the transistor [phase] and storage capacitor [phase] in the drive circuit section, the displayed image data can be read out to an external circuit in the same way as a normal MOS memory. It is possible.
実施例3
実施例3は光学画像入出力に加え、電気入出力を併用す
る例を示している。実施例1と同じく表示器としてシリ
コン薄膜TF’l’[相]で駆動される液晶ハネル■、
光検出器としてシリコン薄膜で形成したフォトトランジ
スタ[相]、演算回路0として同一基板上に作られたシ
リコン薄膜の集積回路を用いている。第7図はそのブロ
ック図である。電気入力は表示データ入力期間に入力デ
ータ線[相]と入力タイミング線[相]を通して各画素
のストレージメモ’j 08mに書き込まれる。Oは電
気画像入力部である。次に光学画像入力の読み取り演算
期間を説明する。[相]は画素の光学画像入力部である
。フォトトランジスタ[相]の出力は増幅されストレー
ジメモリOsoに書き込まれる。[相]は光学入力部の
制御バスである。次に2つの情報はALU(演算回路部
)0で演算される。[相]はALUの制御バス令 であ
り、クロックとプ四グラムパルスを伝送している。最後
に演算結果がドライバートランジスタ@に出力され、液
晶■が駆動される。これで1サイクルが終了する。この
タイミングを第8図に示す。斜線及び付点時に各ユニッ
トは動作している。表示器は1サイクル前の演算結果を
表示する。Embodiment 3 Embodiment 3 shows an example in which electrical input/output is used in addition to optical image input/output. As in Example 1, a liquid crystal panel ■ driven by a silicon thin film TF'l' [phase] is used as a display device.
A phototransistor [phase] formed of a silicon thin film is used as a photodetector, and a silicon thin film integrated circuit formed on the same substrate is used as an arithmetic circuit 0. FIG. 7 is a block diagram thereof. Electrical input is written to the storage memo 'j08m of each pixel through the input data line [phase] and the input timing line [phase] during the display data input period. O is an electrical image input section. Next, the reading calculation period for optical image input will be explained. [Phase] is the optical image input part of the pixel. The output of the phototransistor [phase] is amplified and written to the storage memory Oso. [Phase] is the control bus of the optical input section. Next, the two pieces of information are calculated in ALU (arithmetic circuit unit) 0. [Phase] is the ALU control bus command, which transmits the clock and four-gram pulses. Finally, the calculation result is output to the driver transistor @, and the liquid crystal ■ is driven. This completes one cycle. This timing is shown in FIG. Each unit is operating when indicated by diagonal lines or dots. The display displays the calculation result of one cycle before.
表示器はこの場合液晶を用いているため、1サイクルの
間、表示を持続することができる。さらに1サイクルを
人間の7リツ力−検知時間50m5ecよりも短かくす
れば動画の演算も可能である。Since the display uses liquid crystal in this case, the display can be maintained for one cycle. Furthermore, if one cycle is made shorter than the human's 7 ritsu force - detection time of 50 m5 ec, calculation of moving images is also possible.
また1サイクル内に各画素の表示情報、例として液晶の
印加電圧などを出力する期間を設けることもできる。こ
れにより表示データ、つまり演算結果を電気的に外部出
力することができる。第7図、■のトランジスタは液晶
■と共にメモリセルを構成し、ワード線[相]とセンス
線[相]によって情報を出力する。この動作はダイナミ
ックMOSメモリと同様に行なうことができる。Further, it is also possible to provide a period within one cycle in which display information of each pixel, for example, voltage applied to the liquid crystal, etc., is output. This allows display data, that is, calculation results, to be electrically output to the outside. In FIG. 7, the transistor (2) constitutes a memory cell together with the liquid crystal (2), and outputs information through a word line [phase] and a sense line [phase]. This operation can be performed similarly to a dynamic MOS memory.
この実施例の応用範囲は広く、電気的な像情報と光学像
間の演算、例えば一致、不一致の検出、表示情報に対す
るタッチ入力、部分消去、部分書換えなどに応用するこ
とができる。また光学的情報処理結果のストアや出力、
例えばホログラフィ−によるフーリエ変換したデータ送
出、にも応用される。This embodiment has a wide range of applications, and can be applied to calculations between electrical image information and optical images, such as detecting coincidence or mismatch, touch input to display information, partial erasing, partial rewriting, etc. Also stores and outputs optical information processing results,
For example, it is also applied to transmitting Fourier-transformed data using holography.
この実施例では同一基板上に多数の画素を配したアレイ
状のもので説明したが、数m角の画素を並べて画像を形
成する超大型ディスプレイに適用することもできる。Although this embodiment has been described as an array in which a large number of pixels are arranged on the same substrate, it can also be applied to an ultra-large display in which pixels of several meters square are arranged to form an image.
実施例4゜
実施例4は演算回路によって帰還をかけ、光フリップフ
ロップ、あるいは画像蓄積装置を構成した例を示す。光
検出器、演算回路、表示器は同一シリコン基板にアレイ
状に形成されている。第9図に1画素の斜視図を示す。Embodiment 4 Embodiment 4 shows an example in which feedback is applied by an arithmetic circuit to constitute an optical flip-flop or an image storage device. A photodetector, an arithmetic circuit, and a display are formed in an array on the same silicon substrate. FIG. 9 shows a perspective view of one pixel.
光検出器はシリコンプレーナ形のフォトダイオード[相
]、演算回路はシリコン基板に集積されたアリツブフロ
ップ回路[相]、表示器は基板上にチップボンディング
されたGaP発光ダイオード[相]である。@は電源ラ
イン、@は演算回路コントロールバスである。この信号
が′1Mから″0”に反転させた時の光入力Oを保持す
る。光入力とコントロール信号を入れ換えると光入力に
よって、表示信号(コントロール信号ンの保持を制御す
ることができる。この場合は表示信号の蓄積を行なう実
施例2のOsを付加する必要がある。The photodetector is a silicon planar photodiode [phase], the arithmetic circuit is an array flop circuit [phase] integrated on a silicon substrate, and the display is a GaP light emitting diode [phase] chip-bonded on the substrate. @ is the power line, @ is the arithmetic circuit control bus. The optical input O when this signal is inverted from ``1M'' to ``0'' is held. By exchanging the optical input and the control signal, the retention of the display signal (control signal) can be controlled by the optical input. In this case, it is necessary to add Os of the second embodiment for accumulating the display signal.
また各画素に複数個の光検出器を設置し、異なる偏光、
異なる波長光を用いて、光入力だけで蓄積、反転等を行
なうこともできる。In addition, multiple photodetectors are installed in each pixel to detect different polarized light.
It is also possible to perform accumulation, inversion, etc. by using light of different wavelengths and only by inputting light.
以上述べたように本発明によると、軽量な平板型の光演
算器を構成することが可能となるばかりか、多様な画像
演算機能(波長変換、画像蓄積、一致検出、輪郭描出、
微分、フーリエ変換、比較器等)を有する光演算器を得
ることができる。さらに、光学的画像入力と電気的画像
入力を合わせて演算することができ、電気的入出力を可
能とした。電気的入出力と光学画像との演算機能は、二
次元的な画像電気信号から平面像を合成−するOT(コ
ンピュータトモグラフィー)やリモートセンシング分野
において非常に有効である。As described above, according to the present invention, it is not only possible to construct a lightweight flat-plate optical arithmetic unit, but also has various image calculation functions (wavelength conversion, image storage, coincidence detection, outline drawing, etc.).
It is possible to obtain an optical arithmetic unit having differentiators, Fourier transforms, comparators, etc.). Furthermore, optical image input and electrical image input can be combined for calculation, making electrical input/output possible. The arithmetic function of electrical input/output and optical images is very effective in the fields of OT (computer tomography) and remote sensing, which synthesize planar images from two-dimensional image electrical signals.
また本発明は電気的な論理回路を各画素に配し時系列的
に画素情報の処理を行なうことができる。いわゆるプロ
グラムの可能性を持つ点で従来にはない画期的なもので
ある。Furthermore, the present invention can process pixel information in time series by disposing an electrical logic circuit in each pixel. It is a groundbreaking product that has not been seen before in that it has so-called programmable possibilities.
第1図は本発明の概念を示すものであり、1画素分の機
能部を示している。
第2図は画像演算の例を示すものである。
第6図は液晶とTPTによる例の1画素の斜視図である
。
第4図は演算回路の1例である。
第5図はTIPFiLを用いた波長変換器とした場合の
1画素を示している。
156図は第5図で用いた回路例である。
第7図は光学画像入力と電気入出力ができる光演算器の
回路例である。
第8図は各ユニットの作動タイミングを示している。
第9図はLEDを用いた画像蓄積装置の1画素の斜視図
である。
第10図は第9図で用いた回路例である。
以 上
出願人 株式会社諏訪精工舎
代理人 弁理士 最上 務
第−1図
第2図
第4図
第5図
第6図
第71jA
ヒー′”″″−劃−側
第8図
第9図
第10図FIG. 1 shows the concept of the present invention, and shows a functional section for one pixel. FIG. 2 shows an example of image calculation. FIG. 6 is a perspective view of one pixel using liquid crystal and TPT. FIG. 4 shows an example of an arithmetic circuit. FIG. 5 shows one pixel in the case of a wavelength converter using TIPFiL. FIG. 156 is an example of the circuit used in FIG. FIG. 7 shows an example of a circuit of an optical arithmetic unit capable of optical image input and electrical input/output. FIG. 8 shows the operation timing of each unit. FIG. 9 is a perspective view of one pixel of an image storage device using LEDs. FIG. 10 is an example of the circuit used in FIG. 9. Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney Mogami - Fig. 1 Fig. 2 Fig. 4 Fig. 5 Fig. 6 Fig. 71j figure
Claims (1)
学像情報処理を並列的に行なう光演算器において、像情
報の演算を各画素に配置された電気回路で行なうことを
特徴とする光演算器。 (2) 前記演算用電気回路は、電気的像情報入出力装
置を具備していることを特徴とする特許請求の範囲第1
項記載の光演算器。 (8) 前記受光アレイは単位画素に複数個の受光器か
ら成ることを特徴とする特許請求の範囲第1項〜第2項
記載の光演算器。 (4) 前記受光アレイは異なる波長に中心感度を有す
る複数の種類の受光器から成ることを特徴とする特許請
求の範FHj第1項記載の光演算器。 (5) 前記受光アレイは異なる偏光に対し中心感度を
有する複数の種類の受光器から成ることを特徴とする特
許請求の範囲第1項記載の光演算器。 (6)前記表示アレイは液晶の電気光学効果により表示
を行なうデバイスであることを特徴とする特許請求の範
囲第1項記載の光演算器。 (7) 前記表示アレイは発光ダイオードから成ること
を特徴とする特許請求の範囲第1項記載の光演算器。 (8) 前記表示アレイは]liLデバイスであること
を特徴とする特許請求の範囲第1項記載の光演算器。 (9) 前記表示プレイは入力光を遮断する光学フィル
ターを具備することを特徴とする特許請求の範囲第1項
記載の光演算器。 に) 前記演算アレイはでIF’l’(薄膜トランジス
タ〕から構成されることを特徴とする特許請求の範囲第
1項記載の光演算器。 (2)前記受光アレイ1、前記演算アレイ、前記表示プ
レイを構成する各画素は、単位受光器、単位演算器、単
位表示器から構成されることを特徴とする特許請求の範
囲第1項記載の光演算器。[Scope of Claims] (1) In an optical arithmetic unit that has a light receiving array, an arithmetic array, and a display array and performs optical image information processing in parallel, image information is calculated by an electric circuit arranged in each pixel. An optical computing unit featuring: (2) Claim 1, wherein the arithmetic electric circuit is equipped with an electrical image information input/output device.
Optical computing unit described in section. (8) The optical arithmetic unit according to any one of claims 1 to 2, wherein the light receiving array comprises a plurality of light receivers per unit pixel. (4) The optical arithmetic unit according to claim 1, wherein the light receiving array is comprised of a plurality of types of light receivers having center sensitivities at different wavelengths. (5) The optical arithmetic unit according to claim 1, wherein the light receiving array is comprised of a plurality of types of light receivers having center sensitivities to different polarized lights. (6) The optical arithmetic unit according to claim 1, wherein the display array is a device that performs display using the electro-optic effect of liquid crystal. (7) The optical arithmetic unit according to claim 1, wherein the display array is comprised of light emitting diodes. (8) The optical arithmetic unit according to claim 1, wherein the display array is an liL device. (9) The optical arithmetic unit according to claim 1, wherein the display play includes an optical filter that blocks input light. (2) The light-receiving array 1, the operation array, and the display. 2. The optical computing unit according to claim 1, wherein each pixel constituting the play is composed of a unit light receiver, a unit computing unit, and a unit display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59053912A JPH0721604B2 (en) | 1984-03-21 | 1984-03-21 | Optical calculator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59053912A JPH0721604B2 (en) | 1984-03-21 | 1984-03-21 | Optical calculator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60196733A true JPS60196733A (en) | 1985-10-05 |
JPH0721604B2 JPH0721604B2 (en) | 1995-03-08 |
Family
ID=12955923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59053912A Expired - Lifetime JPH0721604B2 (en) | 1984-03-21 | 1984-03-21 | Optical calculator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0721604B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63153518A (en) * | 1986-07-29 | 1988-06-25 | Agency Of Ind Science & Technol | Optical shutter information processor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632122A (en) * | 1979-08-25 | 1981-04-01 | Univ Tohoku | Light multivibrator |
-
1984
- 1984-03-21 JP JP59053912A patent/JPH0721604B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632122A (en) * | 1979-08-25 | 1981-04-01 | Univ Tohoku | Light multivibrator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63153518A (en) * | 1986-07-29 | 1988-06-25 | Agency Of Ind Science & Technol | Optical shutter information processor |
Also Published As
Publication number | Publication date |
---|---|
JPH0721604B2 (en) | 1995-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101160826B1 (en) | Liquid crystal display including sensing element | |
US9898121B2 (en) | Integrated capacitive sensing and displaying | |
US20150002462A1 (en) | Control method and device for touch display panel, and display device | |
KR0158030B1 (en) | Color liquid crystal display device | |
KR20070078526A (en) | Display device and processing apparatus of sensing signal | |
JP4856038B2 (en) | Liquid crystal display device and driving method thereof | |
CN102841461A (en) | Integrated panel and switchable stereoscopic display device using same | |
US8698167B2 (en) | Light sensor and display apparatus having the same | |
KR20060065333A (en) | Display panel and display device including sensing element | |
US9741296B2 (en) | Driving method of a display device, and a display device | |
CN110825269A (en) | Display panel, driving method thereof and display device | |
EP0464898B1 (en) | An optical data processing device | |
CN111290069B (en) | Liquid crystal display device having a plurality of pixel electrodes | |
JPS60196733A (en) | Optical arithmetic unit | |
CN114787758A (en) | Fingerprint identification substrate, driving method thereof and display device | |
CN102138119A (en) | Display device | |
TWI376625B (en) | ||
JP2763095B2 (en) | Optical shutter information processing device | |
KR20070044952A (en) | Thin film transistor array panel and liquid crystal display | |
JPH07295518A (en) | Color liquid crystal display device | |
JPS585014U (en) | liquid crystal display device | |
JPS623426B2 (en) | ||
JPS5851276B2 (en) | Driving method of liquid crystal display device | |
JPH0285831A (en) | Parallel light arithmetic unit | |
JPH02198427A (en) | Liquid crystal space optical modulator and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |