JPS60194387A - Electronic watch with recording and regeneration function - Google Patents

Electronic watch with recording and regeneration function

Info

Publication number
JPS60194387A
JPS60194387A JP59048532A JP4853284A JPS60194387A JP S60194387 A JPS60194387 A JP S60194387A JP 59048532 A JP59048532 A JP 59048532A JP 4853284 A JP4853284 A JP 4853284A JP S60194387 A JPS60194387 A JP S60194387A
Authority
JP
Japan
Prior art keywords
circuit
ram
recording
audio
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59048532A
Other languages
Japanese (ja)
Inventor
Minoru Watanabe
稔 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP59048532A priority Critical patent/JPS60194387A/en
Publication of JPS60194387A publication Critical patent/JPS60194387A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G17/00Structural details; Housings
    • G04G17/02Component assemblies
    • G04G17/06Electric connectors, e.g. conductive elastomers
    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G13/00Producing acoustic time signals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

PURPOSE:To reduce the number of connection terminals between circuit boards and enhance mounting yield, by mounting circuit groups comprising electronic elements to two or more of circuit boards in a dispersed state and mounting RAM and an RAM drive circuit on the same circuit board. CONSTITUTION:Function, such that a voice signal is converted to a digital code which is, in turn, stored in RAM and the digital code is again read to the converted to the voice signal, is assembled in a wristwatch. In this electronic watch with recording and regeneration function, circuit groups constituting the electronic watch and the recording and regeneration function are mounted to two circuit boards 48, 50 in a dispersed state. That is, circuit elements such as a central control IC chip, a voice amplifying IC or a quartz vibrator are mounted to one circuir board 48 while RAM storing digitalized sound and an RAM drive circuit IC chip for the analysis and synthesis of voice are mounted to the other circuit board 50 and both circuit boards are connected by a connector 59 formed by alternately laminating conductive rubber and insulating rubber.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICメモリーを用いた録音再生機能付電子時計
の実装構造に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a mounting structure of an electronic timepiece with a recording and playback function using an IC memory.

〔発明の背景〕[Background of the invention]

従来より、音声信号をディジタル符号に変換し、書き込
み、読み出しの可能なRAMに記憶させ再度ディジタル
符号を音声信号に復調する録音再生機能を腕時計内に装
備し、メモ機能や音声によるアラーム機能を持たせよう
とする提案が行われていたが、記憶部のRAMの容量や
、消費電流の点で腕時計にするには至ってなかった。
Traditionally, wristwatches have been equipped with a recording and playback function that converts audio signals into digital codes, stores them in writeable and readable RAM, and demodulates the digital codes back into audio signals, and has a memo function and a voice alarm function. However, it was not possible to make it into a wristwatch due to the memory capacity of the RAM and the current consumption.

しかるに近年IC技術の向上はめざましく、スタティッ
ク駆動のRAMで64にビットのものまで市販されるに
至り短時間の録音再生機能を腕時計に持たせることが可
能となった。
However, in recent years, IC technology has improved dramatically, and statically driven RAM with 64 bits is now commercially available, making it possible to equip wristwatches with short-term recording and playback functions.

〔従来技術と問題点〕[Conventional technology and problems]

しかしながら従来の時刻表示のみを行う時計に比べ構成
要素の増加や回路システムの大型化により時計が大きく
なり、使用感が悪くなったり、デザイン的な美しさに欠
ける等の欠点があった。
However, compared to conventional watches that only display the time, they have disadvantages such as an increase in the number of components and a larger circuit system, making the watch larger, making it less comfortable to use, and lacking in aesthetic design.

〔発明の目的〕[Purpose of the invention]

本発明は高密度実装を行うことによりかかる欠点を除去
し録音再生機能を有しながら小型の腕時計を提供せんと
するものである。
The present invention aims to eliminate such drawbacks by implementing high-density packaging, and to provide a small-sized wristwatch that has a recording and playback function.

〔発明の実施例〕[Embodiments of the invention]

以下図面に従って説明する。 This will be explained below according to the drawings.

第1図は本発明の実施例の時計外観を示す平面図であり
、第2図は第1図に示す時計のデジタル表示セグメント
の平面図である。
FIG. 1 is a plan view showing the external appearance of a timepiece according to an embodiment of the present invention, and FIG. 2 is a plan view of a digital display segment of the timepiece shown in FIG.

時計ケースの胴1には指針表示部2とディジタル表示部
3及び音声の人、出力をするスピーカーの放音孔4及び
外部操作部材としてIJ、−ズ5、プツシ−ボタン6.
7.8が設けられている。
The body 1 of the watch case includes a pointer display section 2, a digital display section 3, a sound output hole 4 for a speaker that outputs sound, and an IJ, an earpiece 5, and a pushbutton 6 as external operating members.
7.8 is provided.

時計機能及び操作方法について述べる。指針表示部2は
時針9、分針10、秒針11の三針により時分秒の時刻
を表示し リューズ5を一段引き状態にすることにより
運針を停止し、その状態でリューズ5を回転し時刻合わ
せを行い、リューズ5を押し込むと同時に運針を開始す
る。ディジタル表示部2は第2図に示すセグメントを有
しており、第3図のフローチャートに示す様にプツシ−
ボタン7C8W、)の操作により時刻表示モード→カレ
ンダー表示モード→アラーム時刻表示モード→録音モー
ド→時刻表示モードへと順環形式で各モードを選択表示
する。
This section describes the watch functions and operating methods. The hand display section 2 displays the hours, minutes, and seconds using three hands: hour hand 9, minute hand 10, and second hand 11.Hand movement is stopped by pulling the crown 5 to the first position, and in this state, the crown 5 is rotated to set the time. When the crown 5 is pushed in, the hands start moving at the same time. The digital display section 2 has the segments shown in FIG. 2, and the push button as shown in the flow chart of FIG.
By operating the buttons 7C, 8W, ), each mode is selected and displayed in the following order: time display mode → calendar display mode → alarm time display mode → recording mode → time display mode.

ブツシュボタン6(SW2 )は修正桁選択機能及び録
音機能を有し、ブツシュボタン8(SW3)は修正機能
、再生機能、アラーム音モニター機能を有する。第3図
に従って操作方法を説明する。
The button 6 (SW2) has a correction digit selection function and a recording function, and the button 8 (SW3) has a correction function, a playback function, and an alarm sound monitoring function. The operating method will be explained according to FIG.

時刻表示モードでは時分秒、午前(A)又は午後(P 
)を表示している。SW3を押すと以前に録音した音声
を再生する。再生音はSW3を押していp間発生しSW
3をはなすと一担停止し、再度押すと停止した次から続
けて再生する一時停止機能を有し計6秒間再生出来る。
In time display mode, hour, minute, second, morning (A) or afternoon (P)
) is displayed. Press SW3 to play the previously recorded audio. The playback sound is generated by pressing SW3 and pressing SW
If you release the 3 button, it will pause, and if you press it again, it will continue playing from the point where it stopped, allowing you to play for a total of 6 seconds.

時刻修正はSW2を2秒間押しつづけると修正状態にな
り秒表示が点滅する。ここでSW3を押すと秒表示が2
9秒以前では分表示を桁上げせず0秒にリセットされ、
30秒以後では分表示を1分繰り上げて0秒にリセット
される。さらにSW2を押すと分の桁が点滅しSW3を
押ずと1分ずつ加えられる。又、修正量が多い場合は、
SW3を2秒以上押し続けると連続して自動的に分が歩
進する。
To adjust the time, press and hold SW2 for 2 seconds to enter the adjustment state and the seconds display will blink. If you press SW3 here, the seconds display will change to 2.
Before 9 seconds, the minute display will not be incremented and will be reset to 0 seconds.
After 30 seconds, the minute display is advanced by 1 minute and reset to 0 seconds. If you press SW2 further, the minute digit will blink, and if you do not press SW3, you will be able to add one minute at a time. Also, if the amount of correction is large,
If SW3 is held down for 2 seconds or more, the minutes will automatically advance continuously.

次にSW、を押すと時の桁が修正可能となり、さらにS
W2を押すと午前(A)と午後(P)が挿圧可能となる
。さらにSW2を押すと12時間制と24時間制の切り
替え状態となる。さらにSW2を押すと通常の時刻表示
モードとなる。各修正桁でSW2を操作することにより
修正が可能である。また点線のフローチャー1トは2〜
3分のタイマーが働いて操作をしなくても自動的に復帰
するものである。
Next, press SW to adjust the hour digits, and then press SW.
When W2 is pressed, pressure can be inserted in the morning (A) and afternoon (P). Further pressing SW2 switches between the 12-hour system and the 24-hour system. When SW2 is further pressed, the normal time display mode is entered. Corrections can be made by operating SW2 at each correction digit. Also, the dotted line flowchart 1 is 2~
A 3-minute timer activates and automatically returns the device without any operation.

カレンダー表示モードでは月、日、曜日が表示され修正
は同様にSW2で修正桁を選択し、SW3で修正を行う
。本モードにおいてもSW。
In the calendar display mode, the month, date, and day of the week are displayed, and corrections are made by selecting the correction digit with SW2 and making corrections with SW3. SW also in this mode.

による音声の再生が可能である。It is possible to playback the audio by.

アラーム時刻表示モードではアラームがセットされてい
る場合アラームセント時刻の時、分が表示され、アラー
ムモード時刻表示モードであ゛ることを示すALの文字
が表示される。もしアラームがセットされてない場合は
0FFALの文字が表示される。この状態でSW、を押
すとアラーム音のモニターが可能である。
In the alarm time display mode, when an alarm is set, the hours and minutes of the alarm cent time are displayed, and the characters AL indicating that the alarm mode is in the time display mode are displayed. If no alarm is set, the characters 0FFAL will be displayed. In this state, pressing SW allows you to monitor the alarm sound.

アラーム音はメロディ−だけを発音する場合とメロディ
−1録音音声の再生、メロディ−の順に連続して発音す
る場合とが選択可能であり、アラーム音のモニターの際
には選択されたアラーム音が発音する。アラームセント
状態の修正方法はSW2を2秒間押し続けることにより
修正状態に入り時分もしくはOFFが点滅しSW3を押
すことによりアラームセットのON、OFFが切り替え
られる。
The alarm sound can be selected to produce only the melody, or to play the melody 1 recorded audio and then produce the melody consecutively. When monitoring the alarm sound, the selected alarm sound will be played. pronounce. To correct the alarm set state, press and hold SW2 for 2 seconds to enter the correction state, where the hours and minutes or OFF flash and press SW3 to switch the alarm set ON or OFF.

次にSW2を押すとアラーム時刻のAもしくはPと時の
桁が点滅しSW3により時の桁の修正が可能であり、次
にSW2を押すと分の桁が点滅し分の桁が修正が可能で
ある。次にSW2を押すと前に説明したアラーム音の選
択状態となりVOICEもしくはALMの文字が点滅し
ており、SW、を押すことにより交互に選択される。次
にSW2を押すとアラーム時刻表示モードの初期状態に
復帰する。
Next, when you press SW2, the A or P and hour digits of the alarm time flash, and you can correct the hour digits using SW3.Next, when you press SW2, the minute digits flash and the minute digits can be corrected. It is. Next, when SW2 is pressed, the alarm sound is selected as described above, and the letters VOICE or ALM are blinking, and they can be selected alternately by pressing SW2. Next, press SW2 to return to the initial state of alarm time display mode.

録音モードでは最初RPC5の文字が表示され録音可能
状態であることを示す。6の数字は残り録音時間を表示
するものでSW2を押すことにより点滅しながら減少し
、録音時間が0になると0を表示し点滅を止める。
In the recording mode, the characters RPC5 are initially displayed to indicate that recording is possible. The number 6 indicates the remaining recording time and decreases while blinking by pressing SW2. When the recording time reaches 0, it displays 0 and stops blinking.

すなわちSW2を押している間だけ録音が可能であり途
中一時停止機能を持っている。録音モードにおいてSW
3を押すとPLY6を表示し再生状態となり数字が点滅
しながら減少し0を表示するまで6秒間再生する。
That is, recording is possible only while SW2 is pressed, and has a pause function. SW in recording mode
When 3 is pressed, PLY6 is displayed and the game enters a playback state, with the numbers decreasing while blinking and playing for 6 seconds until 0 is displayed.

また一時停止機能も有する。また録音時間を満了しなく
てもSW2を離しSW3を押すことにより先頭より再生
が可能であり、再生時間を満了しな(てもSW3を離し
SW2を押すことにより先頭より録音が可能である。
It also has a pause function. Furthermore, even if the recording time does not expire, it is possible to play from the beginning by releasing SW2 and pressing SW3, and even if the playback time does not expire (by releasing SW3 and pressing SW2, it is possible to record from the beginning).

第4図は第1図に示す実施例の指針表示部2を駆動する
システムブロック図であり、水晶発振回路12で発振し
た時間基準信号を分周回路13で分周し111zの信号
を得、駆動回路14によりステンプモーター15を駆動
する。1秒に1ステツプ駆動されたステンプモーターの
回転は減速輪列を介して秒針11、分針10、時針9に
伝達され時刻を表示する。
FIG. 4 is a system block diagram for driving the pointer display unit 2 of the embodiment shown in FIG. A step motor 15 is driven by a drive circuit 14. The rotation of the step motor, which is driven one step per second, is transmitted to the second hand 11, minute hand 10, and hour hand 9 via a reduction gear train to display the time.

第5図は第1図のディジタル表示部2の駆動及び録音機
能を動作するシステムブロック図である。
FIG. 5 is a block diagram of a system that operates the driving and recording functions of the digital display section 2 of FIG. 1.

16は時間基準発振回路、分周回路、液晶表示装置17
を駆動するデコーダー、ドライバー、外部操作部材18
のスイッチ操作を受けてシステムを制御する制御回路等
を含む中央制御回路である。
16 is a time reference oscillation circuit, a frequency dividing circuit, and a liquid crystal display device 17
Decoder, driver, external operation member 18 that drives
This is a central control circuit that includes a control circuit that controls the system in response to switch operations.

19はマイクロホン兼用のスピーカーである。19 is a speaker that also serves as a microphone.

20は中央制御回路16の制御のもとに録音時にスピー
カー19からの音声信号をバンドパスフィルターを通し
て電圧増巾したり、再生時にスピーカー19を駆動する
ため電流増巾を行うアンプ回路である。
Reference numeral 20 denotes an amplifier circuit which, under the control of the central control circuit 16, amplifies the voltage of the audio signal from the speaker 19 through a band-pass filter during recording, and amplifies the current to drive the speaker 19 during playback.

21は中央制御回路16の制御の下にアンプ回路20か
らの入力信号をディジタル符号化してItAM22へ書
き込みを行ったり、ltAM22からディジタル符号を
読み出して音声信号へ復調する分析合成)LAM駆動回
路である。
21 is an analysis/synthesis LAM drive circuit that digitally encodes the input signal from the amplifier circuit 20 and writes it into the ItAM 22 under the control of the central control circuit 16, and reads the digital code from the ItAM 22 and demodulates it into an audio signal. .

システムの動作は外部操作部材18の操作により中央制
御回路16が状態を液晶表示装置17に表示するととも
にアンプ回路20、分析合成1(A M駆動回路21に
制御信号を発する。録音状態になった時スピーカー19
よりの入力信号はアンプ回路20により増巾され分析合
成RAM駆動回路21によりディジタル符号化されRA
M22に書き込まれる。再生状態では分析合成RA M
駆動回路21によりItAM22からディジタル符号が
読み出され音声信号に復調(合成)されアンプ回路20
に、l:り電流増巾されてスピーカー19を駆動する。
The operation of the system is such that the central control circuit 16 displays the status on the liquid crystal display 17 by operating the external operating member 18, and also issues a control signal to the amplifier circuit 20 and the analysis/synthesis 1 (AM drive circuit 21). hour speaker 19
The input signal from the
Written to M22. In the playback state, the analysis and synthesis RAM
The digital code is read out from the ItAM 22 by the drive circuit 21, demodulated (synthesized) into an audio signal, and then sent to the amplifier circuit 20.
Then, the current is amplified to drive the speaker 19.

第6図は第5図のアンプ回路200回路図を示す。FIG. 6 shows a circuit diagram of the amplifier circuit 200 of FIG.

信号C1は中央制御回路16からの制御信号であり録音
時にはゲート26.24を開き、オペアンプ25.26
を活性状態とし、オペアンプ27.28を高インピーダ
ンス状態とする。封手時にはその逆となる。
The signal C1 is a control signal from the central control circuit 16, which opens the gate 26.24 during recording and opens the operational amplifier 25.26.
is activated, and the operational amplifiers 27 and 28 are placed in a high impedance state. The opposite is true when sealing.

信号C2、C6は同様に中央制御回路16からの制御信
号でゲート29.30を開閉して分析合成1(AM駆動
回路21からの再生音声信号APLAYと中央制御回路
16からのメロディ−信号BZの選択を行う信号である
Similarly, signals C2 and C6 are generated by opening and closing gates 29.30 using control signals from the central control circuit 16 to analyze and synthesize 1 (the reproduced audio signal APLAY from the AM drive circuit 21 and the melody signal BZ from the central control circuit 16). This is a signal for making a selection.

録音時の入力側アンプはバイポーラトランジスタ61及
びオペアンプ25.26とR8C累子による3段のアン
プ及びバンドパスフィルターにより構成され出力A R
E Cは分析合成1(AM駆動回路21へ出力している
The input amplifier during recording is composed of a bipolar transistor 61, an operational amplifier 25, 26, a three-stage amplifier with an R8C amplifier, and a bandpass filter, and the output A R
EC is the analysis/synthesis 1 (outputted to the AM drive circuit 21).

再生時の出力側アンプはオペアンプ27.28及びRC
索子によりバンドパスフィルターとプッシュプル回路を
構成し、スピーカー19をプツシ−プル駆動している。
The output side amplifier during playback is an operational amplifier 27.28 and RC.
A band-pass filter and a push-pull circuit are formed by the cables, and the speaker 19 is driven in a push-pull manner.

第7図は第5図の分析合成1$ A M駆動回路21の
詳細ブロック図である。
FIG. 7 is a detailed block diagram of the analysis/synthesis 1$AM drive circuit 21 of FIG.

本実施例に於いては音声の符号化方式としてADM(適
応差分変調)方式を用いており、ADM方式とは音声信
号を高い周波数でサンプリングし隣接するサンプル値の
比較により正と負の1ビツトで量子化し、しかも量子化
巾を可変とし音声の急激な変化に対し量子化幅を大きく
し、はとんど変化しない信号に対しては量子化巾を小さ
くすることによりサンプリング周波数を比較的低くして
も音声信号に対する追随性を良くし雑音を減らす方式で
ある。
In this embodiment, the ADM (adaptive differential modulation) method is used as the audio encoding method, and the ADM method is a method in which the audio signal is sampled at a high frequency and the positive and negative 1 bits are extracted by comparing adjacent sample values. Furthermore, the quantization width is made variable, increasing the quantization width for sudden changes in audio, and reducing the quantization width for signals that rarely change, thereby keeping the sampling frequency relatively low. This method improves the ability to follow audio signals and reduces noise.

第7図の分析合成RA M駆動回路21はコンパレータ
62、データ保持回路66、量子死中演算回路64、演
算回路65、D−Aコンバータ66、シフトレジスタ3
7、アドレスカウンタ68とからなり、録音時にはアン
プ回路20からの音声信MARECと1サンプリング前
のD−Aコンバータ36の値コンパレータ62で比較し
その大小により正(1)又は負(0)の1ピツトデータ
を出力しシフトレジスタ37へ入力すると同時にデータ
保持回路66へ入力する。
The analysis/synthesis RAM drive circuit 21 shown in FIG.
7. It consists of an address counter 68, and during recording, the audio signal MAREC from the amplifier circuit 20 is compared with the value of the D-A converter 36 one sampling before by the comparator 62, and depending on the magnitude, the value is positive (1) or negative (0). The pit data is output and input to the shift register 37 and simultaneously input to the data holding circuit 66.

データ保持回路66に保持された2サンプル前、■サン
プル前、今回サンプルの合計3ビツトのビットデータに
従って量子化中漬p:回路34VCより量子化巾を決定
し、演算回路65により前回のデジタル量に加算(もし
くは減算)lj)−Aコンバータ66によりアナログ出
力を得る。そして次のサンプリング時に入力信号A R
E Cとコンパレータ32で比較し次のビットデータを
出力する。
Quantization intermediate p: The quantization width is determined by the circuit 34VC, and the previous digital amount is determined by the arithmetic circuit 65. An analog output is obtained by adding (or subtracting) lj) to -A converter 66. Then, at the next sampling time, the input signal A R
It is compared with EC by a comparator 32 and the next bit data is output.

シフトレジスタ67は1ビツトの7リアルデータを8ビ
ツトのパラレルデータに変換しRA M22へ送り出す
ためのもので、アドレスカウンタ68の示すアドレスへ
パラレル出力し、RA M22へ書き込む。
The shift register 67 is for converting 1-bit 7 real data into 8-bit parallel data and sending it to the RAM 22. The shift register 67 outputs it in parallel to the address indicated by the address counter 68 and writes it into the RAM 22.

再生時は逆にRAM22から8ビツトデータを読み出し
データ保持回路66へシリアルに転送し量子死中演算回
路34、演算回路65、D−Aコンバータ66によって
音声信号APLAYを復調しアンプ回路20へ出力する
Conversely, during playback, 8-bit data is read from the RAM 22 and transferred serially to the data holding circuit 66, and the audio signal APLAY is demodulated by the quantum dead calculation circuit 34, calculation circuit 65, and D-A converter 66 and output to the amplifier circuit 20. .

第19図は回路構成図であり、中央制御回路ICチップ
75、アンプ回路ICチップ76、音声分析合成RA 
M駆動回路ICチップ86、RAM22の4個のIC及
び水晶振動子81、トリマコンデンザ82.1−ランジ
スタ83、コンデンサ、抵抗により構成されている。
FIG. 19 is a circuit configuration diagram, including a central control circuit IC chip 75, an amplifier circuit IC chip 76, and a voice analysis/synthesis RA.
The M drive circuit is composed of four ICs: an IC chip 86, a RAM 22, a crystal oscillator 81, a trimmer capacitor 82.1, a transistor 83, a capacitor, and a resistor.

次に本実施例の構造について説明する。Next, the structure of this embodiment will be explained.

第8図は文字板側から見たモジー一段部の平面図、第9
図は裏蓋側から見たモジー一段部の平面図であり、第1
O図、第12図はモジュールの主要部の断面図である。
Figure 8 is a plan view of the first stage of the mozzie seen from the dial side, Figure 9
The figure is a plan view of the first stage of the mozzie seen from the camera back side.
Figure O and Figure 12 are cross-sectional views of the main parts of the module.

第11図に従って基本的構造を説明1−ると、ケースの
胴1には指針表示部の風防ガラス28が接着され、さら
にスピーカー19の放音孔を備えたカバー板39とカバ
ー板69に接着されたカッ<−布40が接着されている
。スピーカー19はOIJソング1によりケースに保持
されている。
The basic structure will be explained in accordance with FIG. The cut cloth 40 is glued. Speaker 19 is held in the case by OIJ song 1.

指針表示モジュール42は第17図、第18図に平面図
で示す様に独立したモジュールであり、デジタル表示音
声モジュールとは全(別に電池46、時計ICAAステ
ンブモータ15、輪列101等を有し時計機能指針表示
機能を有しケースに組込む際外形形状及び段部45によ
りデジタル表示音声モジュールと位置決め結合される。
The pointer display module 42 is an independent module as shown in plan views in FIGS. 17 and 18, and has a battery 46, a clock ICAA stem motor 15, a wheel train 101, etc. It has a function guide display function, and when assembled into a case, it is positioned and connected to a digital display audio module by its external shape and stepped portion 45.

指針表示モジュール42には文字板46と時針9、分針
10、秒針11が押込み固定されている。
A dial 46, an hour hand 9, a minute hand 10, and a second hand 11 are pushed into and fixed to the pointer display module 42.

デジタル表示音声モジュールはプラスチックで成形され
たt仮晶セル支持枠47、第1回路基板48プラヌチノ
クで成形された回路支持台49、第2回路基板50の積
層構造となっており第12図に示すように液晶セル支持
枠47に押込み固定された4本の支柱51により位置決
めされネジ52により固定されている。
The digital display audio module has a laminated structure consisting of a pseudocrystal cell support frame 47 molded from plastic, a first circuit board 48, a circuit support base 49 molded from planutinok, and a second circuit board 50, as shown in FIG. It is positioned by four pillars 51 pushed into the liquid crystal cell support frame 47 and fixed by screws 52 as shown in FIG.

第12図に示されるように電池56.54は回路支持台
49の電池収納部に収納されており電池側圧バネ55に
よりVDIll(OV)が第1回路基板48及び第2回
路基板50に接続され、亀池受バネ56によりVss+
、(1,5V)が第11gl路基板基板50続され、電
池受バネ57によりV Bgll(−3V)が両方の回
路基板に接続されている。
As shown in FIG. 12, the batteries 56 and 54 are housed in the battery compartment of the circuit support stand 49, and the battery side pressure springs 55 connect VDIll (OV) to the first circuit board 48 and the second circuit board 50. , Vss+ by Kameike receiving spring 56
, (1,5V) are connected to the 11th gl circuit board 50, and VBgll (-3V) is connected to both circuit boards by a battery receiving spring 57.

第1回路基板48と第2 u]路基板50との間で、電
源以外の電気信号は第11図に示されるように回路支持
台47に設けられたコネクタ収納部58に収納された専
電ゴムと絶縁ゴムを交互に積層したコネクタ59により
結合されている。
Between the first circuit board 48 and the second circuit board 50, electrical signals other than the power supply are transmitted through a dedicated power supply housed in a connector housing 58 provided on the circuit support base 47, as shown in FIG. They are connected by a connector 59 made of alternate layers of rubber and insulating rubber.

またスピーカの端子板60と第1回路基板48との間は
液晶セル支持枠47のコイルスプリング収納部61に収
納されたコイルスプリング63により電気的に結合され
ている。
Further, the terminal plate 60 of the speaker and the first circuit board 48 are electrically coupled by a coil spring 63 housed in a coil spring housing section 61 of the liquid crystal cell support frame 47.

第10図はデジタル表示部と操作スイッチ部の断面図を
示す。ケースの胴1には風防ガラス65が接着されてい
る。液晶セル支持枠47の液晶セル収納部に液晶セル6
6、反射板67、液晶セルスヘーサ−68が収納され、
液晶セルコネクタ69により第1回路基板48と液晶セ
ル66との電気的結合を得ている。
FIG. 10 shows a sectional view of the digital display section and the operation switch section. A windshield glass 65 is bonded to the body 1 of the case. The liquid crystal cell 6 is placed in the liquid crystal cell storage portion of the liquid crystal cell support frame 47.
6. A reflector plate 67 and a liquid crystal cell spacer 68 are housed.
The first circuit board 48 and the liquid crystal cell 66 are electrically connected by a liquid crystal cell connector 69 .

プノシュホタン6は0リング70により防水され胴1に
Eリング71で抜は止めされている。第1回路基板48
のブツシュボタンに対応する位置にスイッチ端子が配置
され絶縁シート72、スイッチバネ76が位置決め積層
されている。絶縁シート72には丸穴74が設けられて
いる。スイッチバネ76は第1回路基板48の■。Dに
当接しており、また球状の浅いしぼり加工がほどこされ
ており、ブツシュボタン6を押すことKより適当なりリ
ック感を伴ってスイッチバネの球状部がへこんで第1回
路基板48のスイッチ端子と接触しスイッチが入る。そ
してプツシ−ボタン6をはなせばスイッチバネ76が復
帰し接点ははなれる。
The Punoshhotan 6 is waterproofed by an O-ring 70 and is prevented from being removed from the body 1 by an E-ring 71. First circuit board 48
A switch terminal is arranged at a position corresponding to the bush button, and an insulating sheet 72 and a switch spring 76 are laminated for positioning. A round hole 74 is provided in the insulating sheet 72. The switch spring 76 is attached to the first circuit board 48 . The spherical part of the switch spring is in contact with D, and has a shallow spherical shape, and when the button 6 is pressed, the spherical part of the switch spring is depressed with a proper lick feeling, and the switch of the first circuit board 48 is pressed. It makes contact with the terminal and turns on the switch. Then, when the pushbutton 6 is released, the switch spring 76 returns and the contact is released.

第8図の通気孔75はスピーカー19の背面からの空間
と裏蓋側の空間を音響的に結合する通気孔であり時計内
の空間をスピーカーの背圧容積として最大限に利用する
ためのものである。
The ventilation hole 75 in Fig. 8 is a ventilation hole that acoustically connects the space from the back of the speaker 19 and the space on the back cover side, and is intended to maximize the use of the space inside the watch as the back pressure volume of the speaker. It is.

第13図、第14図は第1回路基板48の平面図であり
、図面上細い配線は鳴略しである。中央′制御回路IC
チップ75、アンプ回路ICチップ76がワイヤボンデ
ィングにより実装されている。
13 and 14 are plan views of the first circuit board 48, and thin wires are omitted from the drawings. Central control circuit IC
A chip 75 and an amplifier circuit IC chip 76 are mounted by wire bonding.

端子77はスイッチ端子であり、端子78はスピーカー
19との接続端子であり、端子群79は液晶セル66へ
の出力端子である。端子群80は第2回路基板50との
結合端子群である。第1回路基板48には他に水晶振動
子81、トリマーコンデンサ82、トランジスタ86、
チップコンデンサ84が実装されている。封止枠85は
IC実装の際ポツティング樹脂の流れ止めを1−るもの
である。
Terminal 77 is a switch terminal, terminal 78 is a connection terminal with speaker 19, and terminal group 79 is an output terminal to liquid crystal cell 66. The terminal group 80 is a group of terminals connected to the second circuit board 50. The first circuit board 48 also includes a crystal oscillator 81, a trimmer capacitor 82, a transistor 86,
A chip capacitor 84 is mounted. The sealing frame 85 serves to prevent the potting resin from flowing during IC mounting.

第15図、第16図は第2回路基板50の平面図であり
、音声分析合成RA M駆動回路ICチップ86がワイ
ヤボンディングにより実装され、フラットパッケージの
RAM22が半田実装されている。
15 and 16 are plan views of the second circuit board 50, on which a voice analysis and synthesis RAM drive circuit IC chip 86 is mounted by wire bonding, and a flat package RAM 22 is mounted by soldering.

他に電源バックアップのためのチップ抵抗87 4及び
タンタルコンデンサ88が実装されている。
In addition, a chip resistor 874 and a tantalum capacitor 88 for power backup are mounted.

端子群89は第1回路基板48との結合端子群である。The terminal group 89 is a group of terminals connected to the first circuit board 48 .

端子90はV DD、端子91はV5g+1の端子であ
る。
Terminal 90 is a VDD terminal, and terminal 91 is a V5g+1 terminal.

発明の効果〕 以上本実施例のシステム及び構造について説明したが、
録音再生機能付電子時計システムは多数のICを実装す
る必要があり、複数の基板に分散して実装することによ
り実装歩留りの向上が得られ、時計の部品の配置に自由
度が得られる。また第19図の回路構成図を見ても明ら
かな様K I(、AMと1(AMの駆動回路はデータバ
ス及びアドレスの多数の配線を必要とするため同一基板
に配置し基板上の配線パターンで結合することにより基
板間の結合端子数を少なくすることが出来る。このこと
により基板間の電気的結合の信頼性を向上することが出
来ると同時に、コネクタ部に要するスペースを少なくす
ることが出来て時計の小型化に有利であり本発明の実施
効果は犬である。
Effect of the invention] The system and structure of this embodiment have been explained above, but
An electronic timepiece system with a recording/playback function requires mounting a large number of ICs, and by distributing and mounting them on a plurality of substrates, the mounting yield can be improved and flexibility can be obtained in the arrangement of the parts of the timepiece. Also, as is clear from the circuit configuration diagram in Figure 19, since the driver circuits for KI(, AM and 1(AM) require a large number of data bus and address wiring, they are placed on the same board and the wiring on the board is By connecting with a pattern, it is possible to reduce the number of connection terminals between boards.This improves the reliability of the electrical connection between boards, and at the same time reduces the space required for the connector section. This is advantageous in making watches smaller, and the effect of implementing the present invention is on dogs.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はいずれも本発明の実施例を示すものであり、第1
図は時計の外観を示す平面図、第2図はディジタル表示
セグメントの平面図、第3図は操作フローチャート、第
4図は指針表示部を駆動するシステムブロック図、第5
図はディジタル表示部の駆動及び録音機能を動作するシ
ステムブロック図、第6図はアンプ回路の回路図、第7
図は分析合成RA M駆動回路の詳細ブロック図、第8
図は文字板側から見たモジュールの平面図、第9図は裏
蓋側から見たモジュールの平面図、第10図、第11図
、第12図はモジュールの主要部の断面図、第13図、
第14図は第1回路基板の平面図。 第15図、第16図は第2回路基板の平面図、第17図
、第18図は指針表示モジュールの平面図、第19図は
回路構成図である。 2・・・・・・・・・指針表示部、 3・・・・・・・デジタル表示部、 16・・・・・・中央制御回路、 19・・・・スピーカー、 20・・・・・・アンプ回路、 21・・・・・・分析合成RAM駆動回路。 伸?図 第5図 ’(Δ 伸15図 うセ1ムD看 O 朱
The drawings all show embodiments of the present invention, and the first
2 is a plan view of the digital display segment, 3 is an operation flowchart, 4 is a system block diagram for driving the pointer display, and 5 is a plan view showing the external appearance of the watch.
The figure is a system block diagram that operates the digital display drive and recording function, Figure 6 is a circuit diagram of the amplifier circuit, and Figure 7 is a system block diagram that operates the digital display unit drive and recording function.
Figure 8 is a detailed block diagram of the analysis and synthesis RAM drive circuit.
The figure is a plan view of the module viewed from the dial side, Figure 9 is a plan view of the module viewed from the back cover side, Figures 10, 11, and 12 are sectional views of the main parts of the module, and Figure 13 is a plan view of the module viewed from the dial side. figure,
FIG. 14 is a plan view of the first circuit board. 15 and 16 are plan views of the second circuit board, FIGS. 17 and 18 are plan views of the pointer display module, and FIG. 19 is a circuit diagram. 2... Pointer display section, 3... Digital display section, 16... Central control circuit, 19... Speaker, 20... - Amplifier circuit, 21...Analysis and synthesis RAM drive circuit. Shin? Figure 5' (Δ

Claims (1)

【特許請求の範囲】[Claims] 液晶表示装置等の時刻表示部材、プツシ−ボタン等の外
部操作部材、スピーカー等の音声入力部材、音声°出力
部材、及び水晶発振回路、計時回路、時刻表示部材駆動
回路等を含む時計機能回路、外部操作部材の操作により
全システムを制御する制御回路、音声入力部材よりの音
声信号を増巾したり、音声出力部材を駆動し音声を出力
するアンプ回路、入力した音声信号をディジタル符号に
変換する音声分析回路、ディジタル符号を音声信号に変
換する音声合成回路、ディジタル符号を記憶するRAM
、ディジタル符号をRA M K書き込んだり)t A
 Mから読み出したりするRAM駆動回路等の回路群と
より成る録音再生機能付電子時計に於いて、前記回路群
は3個以上のIC及び抵抗、コンデンサ等の電子素子よ
り成り、内少な(とも1個のICはRAMであり、前記
回路群は2枚以上の回路基板上に分散実装され、RAM
とRA M駆動回路は同一の回路基板上に実装されてい
ることを特徴とする録音再生機能付電子時計。
Time display members such as liquid crystal display devices, external operation members such as pushbuttons, audio input members such as speakers, audio output members, and clock function circuits including crystal oscillation circuits, timekeeping circuits, time display member drive circuits, etc. A control circuit that controls the entire system by operating external operating members, an amplifier circuit that amplifies the audio signal from the audio input member and drives the audio output member to output audio, and converts the input audio signal into digital code. A speech analysis circuit, a speech synthesis circuit that converts digital codes into speech signals, and a RAM that stores digital codes.
, write a digital code to RAMK)tA
In an electronic watch with a recording and playback function, which is made up of a circuit group such as a RAM drive circuit that reads data from the The IC is a RAM, and the circuit group is distributed and mounted on two or more circuit boards, and the RAM
An electronic clock with a recording and playback function characterized in that the RAM drive circuit and the RAM drive circuit are mounted on the same circuit board.
JP59048532A 1984-03-14 1984-03-14 Electronic watch with recording and regeneration function Pending JPS60194387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59048532A JPS60194387A (en) 1984-03-14 1984-03-14 Electronic watch with recording and regeneration function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59048532A JPS60194387A (en) 1984-03-14 1984-03-14 Electronic watch with recording and regeneration function

Publications (1)

Publication Number Publication Date
JPS60194387A true JPS60194387A (en) 1985-10-02

Family

ID=12805972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59048532A Pending JPS60194387A (en) 1984-03-14 1984-03-14 Electronic watch with recording and regeneration function

Country Status (1)

Country Link
JP (1) JPS60194387A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381400U (en) * 1986-11-14 1988-05-28
US6043625A (en) * 1993-07-29 2000-03-28 Eastman Kodak Company Battery charging system with battery type and polarity discrimination

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381400U (en) * 1986-11-14 1988-05-28
US6043625A (en) * 1993-07-29 2000-03-28 Eastman Kodak Company Battery charging system with battery type and polarity discrimination

Similar Documents

Publication Publication Date Title
US4391530A (en) Electronic timepiece
US4368988A (en) Electronic timepiece having recording function
US3998045A (en) Talking solid state timepiece
US4015422A (en) Solid-state electronic watch assembly
JPH0341800B2 (en)
US5511046A (en) Recordable timepiece
US6940432B1 (en) Subliminal recording device
JPS6212599B2 (en)
JPS60194387A (en) Electronic watch with recording and regeneration function
US4033110A (en) Solid-state electronic watch assembly
US6665233B2 (en) Electronic timekeeping and broadcasting device and method of use
US3672153A (en) Miniaturized battery-operated tuning-fork timepiece
US3925978A (en) Time correcting arrangement for electronic wrist watches
CN2769963Y (en) Multifunction hand type quartzcrystal clock
JPS60113180A (en) Timepiece with sound recording memorandum
JPS6017384A (en) Alarm clock
JPS6237475B2 (en)
CN2200194Y (en) Time-piece with alarm
JP2566904B2 (en) Voice input device
JPS621230B2 (en)
CN2662307Y (en) Inner recording and line recording MP3 watch
CN2268269Y (en) Speech-sound random-access device for watch
KR200204623Y1 (en) Watch
CN2108951U (en) Digital clock/watch language chronopher
JPS6212600B2 (en)