JPS60191572A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS60191572A
JPS60191572A JP4751784A JP4751784A JPS60191572A JP S60191572 A JPS60191572 A JP S60191572A JP 4751784 A JP4751784 A JP 4751784A JP 4751784 A JP4751784 A JP 4751784A JP S60191572 A JPS60191572 A JP S60191572A
Authority
JP
Japan
Prior art keywords
electron beam
horizontal
period
circuit
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4751784A
Other languages
Japanese (ja)
Inventor
Akira Yamashita
彰 山下
Shizuo Inohara
猪原 静夫
Sadahiro Takuhara
宅原 貞裕
Minoru Ueda
稔 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4751784A priority Critical patent/JPS60191572A/en
Publication of JPS60191572A publication Critical patent/JPS60191572A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To reproduce a white level with good quality by passing through an electron beam including a guard band part when a white peak part of a video signal is displayed. CONSTITUTION:An electron beam is shut off tmporarily by providing a guard band of a width PW1 between R, G, B signals in the output of a pulse width modulation (PWM) circuit in general during the period. Since the PWM output width takes a maximum value PW2 all R, G, B outputs when a display output is at white peak, no guard band is required in this case. Then the passing of the electron beam is increased and the luminance of a white peak display part is increased by bringing the level to the H level also during the period of PW1.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーンLの画面を垂直方向1ζ複数の区
分に分割したときのそれぞれの区分毎に電子ビームを発
生させ、各区分毎にそれぞれの電子ビームを垂直方向に
偏向して複数のラインを表示し、全体としてテレビジョ
ン画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when the screen L is divided into a plurality of divisions in the vertical direction, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来例の構成とその問題点 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさIこ比して奥行きが非常に長
く、薄形のテレビジョン受像機を作成することは不可能
であった。また、平板状の表示素子として最近EL表示
素子、プラズマ表示装置、液晶表示素子等が開発されて
いるが、いずれも輝度、コントラスト、カラー表示等の
性能ノ面で不十分であシ、実用化される1こは至ってい
ない。
Conventional configurations and their problems Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size. It has been impossible to create thin television receivers. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, so they cannot be put into practical use. The one person who is expected to do so has not yet reached it.

そこで電子ビームを用いて平板状の表示装置を達成する
ものとして、本出願人は特願昭56−20618号(特
開昭57−185590号公報)lこより、新規な表示
装置を提案した。
Therefore, in order to achieve a flat display device using electron beams, the present applicant proposed a new display device in Japanese Patent Application No. 56-20618 (Japanese Unexamined Patent Publication No. 57-185590).

これは、スクリーンtの画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームヲ発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。
In this method, when the screen t is vertically divided into multiple sections, an electron beam is generated for each section, and each electron beam is deflected vertically for each section to display multiple lines. , which displays a television image as a whole.

まず、ここで用いられる画傅表示素子の基本的な一構成
例を第1図に示して説明する。この表示累子は、後方か
ら前方に向って順1こ、背面電極(1)、ビーム源とし
ての線陰極(2)、垂直集束電極(3) (8’)、垂
直偏向電極(4)、ビーム流制御電極(5)、水平集束
電極(6)、水平偏向電極(7)、ビーム加速電極(8
)およびスクリーン板(9)が配置されて構成されてお
シ、これらが扁平なガラスバルブ(図示せず)の真空に
なされた内部に収納されている。ビーム源としての線陰
極(2)は水平方向:こ線状に分布する電子ビームを発
生するように水平方向に張架されておシ、かかる線陰極
(2)が適宜間隔を介して垂直方向に複数本(図では(
2a)〜(2d)の4本のみ示している)設けられてい
る。この実施例では15本設けられているものとする。
First, a basic configuration example of the image display element used here will be explained with reference to FIG. This display panel consists of, in order from the back to the front: a back electrode (1), a line cathode (2) as a beam source, a vertical focusing electrode (3) (8'), a vertical deflection electrode (4), Beam flow control electrode (5), horizontal focusing electrode (6), horizontal deflection electrode (7), beam acceleration electrode (8)
) and a screen plate (9), which are housed in the evacuated interior of a flat glass bulb (not shown). The line cathode (2) as a beam source is stretched horizontally so as to generate an electron beam distributed in a horizontal direction. multiple books (in the figure)
Only four of them (2a) to (2d) are shown) are provided. In this embodiment, it is assumed that 15 pieces are provided.

それらを(2a)〜(2o)とする。これらの線陰極(
2)はたとえば10〜20μyのタングステン線の表面
Iこ熱喧子放出用の酸化物陰極材料が塗着されて構成さ
れている。そして、これらの線陰極(2a)〜(2o)
は電流が流されることによシ熱電子ビームを発生しつる
ように加熱されておシ、後述するように、L記の線陰極
(2a)から順に一定時間ずつ電子ビームを放出するよ
うに制御される。背面電極(1)は、その一定時間電子
ビームを放出すべく制御される線陰極以外の他の線陰極
からの電子ビームの発生を抑止し、かつ、発生された電
子ビームを前方向だけ1こ向けて押し出す作用をする。
Let them be (2a) to (2o). These line cathodes (
2) is constructed by coating the surface of a tungsten wire with a thickness of 10 to 20 .mu.y with an oxide cathode material for emitting heat particles. And these line cathodes (2a) to (2o)
When a current is passed through the electrode, it generates a thermal electron beam and is heated up, and as described later, the electron beam is controlled to be emitted sequentially from the line cathode (2a) for a certain period of time. be done. The back electrode (1) suppresses the generation of electron beams from line cathodes other than the line cathode that is controlled to emit the electron beam for a certain period of time, and also directs the generated electron beam only once in the forward direction. It has the effect of pushing out toward the target.

この背面電極(1)はガラスバルブの後壁の内面に付着
された導電材料の塗膜によって形成されていてもよい。
This back electrode (1) may be formed by a coating of electrically conductive material applied to the inner surface of the rear wall of the glass bulb.

また、これら背面電極(1)と線陰極(2)とのかわシ
に、面状の電子ビーム放出陰極を用いてもよい。
Further, a planar electron beam emitting cathode may be used to replace the back electrode (1) and the line cathode (2).

垂直集束電極(3)は線陰極(2a)〜(20)のそれ
ぞれと対向する水平方向に長いスリットQOを有する導
電板αυであシ、線陰極(2)から放出された電子ビー
ムをそのスリット(IIを通して取り出し、かつ、垂直
方向に集束させる。水平方向1ライン分(360絵素分
)の電子ビームを同時1こ取り出す。図では、そのうち
の水平方向の1区分のもののみを示している。スリット
C1Oは途中に適宜の間隔で桟が設けられていてもよく
、あるいは、水平方向に小さい間隔(はとんど接する程
度の間隔)で多数個並べて設けられた貫通孔の列で実質
的にスリットとしで構成されてもよい。垂直集束電極(
8′)も同様のものである。
The vertical focusing electrode (3) is a conductive plate αυ having a horizontally long slit QO facing each of the line cathodes (2a) to (20), and directs the electron beam emitted from the line cathode (2) through the slit. (The electron beam is taken out through II and focused in the vertical direction. One horizontal line worth of electron beams (360 picture elements) is taken out at the same time. The figure shows only one horizontal section of the electron beam. The slit C1O may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through holes arranged horizontally at small intervals (nearly touching each other). It may be composed of a slit and a vertical focusing electrode (
8') is also similar.

垂直偏向電極(4)はL記スリットQ1のそれぞれの中
間の位置に水平方向にして複数個配置されており、それ
ぞれ、絶縁基板@の上面と下面とに導電体Q、3 (1
8’)が設けられたもので構成されている。そして、相
対向する導電体α:1 (18’)の間に垂直偏向用電
圧が印加され、電子ビームを垂直方向に偏向する。この
実施例では、一対の導電体(至)Qa’)によって1本
の線陰極(2)からの電子ビームを垂直方向に16ライ
ン分の位置に偏向する。そして16個の垂直偏向電極(
4)1こよって15本の線陰極(2)のそれぞれに対 対応する15対の導電体が構成され、結局、スクリーン
(9)七に240本の水平ラインを描くように電子ビー
ムを偏向する。
A plurality of vertical deflection electrodes (4) are arranged horizontally in the middle of each of the L slits Q1, and conductors Q, 3 (1
8'). Then, a vertical deflection voltage is applied between the opposing conductors α:1 (18') to deflect the electron beam in the vertical direction. In this embodiment, the electron beam from one line cathode (2) is vertically deflected to positions corresponding to 16 lines by a pair of conductors (Qa'). and 16 vertical deflection electrodes (
4) 1 Thus, 15 pairs of conductors corresponding to each pair of 15 line cathodes (2) are constructed, and the electron beam is eventually deflected to draw 240 horizontal lines on the screen (9). .

次1こ、制御電極(5)はそれぞれが垂直方向に長いス
リットQJを冶する導電板(6)で構成されておシ、所
定間隔をあけて水平方向に複数個並設されている。この
実施例では180本の制御電極用導電板(15−1)〜
(15−n)が設けられている(図では9本のみ示して
いる)。この制御電極(5)はそれぞれが電子ビームを
水平方向に2絵素分ずつに区分して取シ出し、かつその
通過里をそれぞれの絵素を表示するための映像信号に従
って制御する。従って、制御電極(5)用導電板(15
−1)〜(15−n)を18080本設ば水平1ライン
分当シ860絵素を表示することができる。また、映像
をカラーで表示するために、各絵素はR,G、Bの8色
の蛍光体で表示することとし、各制御電極(5)1こは
2絵素分のR,G、Bの各映像信号が順次加えられる。
Next, the control electrodes (5) are composed of conductive plates (6) each forming a long slit QJ in the vertical direction, and a plurality of control electrodes (5) are arranged in parallel in the horizontal direction at predetermined intervals. In this example, 180 control electrode conductive plates (15-1) to
(15-n) (only nine are shown in the figure). Each of the control electrodes (5) divides the electron beam into two picture elements in the horizontal direction and takes out the electron beam, and controls the path of the electron beam in accordance with a video signal for displaying each picture element. Therefore, the conductive plate (15) for the control electrode (5)
-1) to (15-n) are provided, 860 picture elements can be displayed for one horizontal line. In addition, in order to display images in color, each picture element is displayed with 8-color phosphors of R, G, and B, and each control electrode (5) has two picture elements of R, G, and Each video signal of B is added sequentially.

また、180本d制御電極(5)用導電板(15−1)
〜(15−n)のそれぞれには1ライン分の180組(
1組あたり2絵素)の映像信号が同時に加えられ、1ラ
イン分の映像が一時に表示される。
In addition, a conductive plate (15-1) for 180 d control electrodes (5)
~(15-n) each has 180 pairs for one line (
Two picture elements per set of video signals are applied at the same time, and one line of video is displayed at one time.

水平集束電極(6)は制御電極(5)のスリットα荀と
相対向する垂直方向1こ長い複数本(180本)のスリ
ブ) CIGを有する導電板(17)で構成され、水平
方向に区分されたそれぞれの絵素毎の電子ビ・−ムをそ
れぞれ水平方向Eこ集束して細い尼子ビーム1こする。
The horizontal focusing electrode (6) is composed of a conductive plate (17) having a plurality of vertically elongated (180) long slits facing the slit α of the control electrode (5). The electron beams for each picture element thus produced are focused in the horizontal direction to form a narrow beam.

水平偏向竜(+i (7)は上記スリット0119のそ
れぞれの両側の位置に垂直方向にして複数本配置された
導電板01 (18’)で構成されており、それぞれの
電極(ト)(18’) lこ6段階の水平偏向用電圧が
印加されて、各絵素毎の電子ビームをそれぞれ水平方向
に偏向し、スクリーン(9)上で2組のR,G、 Bの
各蛍光体を順次照射して発光させるよう1こする。その
偏向範囲は、この実施例では各電子ビーム毎に2絵素分
の幅である。
The horizontal deflection dragon (+i (7)) is composed of a plurality of conductive plates 01 (18') arranged vertically on both sides of the slit 0119, and each electrode (g) (18' ) A six-step horizontal deflection voltage is applied to horizontally deflect the electron beam for each picture element, and sequentially illuminate two sets of R, G, and B phosphors on the screen (9). The deflection range is the width of two picture elements for each electron beam in this embodiment.

加速電極(8)は垂直偏向電極(4)と同様の位置1こ
水平方向にして設けられた複数個の導電板(10で構成
されておシ、電子ビームを充分なエネルギーでスクリー
ン(9)に衝突させるよう1こ加速する。
The accelerating electrode (8) consists of a plurality of conductive plates (10) placed horizontally in the same position as the vertical deflection electrode (4), and screens (9) the electron beam with sufficient energy. Accelerate by 1 so that it collides with

スクリーン(9)は電子ビームの照射1こよって発光さ
れる蛍光体に)がガラス板eυの裏面に塗布され、また
、メタルバック層(図示せず)が付加されて構成されて
いる。蛍光体(7)は制御電極(5)の1つのスリット
α◆に対して、すなわち水平方向に区分された各1本の
電子ビームに対して、R,G、 Hの3色の蛍光体が2
対ずつ設けられておシ、垂直方向にストライプ状Iこ塗
布されている。第1図中でスクリーン(9)に記入した
破線は複数本の線陰極(2)のそれぞれに対応して表示
される垂直方向での区分を示し、2点鎖線は複数本の制
御電極(5)のそれぞれ■こ対応して表示される水平方
向での区分を示す。
The screen (9) is constructed by coating the back surface of a glass plate eυ with a phosphor emitted by electron beam irradiation 1, and adding a metal back layer (not shown). The phosphor (7) has three colors of R, G, and H phosphors for one slit α◆ of the control electrode (5), that is, for each one electron beam divided in the horizontal direction. 2
They are provided in pairs and coated in stripes in the vertical direction. In FIG. 1, the broken lines drawn on the screen (9) indicate vertical divisions displayed corresponding to the plurality of line cathodes (2), and the two-dot chain lines indicate the divisions in the vertical direction that are displayed corresponding to the plurality of line cathodes (2). ) indicates the corresponding horizontal division.

これら両者で仕切られた1つの区画には、第2図に拡大
して示すようIこ、水平方向では2絵素分のR,G、B
の蛍光体(7)があり、垂直方向では16ライン分の幅
を有している。1つの区画の大きさは、たとえば、水平
方向が1酊、垂直方向が9門である。
As shown in the enlarged view in Figure 2, one section partitioned by these two has I, R, G, and B pixels for two picture elements in the horizontal direction.
phosphor (7), and has a width of 16 lines in the vertical direction. The size of one compartment is, for example, 1 gate in the horizontal direction and 9 gates in the vertical direction.

なお、第1図Iこおいては、わかり易くするために水平
方向の長さが框m方向fこ対し、て非常に大きく引き伸
ばして描かれている点に注意されたい。
Note that in FIG. 1 I, the length in the horizontal direction is drawn much larger than the length in the direction f of the frame m for the sake of clarity.

また、この実施例では1本の制御電極(5)すなわち1
本の電子ビームに対してR,G、Bの蛍光体(7)が2
絵素分の1対のみ設けられているが、もちろん、1絵素
あるいは8絵素以上設けられていてもよくその場合には
制御[極(5)1こは1絵素あるいは8絵素以tのため
のR,G、B映像信号が順次加えられ、それと同期して
水平偏向がなされる。
In addition, in this embodiment, one control electrode (5), i.e. one
For the electron beam of the book, R, G, B phosphors (7) are 2
Only one pair for each picture element is provided, but of course, it is also possible to provide one picture element or more than 8 picture elements. R, G, and B video signals for t are sequentially applied, and horizontal deflection is performed in synchronization with them.

次lこ、この表示素子1こテレビジョン映像を表示する
jコめの駆動回路の基本構成および各部の波形を第8図
1こ示して説明する。最初に、電子ビームをスクリーン
(9)1こ照射してラスターを発光させるための駆動部
分)こついて説明する。
Next, the basic configuration and waveforms of each part of the drive circuit for displaying television images on this display element 1 will be explained with reference to FIG. 8. First, the driving part for irradiating the screen (9) with an electron beam to emit raster light will be explained.

電源回路(イ)は表示素子の各電極1こ所定のバイア水
平集束電極(6)にはV、 I加速電極(8)にはV8
・スクリーン(9)にはV、の直流電圧を印加する。
The power supply circuit (A) has one predetermined via for each electrode of the display element, V for the horizontal focusing electrode (6), and V8 for the I acceleration electrode (8).
- Apply a DC voltage of V to the screen (9).

次に、入力端子LAlこはテンビジョン信号の複合映像
信号が加えられ、同期分離回路(ハ)で垂直同期信号V
と水平同期信号Hとが分離抽出される。
Next, a composite video signal of the Ten Vision signal is added to the input terminal LA1, and a vertical synchronization signal V is applied to the synchronization separation circuit (c).
and the horizontal synchronizing signal H are separated and extracted.

垂直偏向駆動回路θQは、垂直偏向用カウンタ(ハ)、
垂直偏向信号記憶用のメモリ(5)、ディジタル−アナ
ログ変換器■(以下D−A変換器という)によって構成
される。垂直偏向駆動回路(へ)の入力パルスとしては
、@4図:こ示す垂直同期信号Vと水平同期信号Hを用
いる。垂直偏向用カウンタ(ハ)(8ビツト)は、垂直
同期信号Vによってリセットされて水平同期信号Hをカ
ウントする。この垂直偏向用カウンタ(2)は垂直周期
のうちの垂直帰線期間を除いた有効走査期間(ここでは
240H分の期間とする)をカウントし、このカウント
出力はメモリ(財)のアドレスへ供給される。メモリ(
イ)からは各アドレスに応じた垂直偏向信号のデータ(
ここでは10ビツト)が出力され、D−A変換器(至)
で第4図(第3図(b)D)に示すv、t+’の垂直偏
向信号に変換される。この回路では240H分のそれぞ
れのラインに対応する垂直偏向信号を記憶するメモリア
ドレスかあp、16H分ごとに規則性のあるデータをメ
モリに記憶させることにより、16段階の垂直(社)画
信号を得ることができる。
The vertical deflection drive circuit θQ includes a vertical deflection counter (c),
It is composed of a memory (5) for storing vertical deflection signals, and a digital-to-analog converter (hereinafter referred to as a DA converter). As input pulses to the vertical deflection drive circuit (to), a vertical synchronizing signal V and a horizontal synchronizing signal H shown in Figure 4 are used. The vertical deflection counter (c) (8 bits) is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H. This vertical deflection counter (2) counts the effective scanning period (in this case, a period of 240H) excluding the vertical blanking period of the vertical period, and this count output is supplied to the memory address. be done. memory(
(b) to vertical deflection signal data (
Here, 10 bits) are output, and the D-A converter (to)
Then, it is converted into a vertical deflection signal of v, t+' shown in FIG. 4 (FIG. 3(b)D). In this circuit, the memory address for storing the vertical deflection signal corresponding to each line for 240H is stored in memory, and regular data is stored in the memory every 16H. can be obtained.

一方、線陰極駆動回路(ハ)は垂直同期信号■と垂直偏
向用カウンタ(ハ)の出力を用いて線陰極駆動パルスa
−oを作成する。第5図(a)は垂直同期信号■、水平
同期信号Hおよび垂直偏向用カウンタ(ハ)の下位6ビ
ツトの関係を示す。第5図(b)はこれら各信号を用い
て16E(ごとの線陰極駆動パルスa′〜0′をつくる
方法を示す。第6図で、L、SBは最低ピットを示し、
(LSB+1)はLSBより1つ」三位のビットを意味
する。、最初の線陰極駆動パルスa′は垂直同期他相■
と匝、直偏向用カウンタ(ハ)の出力(LSB+4)を
用いてR−SフリップフロップUどで作成することがで
き、線陰極駆動パルスb′〜0′たものをクロックとし
転送することにより得ることができる1、この駆動パル
スa′〜0′は反転されて各パルス期間のみ低電位にさ
れ、それ以外の期間1こは約20ボルトの高電位にされ
た線陰極離動パルスa−oに変換され(第3図(b)E
)、各線陰極(2a)〜(2o)に加えられる。。
On the other hand, the line cathode drive circuit (c) uses the vertical synchronization signal ■ and the output of the vertical deflection counter (c) to generate the line cathode drive pulse a.
-Create o. FIG. 5(a) shows the relationship among the vertical synchronizing signal (2), the horizontal synchronizing signal (H), and the lower six bits of the vertical deflection counter (c). FIG. 5(b) shows a method of creating line cathode drive pulses a' to 0' for each 16E (16E) using each of these signals. In FIG. 6, L and SB indicate the lowest pits,
(LSB+1) means the third bit one bit above the LSB. , the first line cathode drive pulse a' is a vertically synchronized other-phase ■
It can be created with an R-S flip-flop U etc. using the output (LSB+4) of the direct deflection counter (c), and by transferring the line cathode drive pulses b' to 0' as a clock. 1, this drive pulse a'~0' is inverted and is brought to a low potential only during each pulse period, and during the other periods 1, a line cathode separation pulse a-0' is brought to a high potential of about 20 volts. o (Fig. 3(b) E
), are added to each line cathode (2a) to (2o). .

各線陰極(2a)〜(20)はその駆動パルスa〜0の
高電位の間に電流が流されて加熱されており、駆動パル
スa〜0の低電位期間に電子を放出しつるように加熱状
態が保持される。これにより、15本の線陰極(2a)
〜(2o)からはそれぞれiこ低電位の駆動パルスa〜
0が加えられた16H期間Iこのみ電子が放出される。
Each line cathode (2a) to (20) is heated by a current flowing through it during the high potential period of the driving pulses a to 0, and is heated as if emitting electrons during the low potential period of the driving pulse a to 0. State is preserved. As a result, 15 wire cathodes (2a)
From ~(2o), drive pulses a~ with i low potential are respectively
During the 16H period I in which 0 is added, electrons are emitted.

高電位が加えられている期間1こは、昔語電極(1)と
垂直集束電極(3)とに加えられているバイアス電圧に
よって定められた線陰極(2)の位置における電位より
も線陰極(2a)〜(20)に加えられている高電位の
方がプラスになるtこめに、線陰極(2a)〜(20)
からは電子が放出されない。かくして、線陰極(2)に
おいては、有効垂直走査期間のIFtlに、上方の線陰
極(2a)から下方の線陰極’(2o)に向って順に1
61(期間ずつ電子が放出される。放出された電子は背
面電極(1)1こより前方の方へ押し出され、垂直集束
電極(3)のうち対向するスリットaCtを通過し、垂
直方向に集束されて、平板状の電子ビームとなる。
During the period 1 during which a high potential is applied, the potential at the line cathode (2) is lower than the potential at the position of the line cathode (2), which is determined by the bias voltage applied to the line cathode (1) and the vertical focusing electrode (3). When the high potential applied to (2a) to (20) becomes positive, the wire cathodes (2a) to (20)
No electrons are emitted from. Thus, in the line cathode (2), during the effective vertical scanning period IFtl, 1
61 (Electrons are emitted for each period. The emitted electrons are pushed forward from the back electrode (1), pass through the opposing slit aCt of the vertical focusing electrode (3), and are focused in the vertical direction. As a result, it becomes a flat electron beam.

次に、線陰極駆動パルスa〜0と垂直偏向信号υ、υ′
との関係について、第6図を用いて説明する。垂直偏向
信号υ、υ′は各線陰極パルスa−。
Next, line cathode drive pulses a~0 and vertical deflection signals υ, υ′
The relationship between the two will be explained using FIG. The vertical deflection signals υ, υ' are each line cathode pulse a-.

の1.6 H期間の間にIH分ずつ変化して16段階に
変化する。垂直偏向信号Vとυ′とはともに中心電圧が
v4のもので、υは順次増加し、υ′は順次減少してゆ
くように、互いに逆方向に変化するようになされている
。これら垂直偏向信号υと2ノ′はそれぞれ垂直偏向型
V8i(4)の丁d]仮04と(13′)に加えられ、
その結果、それぞれの線陰極(2a)〜(20)から発
生さオ]だ電子ビームは垂直方向に16段階に偏向され
、先)こ述べたよう1こスクリーン(9)J:では1つ
の電子ビームで16ライン分のラスクーをLから順に順
次1ライン分ずつ描くよう1こ偏向される。
During the 1.6H period, the IH changes in steps of 16. The vertical deflection signals V and υ' both have a center voltage of v4, and are configured to change in opposite directions so that υ increases sequentially and υ' sequentially decreases. These vertical deflection signals υ and 2' are respectively added to 04 and (13') of the vertical deflection type V8i (4),
As a result, the electron beams generated from each line cathode (2a) to (20) are vertically deflected in 16 steps, and as mentioned above, one electron beam is The beam is deflected by one point so that 16 lines of rasku are drawn one line at a time starting from L.

V上の結果、15本の線陰iis (2a)−(2o)
の上方のものから順に1614期間ずつ電子ビームが放
出され、かつ各電子ビームは垂直方向の15の区分内で
上方から下方に順次1ライン分ずつ偏向されることによ
って、スクリーン(Q) 、11mではh &iia 
(D第1ライン目から下端の240ラインロまで順次1
ライン分ずつ電子ビームが垂直偏向され、合計240ラ
インのラスターが描かれる。
Result on V, 15 line negative iis (2a)-(2o)
Electron beams are emitted sequentially for 1614 periods starting from the top, and each electron beam is deflected one line from top to bottom within 15 sections in the vertical direction. h&ia
(Sequentially 1 from the 1st line D to the 240th line at the bottom)
The electron beam is vertically deflected line by line, and a total of 240 raster lines are drawn.

このよう1こ垂直偏向された電子ビームは制御電極(5
)と水平集束電極(6)とにまって水)Ti上方向に1
80の区分1こ分割されて取り出される。第1図ではそ
のうちの1区分のものを示している。この電子ビームは
各区分毎に、制御電極(5)によって通過度が制御され
、水平集束電極(6)によって水平方向1こ集束されて
1本の細い電子ビームとなシ、次1こ述べる水平偏向手
段によって水平方向に6段階に偏向されてスクリーン(
9)七の2絵素分のR,G、B合量光体(4)に順次照
射される。第2図に垂直方向および水平方向の区分を示
す。制御g 極(5)のそれぞれ(15−1)−(x5
−n)に対応する張・光体は2絵素分のR2G、Bとな
るが説明の便宜41.1絵素をR1、G4 + B1と
し他方をR2* G2 + Blとする。
The electron beam vertically deflected in this way is directed to the control electrode (5
) and horizontal focusing electrode (6).
It is divided into 80 sections and taken out. Figure 1 shows one of these categories. The degree of passage of this electron beam is controlled by a control electrode (5) for each section, and the horizontal focusing electrode (6) focuses the electron beam into a single thin electron beam. The screen is deflected horizontally in six steps by the deflection means (
9) The combined R, G, and B light body (4) for two picture elements of 7 is sequentially irradiated. FIG. 2 shows the vertical and horizontal divisions. Control g Each of the poles (5) (15-1) - (x5
-n) corresponds to R2G and B for two picture elements, but for convenience of explanation 41. Let one picture element be R1, G4 + B1 and the other picture element R2*G2 + Bl.

つぎに、水平偏向駆動回路θ1)は、水平偏向用カウン
タ@(11ビツト)、水平同期信号を記憶しているメモ
リC4、D−A変換型缶から構成されている。水平偏向
駆動回路(ロ)の入力パルスは第7図に示すように垂直
同期信号Vと水平同期信号1(に同期し、水平同期信号
Hの6倍のくシ返し周波数のパルス6Hを用いる。水平
偏向用カウンタ(至)は垂直同期信号VIζよってリセ
ットされて水平の6倍パルス6Hをカウントする。この
水平偏向用カウンタ(ホ)はIHの間に6回、IVの間
に・240 ’X 6/H=i440回カウントし、こ
のカウント出力はメモリ翰のアドレスへ供給される。メ
モリ翰からはアドレスに応じた水平偏向信号のデータ(
ここでは8ビツト)が出力され、D、−A変換83に)
で、第7図(第8図(b) C) lこ示すり、h’の
ような水平偏向信号に変換される。この回路では6 X
 240ライン分のそれぞれ1こ対応する水平偏向信号
を記憶するメモリアドレスがあり、1ラインごとに規則
性のある6個のデータをメモリ)こ記憶させることによ
り、IH切期間6段階波の水平偏向信号を得ることがで
きる。
Next, the horizontal deflection drive circuit θ1) is composed of a horizontal deflection counter @ (11 bits), a memory C4 storing a horizontal synchronizing signal, and a DA conversion type can. As shown in FIG. 7, the input pulses of the horizontal deflection drive circuit (b) are pulses 6H synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal 1, and having a repeating frequency six times that of the horizontal synchronizing signal H. The horizontal deflection counter (to) is reset by the vertical synchronizing signal VIζ and counts the horizontal 6 times pulse 6H.This horizontal deflection counter (to) counts 6 times during IH and 240'X during IV. 6/H = i440 counts, and this count output is supplied to the address of the memory wire.The horizontal deflection signal data (
Here, 8 bits) are output and sent to D, -A conversion 83)
Then, it is converted into a horizontal deflection signal as shown in FIG. 7 (FIG. 8(b) C). In this circuit 6
There is a memory address for storing one horizontal deflection signal corresponding to each of 240 lines, and by storing six pieces of regular data for each line in the memory, horizontal deflection of 6 step waves during the IH off period can be achieved. I can get a signal.

この水平偏向信号は第7図1こ示すよう1こ6段階に変
化する一対の水平偏向信号りとh′であり、ともに中心
電圧がV7のもので、hは順次減少し、h′は順次増加
してゆくように、互いに逆方向Iこ変化する。これら水
平偏向信号り、h’はそれぞれ水平偏向電極(7)の電
極(2)と(18’)とiこ加えられる。その結果、水
平方向に区分された各電子ビームは各水平期間の間1こ
スクリーン(9)のR,G、 B、 R,G、 B(R
t。
These horizontal deflection signals are a pair of horizontal deflection signals ri and h' that change from 1 to 6 steps as shown in FIG. They change in opposite directions as they increase. These horizontal deflection signals h' are applied to electrodes (2) and (18') of the horizontal deflection electrode (7), respectively. As a result, each horizontally segmented electron beam has one screen (9) R, G, B, R, G, B (R
t.

G1.B1.R2,G2.B2)の蛍光体に順次[(/
6ずつ照射されるように水平偏向される。かくして、各
ラインのラスクー1こおいては水平方向180個の各区
分毎に電子ビームがR1、Gl 、Bt * R2、G
2 + B2の各蛍光体−に順次照射される。
G1. B1. R2, G2. B2) phosphor was sequentially coated with [(/
It is horizontally deflected so that 6 rays are irradiated. Thus, in each line of Rask 1, the electron beam is divided into R1, Gl, Bt * R2, G for each of the 180 sections in the horizontal direction.
2 + each phosphor of B2 - is sequentially irradiated.

そこで各ラインの各水平区分毎に電子ビームを1趙+ 
、Gt 、Bl 、R2、G2 、B2の映像信号1こ
よって変調することIこよシ、スクリーン(9)の七I
こカラーテレビジョン画像を表示することができる11
次に、その電子ビームの変調制御部分1こついて説明す
る。まず、テレビジョン信号入力端子(ハ)に加えられ
た複合映像信号は色復調回路に)Iこ加えられ、ここで
、R−YとB−Yの色差信号が復調され、G−Yの色差
信号がマトリクス合成され、さらに、それらが輝度信@
Yと合成されて、R,G。
Therefore, for each horizontal section of each line, one electron beam is
, Gt , Bl , R2 , G2 , and B2 are used to modulate the video signals 1 and 7 of the screen (9).
11 that can display color television images
Next, the electron beam modulation control section 1 will be explained. First, the composite video signal applied to the television signal input terminal (c) is applied to the color demodulation circuit (I), where the R-Y and B-Y color difference signals are demodulated, and the G-Y color difference signal is demodulated. The signals are matrix-synthesized, and then they are combined into luminance signals@
Synthesized with Y, R, G.

Bの各原色信号(以下R,G、 B映像信号という)が
出力される。それらのR,G、B各映像信号は180組
のサンプルホールド回路(81−1)〜(81−n)に
加えられる。各サンプルホールド回路(81−1・)〜
(81−n)はそれぞれR1用、Gl用、 Bl用、R
2用、G2用、 B2用の6個のサンプルホールド回路
を自′シている。それらのサンプルホールド出力は各々
保持用のメモリ(82−1)〜(82−n) Iこ加え
られる。
B primary color signals (hereinafter referred to as R, G, and B video signals) are output. These R, G, and B video signals are applied to 180 sets of sample and hold circuits (81-1) to (81-n). Each sample hold circuit (81-1・) ~
(81-n) are for R1, Gl, Bl, R
It has six sample and hold circuits for G2, G2, and B2. These sample and hold outputs are respectively added to holding memories (82-1) to (82-n).

一方、基準クロック発振器(2)はPLL (フェーズ
ロックドループ)回路等によシ構成されておシ、この実
施例では色副搬送波fscの6倍の基準クロック6 f
scと2倍の基準クロツク2fsc’e発生する。その
基準クロックは水平同期信号【(1こ対して常に一定の
位相を有するように制御されている。
On the other hand, the reference clock oscillator (2) is composed of a PLL (phase-locked loop) circuit or the like, and in this embodiment, the reference clock 6f is six times as large as the color subcarrier fsc.
A reference clock 2fsc'e, which is twice as much as the reference clock 2fsc'e, is generated. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronization signal [(1).

基準クロック2 fscは偏向用パルス発生回路(9)
lこ加えられ、水平同期(言付f]の6倍の信号6Hと
石ごとの信号切替パルスr11gl t 1)l + 
r21 R2’ B2(第8図(1))B)のパルスを
得ている。一方基準クロック6 fscはサンプリング
パルス発生回路(ロ)に加えられ、ここでシフトレジス
タによシ、クロック1周期ずつ遅延されるなどして、水
平周期(・63.5μsec )のうちの有効水平走査
期間(約50.7<5ec)の間に1080個のサンプ
リングパルスR1□、GII * BB 、eRI3 
+ Gl2 r B12 ・R2+ + G21 * 
B21 * R22+ G22 + B22−Rn1 
:GnIBnl 、 Rn2 * Gn2 、 Rn2
 (第8図(b)A)が順次発生され、その傍Iこ1昭
の妊逆パルスtが発生At1スフこのサンプリングパル
スR11Rn2は表示すべき映像の1ライン分を水平方
向860の絵素)こ分割したときのそれぞれの絵素1こ
対応し、その位置は水平同期信号Hに対して常に一定に
なるように制御される。
Reference clock 2 fsc is the deflection pulse generation circuit (9)
A signal 6H which is 6 times the horizontal synchronization (notation f) and a signal switching pulse for each stone r11gl t 1)l +
A pulse of r21 R2' B2 (FIG. 8 (1)) B) is obtained. On the other hand, the reference clock 6 fsc is applied to the sampling pulse generation circuit (b), where it is transferred to a shift register and delayed by one clock period, so that the effective horizontal scanning within the horizontal period (63.5 μsec) is applied. 1080 sampling pulses R1□, GII*BB, eRI3 during the period (approximately 50.7<5ec)
+ Gl2 r B12 ・R2+ + G21 *
B21 * R22+ G22 + B22-Rn1
:GnIBnl, Rn2 * Gn2, Rn2
(Fig. 8(b) A) is generated sequentially, and in the vicinity of this, a reverse pulse t is generated At1, and this sampling pulse R11Rn2 corresponds to 860 picture elements in the horizontal direction for one line of the image to be displayed.) One picture element corresponds to each divided picture element, and its position is controlled so that it is always constant with respect to the horizontal synchronizing signal H.

この1080個のサンプリングパルスR11〜Bnzが
それぞれ180組のサンプルホールド回路(81−1)
〜(81−n)に6個ずつ加えられ、これによって各サ
ンプルホールド回路(81−1)〜(at−n)には1
ラインを180個1こ区分したときのそれぞれの2絵素
分のRt 、Gt 、Bt 、R2、G2 *B2の各
映像信号が個別にサンプリングされホールドされる。そ
のサンプルホールドされた180組のR1,Gl、B1
.R2,G2・B2 の映像信号は1ライン分のサンプ
ルホールド終了後に180組のメモリ(82−1)〜(
82−n)に転送パルスt1こよって一斉1こ転送され
、ここで次の一水平期間の間保持される。この保持され
たR4 + G1.B1 * R2G2. B2の信号
はスイッチング回路(85−1)〜(85−11)に加
えられる。スイッチング回路(85−1)〜(85−n
)はそれぞれがR4、Gle Bl r R2r G2
 、B2の個別入力端子とそれらを順次切換えて出力す
る共通出力端子とを有するトライステートあるいはアナ
ログゲートによシ構成されたものである。
Each of these 1080 sampling pulses R11 to Bnz is connected to 180 sets of sample hold circuits (81-1).
~(81-n) are added 6 times, and as a result, each sample hold circuit (81-1) ~(at-n) has 1
When the line is divided into 180 lines, the video signals of Rt, Gt, Bt, R2, G2*B2 for each two picture elements are individually sampled and held. The sample held 180 pairs of R1, Gl, B1
.. The video signals of R2, G2 and B2 are stored in 180 sets of memories (82-1) to (
82-n), one transfer pulse t1 is transferred all at once and held here for the next horizontal period. This retained R4 + G1. B1*R2G2. The signal B2 is applied to switching circuits (85-1) to (85-11). Switching circuits (85-1) to (85-n
) are respectively R4, Gle Bl r R2r G2
, B2, and a common output terminal for sequentially switching and outputting these input terminals.

各スイッチング回W5 (85−1)(85−n)の出
力は180組のパルス幅変調(PWM)回路(87−1
)〜(B7−n)に加えられ、ここで、サンプルホール
ドされたR1゜G+ 、B+ 、R2,G2 、B2映
低信弓の大きさに応じて基準パルス信号がパルス幅変調
されて出力される。
The output of each switching circuit W5 (85-1) (85-n) is the output of 180 sets of pulse width modulation (PWM) circuits (87-1).
) to (B7-n), and here, the reference pulse signal is pulse width modulated and output according to the magnitude of the sampled and held R1゜G+, B+, R2, G2, B2 low signal. Ru.

その基準パルス信号のくシ返し周期はt記の信号切換パ
ルスrH+ g(t bHr r2 * B2 r B
2のパルス幅よシも充分小さいものであることが望まし
く、たとえば、1:10〜1:100程度のものが用い
られる。
The repeating period of the reference pulse signal is the signal switching pulse rH+ g(t bHr r2 * B2 r B
It is desirable that the pulse width of 2 is also sufficiently small, and for example, a pulse width of about 1:10 to 1:100 is used.

このパルス幅変調回路(87−1)〜(87−n)の出
力は電子ビームを変調するための制御信号として表示素
子の制御電極(5)の180本の導電板(15−1)〜
(15−n)にそれぞれ個別に加えられる。各スイッチ
ング回路(85−1)〜(85−n)はスイッチングパ
ルス発生回路(至)から加えられるスイッチングパルス
r1 * gIrbN 、r2+ B2.B2によって
同時に切換制御される。
The outputs of the pulse width modulation circuits (87-1) to (87-n) are used as control signals for modulating the electron beam to the 180 conductive plates (15-1) to the control electrode (5) of the display element.
(15-n) respectively. Each switching circuit (85-1) to (85-n) receives a switching pulse r1*gIrbN, r2+B2. Switching is controlled simultaneously by B2.

スイッチングパルス発生回路−は先述の偏向用パルス発
生回路(ロ)からの信号切換パルスrl9gl、bl。
The switching pulse generation circuit is the signal switching pulse rl9gl, bl from the deflection pulse generation circuit (b) described above.

r2 、 B2 r B21こよって制御されておυ、
各水平期間を6分割して1(/6ずつスイッチング回路
(85−1)〜(B5−n)を切換え、R1r Gl 
m B1+ R2* G2 、B2の各映像信号を時分
割して順次出力し、パルス幅変調回路(1−1)〜(8
7−n)に供給するまうに切換信号r1+g1・b!・
r2・B2・B2を発生ずる口ここで注意すべきことは
、スイッチング回路(85−1)−(85−n) tこ
おけるRt 、G+ 、B+ 、 R2、G2 + B
2の映像信号の供給切換えと、水平偏向駆動回路θ01
こよる電子ビームR1・G1・、Bl 、R2* G2
・B2の蛍光体への照射切換え水平偏向とが、タイミン
グ1こおいても順序においても完全に一致するように同
期制御されていることである。これにより、電子ビーム
がR1蛍光体に照射されているときにはその電子ビーム
の照射爪がR1映(象信号によって制御され、Gl 、
Bl lR21G21B2についても同様に制御されて
、各絵素のR1* G1 * Bl 、R2+ G2 
+ B2各合量体の発光がその絵素のR工、Gt * 
Bt 、R2、G2 、B2の映像信号によってそれぞ
れ制御されることIこな、υ、各絵素が入力の映像信号
Iこ従って発光表示されるのである。かかる制御が1ラ
イン分の180組(各2絵素づつ)について同時に行わ
れて1ライン860絵素の映像が表示され、さらに24
0分のラインについてt方のラインから順次行われて、
スクリーン(9)l:、tコ1つの映像が表示される仁
とになる。
r2 , B2 r B21 is controlled by υ,
Divide each horizontal period into 6 and switch the switching circuits (85-1) to (B5-n) by 1(/6), R1r Gl
mB1+R2* G2, B2 video signals are time-divided and sequentially outputted to the pulse width modulation circuits (1-1) to (8).
7-n), the switching signal r1+g1・b!・
What should be noted here is that Rt, G+, B+, R2, G2 + B in the switching circuit (85-1)-(85-n) t.
2 video signal supply switching and horizontal deflection drive circuit θ01
Soaring electron beam R1・G1・, Bl, R2*G2
- The horizontal deflection for switching the irradiation to the phosphor of B2 is synchronously controlled so that it completely matches both the timing 1 and the order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation claw of the electron beam is controlled by the R1 image signal, and the Gl, Gl,
Bl lR21G21B2 is similarly controlled, and R1*G1*Bl, R2+G2 of each picture element
+ B2 The light emission of each polymer is the R of that picture element, Gt *
Each picture element is controlled by the video signals Bt, R2, G2, and B2, respectively, and is displayed by emitting light according to the input video signal I. Such control is performed simultaneously for 180 sets (2 picture elements each) for one line, and an image of 860 picture elements for one line is displayed, and an additional 24 picture elements are displayed.
This is done sequentially from the t-side line on the 0 minute line,
The screen (9) becomes a screen on which one image is displayed.

そして、以りの如き諸動作が入力テレビジョン色付の1
フイールド毎【こくシ返され、その結果、A%のテレビ
ジョン受taと同様1こスクリーン(9)Llこ動画の
テレビジョン映像が映出される。
Then, the following operations are performed on the input television colored one.
Each field is returned, and as a result, the television image of the moving image is displayed on the 1st screen (9), similar to the A% television reception.

ところで、以とのような画像表示装置1こおいて、スク
リーンLに表示される輝度は制御電極(5)に加えられ
るパルス幅で制御され、その最大パルス幅は有限である
ため、平均輝度部の階調性も良くしようとした場合、映
像の白ピーク部はリミットされ、通電のブラウン管よシ
白の際立ちが損われることが多いという問題点かあった
By the way, in the image display device 1 described below, the brightness displayed on the screen L is controlled by the pulse width applied to the control electrode (5), and since the maximum pulse width is finite, the average brightness part When attempting to improve the gradation of the image, the white peak portion of the image was limited, and there was a problem in that the contrast between the white and the white was often impaired compared to that of an energized cathode ray tube.

発明の目的 本発明は、このような従来の欠点を除去し、映像信号の
白ピーク時には前記パルス幅変調1こ割シあてた時間以
トに電子ビームの通過誌FtPl左再ビl。
OBJECTS OF THE INVENTION The present invention eliminates such conventional drawbacks, and at the time of the white peak of the video signal, the passing path of the electron beam FtPl is changed to the left again within the time period for which the pulse width modulation is applied.

白ピーク部の輝度をとげてクォリティの良い白を再生で
きる画像表示装置を提供することを目的とする。
An object of the present invention is to provide an image display device capable of reproducing high-quality white by reducing the brightness of a white peak part.

発明の構成 一般に第3図1こ示ずようにPWMで”重子ビームを制
御する場合、R,、G、B 信号切挨時の過渡応答を吸
収するため1こ、R,G、B各信号出力間に一定時間ガ
ードバンドを設りでこの期間一時電子ビームを遮断する
のに対し、本発明による画像表示装置は、映像信号の輝
度レベルが白ピーク近くの場合。
Structure of the Invention In general, when controlling a multiplex beam using PWM as shown in FIG. In contrast, the image display device according to the present invention uses a guard band for a certain period of time between outputs to temporarily block the electron beam during this period, when the brightness level of the video signal is near the white peak.

は、R,G、 B 信号出力ともに+1’LI記パルス
幅変調期間の全期間電子ビームを通過させるようになる
点に着目し、映像信号が白ピーク近く1こなつtこ時は
更IこFTi記ガートバンド期聞も電子ビーム通過させ
、その結果秋像信月の白ビーク部)こついてはより輝度
をアップさせるように構成するものである。。
Focusing on the point that the R, G, and B signal outputs all pass the electron beam during the entire pulse width modulation period of +1'LI, when the video signal is close to the white peak, it becomes even more intense. The guard band also allows the electron beam to pass through it, and as a result, the brightness of the white beak of Shingetsu Aki is increased. .

実施例の説明 以下本発明の一実施例を図面を参照して説明する。第8
図はその具体的回路例であシ、第9図はその動作を説明
するための波形図である。第8図1こおいて、第3図と
同じものについては同じ番号をつけである。第8図の(
財)は第3図の駆動回路に新しく(=J加した本発明の
白ビーク表示時の輝度アップ回路である。入力端子(ハ
)よ逆入力した映像信号は白ピーク検出回路@脣で輝度
レベルの高い白ピーク部がスライスされる。第9図(a
)ではnH目の映像信号の一番最初の部分に白ピーク信
号があシ、これを一点鎖線のレベルでスライスすると白
ピーク検出回路−の出力として第9図(b)のようなパ
ルスが得られる。白ピーク検出回路(財)としてはスラ
イスレベルの電圧を一方の入力電圧とする差動増幅器等
で容易に構成づ゛ることができる。白ピーク検出回路(
ロ)の出力パルスはANDゲート(45−11)(45
−12) (45−21) (45−22)〜(45−
nl) (45−n2)に入力され、サンプリングパル
ス発生回路(ハ)からの出力G1+ −G12 + G
21− G22〜Gnl + Ga4 でサンプリング
される。第9図(a)では白ピーク信号は映像信号の一
番最初の部分にあるとしたのでサンプリングパルスGl
lでサンプリングされる。第9図(C)はサンプリング
パルスGllであり、第9図(d)i才′ANDゲート
(45−1)の出力パルスである。ANDゲート(45
−11)〜(45−h2)の出力はモノマルチバイブレ
ータ(46−11) 〜(46−n2) lこ入力され
約IHIこ近い幅のパルスに変換される。第9図ではA
NDゲート(45−11) Iこ出力(d)があるので
モノマルチバイブレーク(46−11)の出力として第
9図(e)の如きパルスが得られる。モノマルチバイブ
レータ(46−11)−(4,6−n2)の出力をDラ
ッチ(47−11) −(47−n2)で同期分離回路
(ハ)の水平出力パルスをサンプリングパルスとしてラ
ッチする。第9図(f)は+lI記水平のサンプリング
パルスで、ここでは同期分離回路Q4の水平出力パルス
をインバータ(ト)で反転して使っている。第9図では
モノマルチバイブレータ(46−11)の出力が次のI
H間ラッチされて第9図(g)の如きパルスがDラッチ
(47−11)の出力として得られる。第9図(h)C
i)はそれぞれ第8図のrl+g1 y bl をOR
ゲートに)でORL、た出力およびr2 +g2+ b
l をORゲート(7)でORL、た出力である。そし
て、Dラッチ(47−11) 〜(47−n2)の出力
lζ応じて(h)あるいは(i)がANDゲート(51
−11) 〜(51−r12)でとり出されて、それら
の出力がORゲート(52−11) −(52−n2)
でORされ、それぞれの出力はさらにPWM回路(37
−1)(87−n)の出力とORゲート(58−1)〜
(58−n)でORされる。その出力が電子ビームを変
調するための1゛00御信して表示素子の制御電極(5
)の180本の導電板(15−1)〜(15−n )に
それぞれ個別に加えられる。ところで、一般にPWM回
路(87−1)(87−n)の出力は第9図(j)に示
すようにR,G、 B各信号出力量1こP W 1なる
幅のガートバンドを設けてこの期間一時電子ビームを遮
断してR,G、 B信号切換時の過渡応答を吸収し正し
PW2をとるので、この時はL記ガートバンドは実質り
必要ない。そこでさらに、PWlの期間も“H”レベル
にしてやればその分だけ電子ビームの通過量が増えて白
ピーク表示部の輝度がアップする。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 8th
The figure shows a specific example of the circuit, and FIG. 9 is a waveform diagram for explaining its operation. In FIG. 81, the same parts as in FIG. 3 are numbered the same. In Figure 8 (
Figure 3) is a circuit for increasing the brightness when a white peak is displayed according to the present invention, which is newly added to the drive circuit shown in Fig. 3. The white peak part with high level is sliced.
), there is a white peak signal at the very beginning of the nH-th video signal, and when this is sliced at the level indicated by the dashed-dotted line, a pulse like the one shown in Figure 9(b) is obtained as the output of the white peak detection circuit. It will be done. The white peak detection circuit can be easily constructed using a differential amplifier or the like that uses a slice level voltage as one input voltage. White peak detection circuit (
The output pulse of (b) is an AND gate (45-11) (45
-12) (45-21) (45-22) ~ (45-
nl) (45-n2) and output from the sampling pulse generation circuit (c) G1+ -G12 + G
21- sampled at G22~Gnl + Ga4. In FIG. 9(a), it is assumed that the white peak signal is at the very beginning of the video signal, so the sampling pulse Gl
sampled at l. FIG. 9(C) is the sampling pulse Gll, and FIG. 9(d) is the output pulse of the AND gate (45-1). AND gate (45
The outputs of -11) to (45-h2) are input to mono-multivibrators (46-11) to (46-n2) and converted into pulses with a width of approximately IHI. In Figure 9, A
Since there is an output (d) of the ND gate (45-11), a pulse as shown in FIG. 9(e) can be obtained as the output of the monomulti-by-break (46-11). The outputs of the mono multivibrators (46-11) to (4,6-n2) are latched by D latches (47-11) to (47-n2) using the horizontal output pulses of the synchronous separation circuit (c) as sampling pulses. FIG. 9(f) shows a +lI horizontal sampling pulse, in which the horizontal output pulse of the synchronization separation circuit Q4 is inverted by an inverter (g) and used. In Figure 9, the output of the mono multivibrator (46-11) is
The pulse is latched during the H period and a pulse as shown in FIG. 9(g) is obtained as the output of the D latch (47-11). Figure 9(h)C
i) is the OR of rl+g1 y bl in Figure 8, respectively.
ORL, output and r2 +g2+ b
This is the output obtained by ORLing l with the OR gate (7). Then, depending on the output lζ of the D latch (47-11) to (47-n2), (h) or (i) is connected to the AND gate (51
-11) ~ (51-r12) and their outputs are OR gates (52-11) - (52-n2)
The respective outputs are further connected to a PWM circuit (37
-1) (87-n) output and OR gate (58-1) ~
(58-n) is ORed. Its output is 1゛00 to modulate the electron beam, and the control electrode of the display element (5
) are individually applied to the 180 conductive plates (15-1) to (15-n). By the way, generally, the output of the PWM circuit (87-1) (87-n) is provided with a guard band with a width of 1 P W 1 for each R, G, and B signal output amount, as shown in FIG. 9 (j). During this period, the electron beam is temporarily cut off to absorb the transient response when the R, G, and B signals are switched, and the correct PW2 is obtained, so the L guard band is not really necessary at this time. Therefore, if the PWl period is also set to the "H" level, the amount of electron beam passing through will increase accordingly, and the brightness of the white peak display area will increase.

従ってORゲート(58−1)の出力は第9図(k)に
示すようになシ、Wの期間については第9図(h)と(
j)のOR,すなわち第9図(h)のパルスが出力され
ている。PWIの期間8つ分の期間だけ輝度アップが実
現される。
Therefore, the output of the OR gate (58-1) is as shown in FIG. 9(k), and for the period W, as shown in FIG. 9(h) and (
The OR of j), that is, the pulse of FIG. 9(h) is output. The brightness is increased for a period corresponding to eight PWI periods.

89図では白ピーク信号が映像信号の一番最初の部分に
あるとしたので、(15−1)の電極に対応する蛍光体
のRu * G11.Bnへの電子ビーム照Q」m。
In Fig. 89, it is assumed that the white peak signal is at the very beginning of the video signal, so Ru*G11. of the phosphor corresponding to the electrode (15-1). Electron beam irradiation Q'm to Bn.

が増えたが、同様に白ピークの場所lこよ−って(15
−1)〜(15−n)の電極のいずれかが選択されその
部分の白ピーク輝度をアップさせることができるのはこ
れまでの説明より明らかである、。
has increased, but the location of the white peak has also increased (15
It is clear from the above explanation that any one of the electrodes -1) to (15-n) can be selected to increase the white peak brightness of that part.

発明の効果 以辷のように本発明によれば、映像信号の白ピーク部を
表示する時はガートバンド部分も含めて電子ビームを通
、過させるので、この分だけ従来よシ輝度アップ力らで
きる。このことは、表示画像の質としてはよυ自らしい
白が再現されること1こつながる。
According to the present invention, when the white peak portion of the video signal is displayed, the electron beam is passed through the guard band portion as well, so that the brightness increase is not required compared to the conventional method. can. This leads to the reproduction of a more natural white in terms of the quality of the displayed image.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施[llにおける画像表示装置に
用いられる画像表示素子の分解斜視図、第2図は同画伸
表示素子の蛍光面の拡大図、第8図は同画像表示素子を
駆動するために本発明に先立って考案された駆動回路の
ブロック図および各部の波形図、第4図、第5図、@6
図、第7図はそれぞれ同駆動回路の動作を説明するため
の各部の詳細波形図、第8図は本発明の一実施例におけ
る画像表示装置の具体的回路例を示すブロック図、第9
図はその動作を説明するための波形図である。 (2) (2a)〜(2o)・・・線陰極、(4)・・
・垂直偏向電極、(5)・・・ビーム流制御電極、(7
)・・・水平偏向電極、(9)・・スクリーン板、四・
・・スリット、(4)・・・蛍光体、に)・・・電源回
路、(ハ)・・・同期分離回路、(ハ)・・垂直偏向用
カウンタ、(ハ)・・線1fJ極駆動駆動、ψ)・・・
メモリ、(2)・・・水平偏向用カウンタ、四・・・メ
モリ、(7)・・・色復調回路、(81−1)−C81
−n)−サンプルホールド回路、(,92−1)〜(8
2−n )・・・メモリ、曽・・・基準クロック発振器
、■−・・サンプリングパルス発生回路、 (85−1
)〜(85−n)・・・スイッチング回路、(イ)・・
・スイッチングパルス発生回路、(87−1)(87−
n) −PWM回路、M −D/A斐換器、曽・・・D
/A度換器、に)・・・垂直、偏向駆動回路、G11)
・・・水平偏向駆動回路、(6)・・・偏向用パルス発
生回路、に)・・・白ピーク輝度アップ回路、■・・・
白ピーク検出回路、(46−11)〜(46−n2)・
・・モノマルチバイブレーク、(47−11)〜(4?
−n2) ・−Dラッチ回路。 代理人 森 本 義 弘 第2図 永−tra向の19分 第3図(b) A B c 1) 第4図 +−−11 L−。 L 。 し−11 噸j L−コl ヒ] ] J 第5図 (t2) Cb) e・ ; 第7図 第3図
FIG. 1 is an exploded perspective view of an image display element used in an image display device according to one embodiment of the present invention, FIG. 2 is an enlarged view of the phosphor screen of the image expansion display element, and FIG. A block diagram of a drive circuit devised prior to the present invention and waveform diagrams of each part, Figures 4 and 5, @6
FIG. 7 is a detailed waveform diagram of each part for explaining the operation of the drive circuit, FIG. 8 is a block diagram showing a specific circuit example of an image display device according to an embodiment of the present invention, and FIG.
The figure is a waveform diagram for explaining the operation. (2) (2a) to (2o)... line cathode, (4)...
・Vertical deflection electrode, (5)...Beam flow control electrode, (7
)...Horizontal deflection electrode, (9)...Screen plate, 4...
...Slit, (4)...Phosphor, (2)...Power supply circuit, (C)...Synchronization separation circuit, (C)...Vertical deflection counter, (C)...Line 1f J pole drive Drive, ψ)...
Memory, (2)...Horizontal deflection counter, (4)...Memory, (7)...Color demodulation circuit, (81-1)-C81
-n)-sample hold circuit, (,92-1) to (8
2-n)...Memory, So...Reference clock oscillator, ■-...Sampling pulse generation circuit, (85-1
) ~ (85-n)...Switching circuit, (a)...
・Switching pulse generation circuit, (87-1) (87-
n) -PWM circuit, M -D/A converter, Zeng...D
/A degree converter, to)...vertical, deflection drive circuit, G11)
...Horizontal deflection drive circuit, (6)...Deflection pulse generation circuit, (2)...White peak brightness up circuit, ■...
White peak detection circuit, (46-11) to (46-n2)・
・Mono multi-bi break, (47-11) ~ (4?
-n2) -D latch circuit. Agent Yoshihiro Morimoto Figure 2 E-tra direction 19 minutes Figure 3 (b) A B c 1) Figure 4 +--11 L-. L.し-11 噸j L-col hi] ] J Fig. 5 (t2) Cb) e・; Fig. 7 Fig. 3

Claims (1)

【特許請求の範囲】[Claims] 1、 電子ビーム源よシ引き出された電子ビームを一定
時間のガートバンド期間は遮断し、前記ガートバンド以
外の期間は映表信号の輝度レベル)こよって前記電子ビ
ームの通過時間を制御する電極を備えた陰極線管を有し
、映像信号の輝度レベルが白ピーク近くになった時に前
記ガートバンド期間を電子ビーム通過可能に制御する回
路を有する画像表示装置。
(1) The electron beam extracted from the electron beam source is blocked during a guard band period of a certain time, and the brightness level of the projection signal is controlled during periods other than the guard band. An image display device comprising a cathode ray tube and a circuit for controlling the guard band period to allow electron beams to pass through when the luminance level of a video signal approaches a white peak.
JP4751784A 1984-03-12 1984-03-12 Picture display device Pending JPS60191572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4751784A JPS60191572A (en) 1984-03-12 1984-03-12 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4751784A JPS60191572A (en) 1984-03-12 1984-03-12 Picture display device

Publications (1)

Publication Number Publication Date
JPS60191572A true JPS60191572A (en) 1985-09-30

Family

ID=12777296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4751784A Pending JPS60191572A (en) 1984-03-12 1984-03-12 Picture display device

Country Status (1)

Country Link
JP (1) JPS60191572A (en)

Similar Documents

Publication Publication Date Title
KR850000958B1 (en) Image display apparatus
JPS60191572A (en) Picture display device
JPH0567109B2 (en)
JP2679827B2 (en) Image display device
JP2625698B2 (en) Image display device adjustment jig
JP2817149B2 (en) Image display device
JPH0520033B2 (en)
JPH02134077A (en) Picture display device
JPH0524610B2 (en)
JPH0339436B2 (en)
JPH0325893B2 (en)
JPH0636585B2 (en) Image display device
JPS61242489A (en) Image display device
JPS6220482A (en) Image display device
JPH0578987B2 (en)
JPS6191843A (en) Picture display device
JPS61242486A (en) Image display device
JPS60191571A (en) Picture display device
JPS613581A (en) Picture display device
JPS60154437A (en) Picture display device
JPS60153678A (en) Picture display device
JPH0570989B2 (en)
JPS62186678A (en) Picture display device
JPS61117984A (en) Picture display device
JPH0257076A (en) Picture display device