JPS60187543U - 半導体集積回路素子の高密度実装方式 - Google Patents
半導体集積回路素子の高密度実装方式Info
- Publication number
- JPS60187543U JPS60187543U JP7439384U JP7439384U JPS60187543U JP S60187543 U JPS60187543 U JP S60187543U JP 7439384 U JP7439384 U JP 7439384U JP 7439384 U JP7439384 U JP 7439384U JP S60187543 U JPS60187543 U JP S60187543U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit elements
- mounting method
- density mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、本考案の５４ＫＤ −ＲＡＭの回路構成図、
第２図は本考案における実装方式の肩親図、第３図は従
来の実装方式の斜視図。 １・・・・・・６４ＫＤ−ＲＡＭ、２・・・・・・ＰＣ
Ｂ、 ３・・・・・・ジャンパー線。
第２図は本考案における実装方式の肩親図、第３図は従
来の実装方式の斜視図。 １・・・・・・６４ＫＤ−ＲＡＭ、２・・・・・・ＰＣ
Ｂ、 ３・・・・・・ジャンパー線。
Claims (1)
- 半導体集積回路素子のプリント基板への実装方式に於て
、前記半導体集積回路素子を上下に重ね合わせて半田付
けし、そのままの形態で、又はさらに１本或いは複数本
のジャンパー線が半田付は−されたことを特徴とする半
導体集積回路素子の高密度実装方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7439384U JPS60187543U (ja) | 1984-05-21 | 1984-05-21 | 半導体集積回路素子の高密度実装方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7439384U JPS60187543U (ja) | 1984-05-21 | 1984-05-21 | 半導体集積回路素子の高密度実装方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60187543U true JPS60187543U (ja) | 1985-12-12 |
Family
ID=30614648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7439384U Pending JPS60187543U (ja) | 1984-05-21 | 1984-05-21 | 半導体集積回路素子の高密度実装方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60187543U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896756A (ja) * | 1981-12-04 | 1983-06-08 | Toshiba Corp | マルチチップパッケージ |
-
1984
- 1984-05-21 JP JP7439384U patent/JPS60187543U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896756A (ja) * | 1981-12-04 | 1983-06-08 | Toshiba Corp | マルチチップパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60187543U (ja) | 半導体集積回路素子の高密度実装方式 | |
| JPS6037268U (ja) | プリント配線基板の装着構造 | |
| JPS6063965U (ja) | 印刷配線基板 | |
| JPS60181051U (ja) | リ−ドフレ−ムの構造 | |
| JPS60187556U (ja) | プリント基板 | |
| JPS59182974U (ja) | プリント基板 | |
| JPS58150858U (ja) | 印刷配線基板 | |
| JPS6120078U (ja) | プリント配線板 | |
| JPS5878681U (ja) | プリント配線回路 | |
| JPS5892779U (ja) | 端子 | |
| JPS6039277U (ja) | 配線基板装置 | |
| JPS6138952U (ja) | 電子部品 | |
| JPS60190061U (ja) | 電子部品取付構造 | |
| JPS59145057U (ja) | プリント配線板 | |
| JPS609261U (ja) | 連設プリント基板 | |
| JPS6130271U (ja) | プリント基板 | |
| JPS59127270U (ja) | プリント基板装置 | |
| JPS5967864U (ja) | プリント基板用コネクタ | |
| JPS59119063U (ja) | プリント基板の定尺ジヤンパ−線 | |
| JPS5936232U (ja) | 電気部品 | |
| JPS5974752U (ja) | 印刷配線基板 | |
| JPS59173373U (ja) | 電子部品の取付構造 | |
| JPS5981058U (ja) | プリント基板 | |
| JPS59161666U (ja) | 配線基板 | |
| JPS6073278U (ja) | プリント配線基板装置 |