JPS60185168A - 周波数比較器 - Google Patents
周波数比較器Info
- Publication number
- JPS60185168A JPS60185168A JP4015984A JP4015984A JPS60185168A JP S60185168 A JPS60185168 A JP S60185168A JP 4015984 A JP4015984 A JP 4015984A JP 4015984 A JP4015984 A JP 4015984A JP S60185168 A JPS60185168 A JP S60185168A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- conversion circuit
- frequency conversion
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
不発明は、周波数比較器、特に位相ロックド・ループ回
路上用いた周波数変換回路とミキサと２Ｍ−ｙ″る差周
波数拡大器が複数段カスケードに接続されてｓ成される
周波数比較器において、初段の周波数変換回路中の位相
ロックド・ループ回路におけるループ帯域を第２段以降
の周波数変換回路におけるループ帯域よりも狭（設定し
、例えば１Ｏ−９ないし１ ｏ−１２程度の周波数確度
ｔチェックできるようにした周波数比較器に関するもの
である。
路上用いた周波数変換回路とミキサと２Ｍ−ｙ″る差周
波数拡大器が複数段カスケードに接続されてｓ成される
周波数比較器において、初段の周波数変換回路中の位相
ロックド・ループ回路におけるループ帯域を第２段以降
の周波数変換回路におけるループ帯域よりも狭（設定し
、例えば１Ｏ−９ないし１ ｏ−１２程度の周波数確度
ｔチェックできるようにした周波数比較器に関するもの
である。
０３）技術の背景と問題点
例えば、高安定水晶発振器やルビジウム原子発振器やセ
シウム原子発振器などの超重安定周波数標準器において
は、１０＝ないし１ ｇ−１２程度の周波数確度ｒ保証
することか必要である。このためにそのような極めて微
小な周波数偏差ｒ短時間にかつ正確に測定することが必
要となる。
シウム原子発振器などの超重安定周波数標準器において
は、１０＝ないし１ ｇ−１２程度の周波数確度ｒ保証
することか必要である。このためにそのような極めて微
小な周波数偏差ｒ短時間にかつ正確に測定することが必
要となる。
このような周波数偏差を測定するに当っては、２つの周
波数の差周波数を取出して測定することとなるが、僅か
な周波数の差を拡大した形で検出する手段として第１因
に示す如ぎ構成音もっ差周波数拡大器が知らｔている。
波数の差周波数を取出して測定することとなるが、僅か
な周波数の差を拡大した形で検出する手段として第１因
に示す如ぎ構成音もっ差周波数拡大器が知らｔている。
ｍ１図において、ｌは周波数に換回路であって位相ロッ
クド會ループ回路（以下ＰＬＬと略丁ン勿有するもの、
２はミキサ、ｆ、＋Δｆは測定対象周波数、ｆｏは基準
周波数、ｆｘｌは変換波周波数、ｆｂｌはミキサ後周波
数に戒わしている。
クド會ループ回路（以下ＰＬＬと略丁ン勿有するもの、
２はミキサ、ｆ、＋Δｆは測定対象周波数、ｆｏは基準
周波数、ｆｘｌは変換波周波数、ｆｂｌはミキサ後周波
数に戒わしている。
図において、周波数変換回路１の変換率ｋＮｓ／Ｎ２と
すると、ミキサ後周波数ｆｂｔはで衣わされる。今例え
ば ｆ□ ＝ ５ （ＭＨｚ 〕 Δｆミ１０（＆） Ｎｌ ／ Ｎ２ ＝ ２４９ ／ ２５０とすると、ミ
キサ後周波数ｆｂ！は となって、測定対象周波数ｆＯ＋Δｆにおける周波数偏
差Δｆ／ｆｏか２５１倍に拡大さｔて検出可能となる。
すると、ミキサ後周波数ｆｂｔはで衣わされる。今例え
ば ｆ□ ＝ ５ （ＭＨｚ 〕 Δｆミ１０（＆） Ｎｌ ／ Ｎ２ ＝ ２４９ ／ ２５０とすると、ミ
キサ後周波数ｆｂ！は となって、測定対象周波数ｆＯ＋Δｆにおける周波数偏
差Δｆ／ｆｏか２５１倍に拡大さｔて検出可能となる。
即ち２ Ｘ １０’−”の偏差が略５ Ｘ １０−”の
偏差として検出可能となる。
偏差として検出可能となる。
しかし、第１図図示の如き単一の差周波数拡大器のみで
は十分な拡大率會得られないことから、一般には第２図
図示の如く２段接続した構成が用いられる。
は十分な拡大率會得られないことから、一般には第２図
図示の如く２段接続した構成が用いられる。
第２図において、符号”ｐ ２ｙ ｆｏ、ｆｏ＋Δｆ。
ｆｘｌ ｔ ｆｂｔは第１図に対応し、３は周波数変換
回路（変換率Ｎｓ）であってＰＬＬ葡もつもの、４はミ
キサ、ｆＸ２は変換波周波数、ｆｂｚはミキサ後周波数
？表わしている。この場合におけるミキサ後周波数ｆｂ
２は で我わされる。そして例えば １６ ＝ ５ （Ｍ Ｈｚ 〕 Δｆ ＝ １０−’ （Ｈｚ ］ Ｎ１／ Ｎ２ ＝ ２４９ ／ ２５ＯＮｓ ＝ ２５
１ とすると、ミキサ後周波数ｆｂｚは となって、略６．２５Ｘ１０’倍に拡大されて検出可能
となる。換言すると、２ Ｘ １０”−１０の偏差が略
１、２ Ｘ １ （１”の偏差に拡大して検出可能とな
る。
回路（変換率Ｎｓ）であってＰＬＬ葡もつもの、４はミ
キサ、ｆＸ２は変換波周波数、ｆｂｚはミキサ後周波数
？表わしている。この場合におけるミキサ後周波数ｆｂ
２は で我わされる。そして例えば １６ ＝ ５ （Ｍ Ｈｚ 〕 Δｆ ＝ １０−’ （Ｈｚ ］ Ｎ１／ Ｎ２ ＝ ２４９ ／ ２５ＯＮｓ ＝ ２５
１ とすると、ミキサ後周波数ｆｂｚは となって、略６．２５Ｘ１０’倍に拡大されて検出可能
となる。換言すると、２ Ｘ １０”−１０の偏差が略
１、２ Ｘ １ （１”の偏差に拡大して検出可能とな
る。
上述の如き構成によって周波数偏差を拡大して検出する
ことが可能となるが、実際には上述の周波数変換回路ｌ
や３においてＰＬＬ′ｔ−用いており、測定精度は、Ｐ
ＬＬの同期性やＰＬ、Ｌ円雑背などの影響ｒ受は易い。
ことが可能となるが、実際には上述の周波数変換回路ｌ
や３においてＰＬＬ′ｔ−用いており、測定精度は、Ｐ
ＬＬの同期性やＰＬ、Ｌ円雑背などの影響ｒ受は易い。
即ち、上述の構成の場合には、入力の周波数の差分につ
いて拡大されるが、周波数のランダムな「ゆらぎ」も拡
大されるために、ＰＬＬ内雑音による周波数ゆらぎｒ防
止するこ−とが望まわる。
いて拡大されるが、周波数のランダムな「ゆらぎ」も拡
大されるために、ＰＬＬ内雑音による周波数ゆらぎｒ防
止するこ−とが望まわる。
Ｉｃ） 発明の目的と構成
本発明は上記の点にＭ決すること？目的としており、不
発明の周波数比較器は、位相ロックド・ループ回路ヶ用
いた周波数変換回路と当該周波数変換回路の後段にもう
げられるミキサとｒ有する差周波数拡大器ｔそなえｊ該
差周波数拡大器全複数段カスケードに接続して構成した
周波数比較器において、少な（とも初段の周波数変換回
路中の位相ロックド・ループ回路におけるルーグ帝城〃
Ｓ第２段以降の周波数変換回路中の位相ロックド・ルー
プ回路におけるループ帯域よりも狭（設定されているこ
と七特徴としている。以下図面？参照しつつ説明する、 ■）発明の実施例 第３囚は不発明の一笑施例構成盆示す。図中の符号１，
２ｐ ３ｐ ４ｚ ｆｏｊ ｆｏ＋Δｆ、ｆｘｌ、ｆｂ
ｌｆｘ２ ｙ ｆｂｚは第２図に対応している。また＃
−ロ＠智會６，７は夫々フィルタ葡表わしている。
発明の周波数比較器は、位相ロックド・ループ回路ヶ用
いた周波数変換回路と当該周波数変換回路の後段にもう
げられるミキサとｒ有する差周波数拡大器ｔそなえｊ該
差周波数拡大器全複数段カスケードに接続して構成した
周波数比較器において、少な（とも初段の周波数変換回
路中の位相ロックド・ループ回路におけるルーグ帝城〃
Ｓ第２段以降の周波数変換回路中の位相ロックド・ルー
プ回路におけるループ帯域よりも狭（設定されているこ
と七特徴としている。以下図面？参照しつつ説明する、 ■）発明の実施例 第３囚は不発明の一笑施例構成盆示す。図中の符号１，
２ｐ ３ｐ ４ｚ ｆｏｊ ｆｏ＋Δｆ、ｆｘｌ、ｆｂ
ｌｆｘ２ ｙ ｆｂｚは第２図に対応している。また＃
−ロ＠智會６，７は夫々フィルタ葡表わしている。
なお図において周波数変換回路Ｉは恒温槽会同に配置さ
ｎ、高安定かつ低雑音のものとなっている。また商示実
施例の場合には、周波数変換回路１中のＰＬＬにおける
ループ帯域が周波数変換回路３中のＰＬＬＫおけるルー
プ帯域に（らべ（狭（設定さｎ、雑音の発生を抑圧する
ようにして〜・る。筐Ｆフィルタ６は周波数１ｆ）（ｘ
ｆｏ１ｇ分？ｒ抽出Ｌ、フィルタ７は周波数１ ｆｘ
ｚ ｆｏ Ｉ Ｒ分を抽出するものである。
ｎ、高安定かつ低雑音のものとなっている。また商示実
施例の場合には、周波数変換回路１中のＰＬＬにおける
ループ帯域が周波数変換回路３中のＰＬＬＫおけるルー
プ帯域に（らべ（狭（設定さｎ、雑音の発生を抑圧する
ようにして〜・る。筐Ｆフィルタ６は周波数１ｆ）（ｘ
ｆｏ１ｇ分？ｒ抽出Ｌ、フィルタ７は周波数１ ｆｘ
ｚ ｆｏ Ｉ Ｒ分を抽出するものである。
第３図図示の周波数変換回路１の変換率【ｌＮ−１
２Ｎ
とし、周波数変換回路３の変換率ｔ
Ｎ３ ＝ Ｎ ＋ １
とすると、第２図に関連して述べた如（、ミキサ後周波
数ｆｂ２は となり、周波数偏差は（Ｎ−１） （Ｎ＋１ ）倍に拡
大された形で検出可能となる。
数ｆｂ２は となり、周波数偏差は（Ｎ−１） （Ｎ＋１ ）倍に拡
大された形で検出可能となる。
そして、このように構成した周波数比較器における測定
精度は、ミキサ後周波数ｆｂ２の周波数ノξワー・スペ
クトル密度５ｙｂｚ（ｆ）あるいは短期安定度りτ１（
Ａｌｌａｎ分散の平方根）にもとづいて評価可能である
。第３図図示の場合において、Ｈ１ｉωｌ、Ｈ２（ω）
二層波数変換回路１．３の伝達関数Ｆｌ（ω］、Ｆ←）
：フィルタ６，７の伝達関数５ｙｉ（ｆ） ：入力の周
波数パワー・スペクトラム密度Ｓｙｂ〆ｆ）：出力の周
波数パワー・スペクトラム密度５ｙｘｔ（ｆ） ：周波
数ｆＸ１の周波数パワー・スペクトラム密度Ｓφａ 、
［ｒ＋、ｆφａｊｆｌ ：周波数変換回路１，３の付加
位相雑音とするとき、ミキサ後周波数ｆｂ２のパワース
ペクトル密度Ｓ、ｂメｆ）は、 Ｓ、ｂメｆｌ”Ｎ２（Ｎ＋１り（１＋（Ｎ−］→２１Ｈ
Ｉ（す＋２）１ｘ”ｉｆω１Ｉ２ｓｙｉ（ｆｌ十Ｎ”（
Ｎ−１）２（Ｎ ＋１） ”（−） ２１ Ｈ−＋（ω
ｌ ｌ ２１Ｆ＋ｆω１１２ｓφａｌ（ｆｌＯ 十Ｎ”（Ｎ ＋ １ ） ２（７，） ２１ Ｈｇ（ω
ｌ Ｉ ２Ｓφａ２（ｆ）＋（Ｎ−１） （Ｎ＋１ ）
”１ｌ−Ｈｔ（ω１２１Ｆ１（ωｌ ｌ ２Ｓｙｘｘ
（ｆ）＋Ｎ” Ｓｙｉ （ｆｌ □（５） で表わされ、また短期安定度σ、（τ）は、で与えられ
る。上記（５）式において、第２項は周波数変換回路１
によって付加される雑音であシ、第３項は周波数変換回
路３によって付加される雑音であって （第２項）コ（Ｎ−１） （第３項） の如き関連がある。また周波数変換回路１の伝達関数Ｈ
１（ω）のカットオフ周波数をｆＣｌとして、ｆ＞ｆｃ
ｌのとぎには （第４項）ごＮ２（第５項） の如き関連がある。
精度は、ミキサ後周波数ｆｂ２の周波数ノξワー・スペ
クトル密度５ｙｂｚ（ｆ）あるいは短期安定度りτ１（
Ａｌｌａｎ分散の平方根）にもとづいて評価可能である
。第３図図示の場合において、Ｈ１ｉωｌ、Ｈ２（ω）
二層波数変換回路１．３の伝達関数Ｆｌ（ω］、Ｆ←）
：フィルタ６，７の伝達関数５ｙｉ（ｆ） ：入力の周
波数パワー・スペクトラム密度Ｓｙｂ〆ｆ）：出力の周
波数パワー・スペクトラム密度５ｙｘｔ（ｆ） ：周波
数ｆＸ１の周波数パワー・スペクトラム密度Ｓφａ 、
［ｒ＋、ｆφａｊｆｌ ：周波数変換回路１，３の付加
位相雑音とするとき、ミキサ後周波数ｆｂ２のパワース
ペクトル密度Ｓ、ｂメｆ）は、 Ｓ、ｂメｆｌ”Ｎ２（Ｎ＋１り（１＋（Ｎ−］→２１Ｈ
Ｉ（す＋２）１ｘ”ｉｆω１Ｉ２ｓｙｉ（ｆｌ十Ｎ”（
Ｎ−１）２（Ｎ ＋１） ”（−） ２１ Ｈ−＋（ω
ｌ ｌ ２１Ｆ＋ｆω１１２ｓφａｌ（ｆｌＯ 十Ｎ”（Ｎ ＋ １ ） ２（７，） ２１ Ｈｇ（ω
ｌ Ｉ ２Ｓφａ２（ｆ）＋（Ｎ−１） （Ｎ＋１ ）
”１ｌ−Ｈｔ（ω１２１Ｆ１（ωｌ ｌ ２Ｓｙｘｘ
（ｆ）＋Ｎ” Ｓｙｉ （ｆｌ □（５） で表わされ、また短期安定度σ、（τ）は、で与えられ
る。上記（５）式において、第２項は周波数変換回路１
によって付加される雑音であシ、第３項は周波数変換回
路３によって付加される雑音であって （第２項）コ（Ｎ−１） （第３項） の如き関連がある。また周波数変換回路１の伝達関数Ｈ
１（ω）のカットオフ周波数をｆＣｌとして、ｆ＞ｆｃ
ｌのとぎには （第４項）ごＮ２（第５項） の如き関連がある。
第３図図示実施例構成の場合には、周波数変換回路１が
恒温槽付電圧制御水晶発振器を使ってお式で与えられる
ミキサ後周波数’ｂ２のパワースペクトル密度５ｙｂｚ
（ｆｌから４Ｌ、−らかな如（、主１該パワースペク
ト／し密度に大さい影響忙与え０周波数に換回路１円の
ＰＬＬによる何加雑廿が低減さｔ、周波数比較器自体の
ｄ１υ定う４度を向上させることが可能となっている。
恒温槽付電圧制御水晶発振器を使ってお式で与えられる
ミキサ後周波数’ｂ２のパワースペクトル密度５ｙｂｚ
（ｆｌから４Ｌ、−らかな如（、主１該パワースペク
ト／し密度に大さい影響忙与え０周波数に換回路１円の
ＰＬＬによる何加雑廿が低減さｔ、周波数比較器自体の
ｄ１υ定う４度を向上させることが可能となっている。
また周波数変換回路ｌ中の１’ＬＬにおける刀ントオフ
周阪数が周波数変換回路２甲のＰＬＬにおけるカントオ
フ周波数に（らべて低（設定さ７ｔている。このために
上述のパワースペクトル密度Ｓｙ＋）ｚ （ｆ）からも
明らかな如（、当該パワースペクトル府度に大きい影響
に与える周波数変換回路１内のＰＬＬにおける雑音【抑
圧していり。このために周波数比較器自体の測定精度ｒ
向上させることがｏＪ能となっている。なお、ＰＬＬの
カントオフ周波数を低く設定すると、それに応じてＰＬ
Ｌのプルイン−レンジが狭くなり、Ｐ Ｌ Ｌ Ｏ）起
動時の動作が不安定となる傾向があるが、この問題はＰ
ＬＬ同の電圧制卸水晶発振器として高安定水晶発振器を
用いることによつ″′Ｃ解決さｎる。
周阪数が周波数変換回路２甲のＰＬＬにおけるカントオ
フ周波数に（らべて低（設定さ７ｔている。このために
上述のパワースペクトル密度Ｓｙ＋）ｚ （ｆ）からも
明らかな如（、当該パワースペクトル府度に大きい影響
に与える周波数変換回路１内のＰＬＬにおける雑音【抑
圧していり。このために周波数比較器自体の測定精度ｒ
向上させることがｏＪ能となっている。なお、ＰＬＬの
カントオフ周波数を低く設定すると、それに応じてＰＬ
Ｌのプルイン−レンジが狭くなり、Ｐ Ｌ Ｌ Ｏ）起
動時の動作が不安定となる傾向があるが、この問題はＰ
ＬＬ同の電圧制卸水晶発振器として高安定水晶発振器を
用いることによつ″′Ｃ解決さｎる。
田）発肋の効果
以上説明した如く、不発明によれば、１０（１秒向の閉
廷でｉ Ｘ １ （１−”程度の周波数比較４’ｒＷ反
ｒ得ΦことがＥ、］北どなった。
廷でｉ Ｘ １ （１−”程度の周波数比較４’ｒＷ反
ｒ得ΦことがＥ、］北どなった。
第１図および第２１！＊は夫々：４−、発明の前提とさ
れに壬ｈ’Ｊ波数拡大器の原理図を示す。 ；４３図は不発明の周波数比較器の一実施例を示す。 図中、ｌ、３は夫々周波数変換回路、２，４は夫々ミキ
サ、働喝＊ａ憧警６，７は夫々フィルタ′ａ−我わ丁、 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名ン ブ ２ 図 ｔ ３ 図 （Ｎ＋−１）
れに壬ｈ’Ｊ波数拡大器の原理図を示す。 ；４３図は不発明の周波数比較器の一実施例を示す。 図中、ｌ、３は夫々周波数変換回路、２，４は夫々ミキ
サ、働喝＊ａ憧警６，７は夫々フィルタ′ａ−我わ丁、 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名ン ブ ２ 図 ｔ ３ 図 （Ｎ＋−１）
Claims (1)
- 位相ロックド・ループを用いた周波数変換回路と当該周
波数変換回路の後段にもうけられるミキサと１ｒ、７に
する差周波数拡大器をそなえ、当該差周波数拡大器を複
数段カスケードに接続して構成した周波数比較器におい
て、少なくとも初段の周波数変換回路中の位相ロックド
・ループ回路におけるループ帯域が第２段以降の周波数
変換回路中の位相ロックド拳ループ回路におけるループ
帯域よりも狭（設定さｎていること七特徴とする周波数
比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015984A JPS60185168A (ja) | 1984-03-02 | 1984-03-02 | 周波数比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015984A JPS60185168A (ja) | 1984-03-02 | 1984-03-02 | 周波数比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185168A true JPS60185168A (ja) | 1985-09-20 |
| JPH0460225B2 JPH0460225B2 (ja) | 1992-09-25 |
Family
ID=12572980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015984A Granted JPS60185168A (ja) | 1984-03-02 | 1984-03-02 | 周波数比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60185168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219771A (ja) * | 2012-04-11 | 2013-10-24 | Freescale Semiconductor Inc | 測定を行う回路及び方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5337472A (en) * | 1976-09-18 | 1978-04-06 | Oki Electric Ind Co Ltd | Frequency comparator |
-
1984
- 1984-03-02 JP JP4015984A patent/JPS60185168A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5337472A (en) * | 1976-09-18 | 1978-04-06 | Oki Electric Ind Co Ltd | Frequency comparator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219771A (ja) * | 2012-04-11 | 2013-10-24 | Freescale Semiconductor Inc | 測定を行う回路及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0460225B2 (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jaffe et al. | Design and performance of phase-lock circuits capable of near-optimum performance over a wide range of input signal and noise levels | |
| EP0810736A1 (en) | PLL frequency synthesizer | |
| JPS60185168A (ja) | 周波数比較器 | |
| US6842049B2 (en) | Method of and apparatus for detecting difference between the frequencies, and phase locked loop circuit | |
| JPS5843187A (ja) | 可変周波発振方式 | |
| JPS60185169A (ja) | 周波数比較器 | |
| CN115118280A (zh) | 一种基于二阶积分的铷原子钟数字伺服系统及方法 | |
| KR19990087904A (ko) | 주파수편차검출장치및방법 | |
| Shakhtarin et al. | Mathematical model of the phase-locked loop with a current detector | |
| US6292039B1 (en) | Integrated circuit phase-locked loop charge pump | |
| Guo et al. | Spur analysis and reduction of edge combining DLL-based frequency multiplier | |
| Aleksandrov et al. | Lock-in range of PLL-based circuits with proportionally-integrating filter and sinusoidal phase detector characteristic | |
| JPH03216025A (ja) | 並列直列変換器 | |
| Holmes | On a solution to the second-order phase-locked loop | |
| Uhran et al. | Experimental results for phase-lock loop systems having a modified nth-order tanlock phase detector | |
| Zhmud et al. | Providing of Smooth Switching of Sine Signals for Precision Frequency Synthesizer | |
| JPS60185167A (ja) | 周波数比較器 | |
| Belloni | GRS 1915+ 105: ten years after | |
| Agnes et al. | Improved chopper stabilized amplifier for offset and 1/f noise cancellation | |
| Sangha et al. | Analysis and Design of a Frequency Synthesizer with Internal and External Noise Sources | |
| Tremblay et al. | Characterization of frequency stability: Effect of RF filtering | |
| SU1681360A1 (ru) | Цезиевый стандарт частоты | |
| JP3098280B2 (ja) | 位相同期検出回路 | |
| Nakanishi et al. | A wide lock-in range PLL using self-calibrating technique for processors | |
| JPS58142417A (ja) | 同期制御方法 |