JPS6017489A - Video signal imposing circuit - Google Patents
Video signal imposing circuitInfo
- Publication number
- JPS6017489A JPS6017489A JP58125328A JP12532883A JPS6017489A JP S6017489 A JPS6017489 A JP S6017489A JP 58125328 A JP58125328 A JP 58125328A JP 12532883 A JP12532883 A JP 12532883A JP S6017489 A JPS6017489 A JP S6017489A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- transistor
- circuit
- demodulator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明はカラーＴＶ信号等の第１ビデオ信号とコンピュ
ータ等で作成した第２ビデオ信号とを合成するために用
するビデオ信号インポーズ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal impose circuit used to synthesize a first video signal such as a color TV signal and a second video signal created by a computer or the like.
一般に第１ビデオ信号（たとえばカラーＴＶ信号）と第
２ビデオ信号（たとえばコンピュータによって作成され
た信号）とを合成するには１次の如き手段がとられてい
る。Generally, one of the following methods is used to combine a first video signal (eg, a color TV signal) and a second video signal (eg, a computer-generated signal).
すなわち、第１ビデオ信号をＲＧＢ復調器でＲＧＢ（レ
ッド、グリーン、ブルー）に復調し、コンピュータ機器
等からの第２ビデオ信号と、前記復調された第１ビデオ
信号とを挿入合成回路で合成してブラウン管表示装置へ
出力するものであるが、第１ビデオ信号（たとえばカラ
ーＴＶ信月）が背景画として合成されるためには、両信
号の合成前に、第２ビデオ信号の挿入期圏だけ第１ビデ
オ信号が抜きとら′れ、この抜きとった部分を黒レベル
にする必要がある〇
このため従来、第２ビデオ信号から得た挿入期間信号に
よって復調器出力ラインをミューティング（ｍｕｔｉｎ
ｇ ）Ｌ、所るミューティング（第１ビデオ信号のカラ
ー信号を部分的に抜きとること）によって得た黒レベル
期間に第２ビデオ信号を挿入するのであるが、従来にお
いては前記ミューティング時の高速応答が不充分である
ため、抜きとられた黒レベル期間と挿入期間とが若干相
逮して。That is, the first video signal is demodulated into RGB (red, green, blue) by an RGB demodulator, and the second video signal from a computer device etc. and the demodulated first video signal are combined by an insertion combining circuit. However, in order for the first video signal (for example, color TV Shingetsu) to be combined as a background image, it is necessary to insert the second video signal only before combining both signals. The first video signal is extracted, and it is necessary to set this extracted portion to a black level.For this reason, conventionally, the demodulator output line is muted by the insertion period signal obtained from the second video signal.
g) L, the second video signal is inserted into the black level period obtained by certain muting (partially extracting the color signal of the first video signal), but conventionally, the second video signal is inserted during the muting. Because the high-speed response is insufficient, the extracted black level period and the inserted period are slightly interrelated.
合成画に白や黒の帯が付いて合成画像品質が低下する欠
点があった。There was a drawback that white or black bands appeared on the composite image, reducing the quality of the composite image.
本発明は上記の点に鑑みて発明したもので、合成画像の
品質の向上を図ることを目的とするものである。The present invention was invented in view of the above points, and an object of the present invention is to improve the quality of a composite image.
そのため本発明は、第１ビデオ信号を復調するＲＧＢ復
調器と、バッファアンプを有し復調後の第１ビデオ信号
と第２ビデオ信号とを合成する挿入合成回路と、ブラウ
ン管表示装置とからなるものにおいて復調器の出力ライ
ンに抵抗とオープンコレクタ形ＴＴＬ工Ｃとの直列回路
を設け、該抵抗により前記バッファアンプを構成するト
ランジスタのカットオフレベルを浅くすべく成し、！ト
ランジスタの動作点を常に能動領域に置き、これによっ
て前記トランジスタの立ち上が幻を速くし、以ってバッ
ファアンプの高速応答を実現して、合成画像の品質を向
上させたのである。Therefore, the present invention includes an RGB demodulator that demodulates a first video signal, an insertion synthesis circuit that has a buffer amplifier and synthesizes the demodulated first video signal and second video signal, and a cathode ray tube display device. A series circuit of a resistor and an open collector type TTL circuit C is provided in the output line of the demodulator, and the cut-off level of the transistor constituting the buffer amplifier is made shallow by the resistor. The operating point of the transistor is always placed in the active region, thereby speeding up the rise time of the transistor, thereby realizing high-speed response of the buffer amplifier, and improving the quality of the composite image.
以下、本発明の一実施例を図面に基づいて詳述する。Hereinafter, one embodiment of the present invention will be described in detail based on the drawings.
第１図にお論て（＋）は第１ビデオ信号（たとえばカラ
ーＴＶ信号）の入力端子、（２）は同期分離回路で、こ
の同期分離回路（２）は同期信号と映像信号との複合映
像信号から同期信号を分けとり出すためのものである。In Figure 1, (+) is the input terminal for the first video signal (for example, a color TV signal), and (2) is the sync separation circuit. This is for extracting the synchronization signal from the video signal.
（３）は前記同期分離回路（２）の出力側に接続したＲ
ＧＢ復調器で、この復調器（３）は被変調波（映像信号
）から信号波形をとね出すものであわ、該復調器＋３１
のＲＧＢ（レッド、グリーン、ブルー）の各出力ライン
（４Ｒ）（４Ｇ）（４Ｂ）には挿入合成回路（５）を接
続している。(3) is R connected to the output side of the synchronous separation circuit (2).
In the GB demodulator, this demodulator (3) extracts a signal waveform from the modulated wave (video signal), and the demodulator +31
An insertion/synthesis circuit (5) is connected to each RGB (red, green, blue) output line (4R) (4G) (4B).
この押入合成回路（５）は復調後の第１ビデオ信号とコ
ンピュータ機器等からの第２ビデオ信号とを合成して次
段のブラクン管表示装＠（７）に出力するためのもので
、前記挿入合成回路（５）とブラウン管表示装置（７）
とを合成出力ライン（６Ｒ）（６Ｇ）（６Ｂ）で互に接
続して層る。This push-in synthesis circuit (5) is for synthesizing the demodulated first video signal and the second video signal from computer equipment, etc., and outputting the synthesized signal to the next-stage Braun tube display @ (7). Insertion synthesis circuit (5) and cathode ray tube display (7)
are connected to each other by composite output lines (6R) (6G) (6B).
また、前記挿入合成回路（５）には第２ビデオ信号の入
力ライン（８Ｒ）（８Ｇ） （８Ｂ）を接続すると共に
、挿入期間信号ライン（９）を接続してｂる。但し、第
１図においては、これらの各ライン（８Ｒ）（８Ｇ）（
８Ｂ）＋９１を概略的に示しており、具体的には第２図
に示す如く構成したものである。Further, the input lines (8R), (8G), and (8B) for the second video signal are connected to the insertion and synthesis circuit (5), and the insertion period signal line (9) is also connected thereto. However, in Figure 1, each of these lines (8R) (8G) (
8B)+91 is schematically shown, and specifically, it is constructed as shown in FIG.
第２図におりてはＲＧＢ（レッド、グリーン−ブルー）
のうちＲ（レッド）系統のみを図示しているが、他のＧ
（グリーン）系統およびＢ（ブルー）系統もＲ（レッド
）系統の構成と同一である。In Figure 2, RGB (red, green-blue)
Of these, only the R (red) system is illustrated, but other G
The (green) system and the B (blue) system also have the same structure as the R (red) system.
すなわち、復調器（３）の出力ライン（４Ｒ）には抵抗
（１０）を介してバッファアンプ（１１）を構成するＮ
ＰＮ形トランジスタ（１２）のベースを接続する一方、
Ｂペースと抵抗（１０）との交点（社）に抵抗（１３）
とオープンコレクタ形Ｔ Ｔ Ｌ工Ｃのインバータ（１
４）との直列口ｉを介して挿入期間信号ライン（９Ｒ）
を接続している。That is, the output line (4R) of the demodulator (3) is connected to the N which constitutes the buffer amplifier (11) via the resistor (10).
While connecting the base of the PN type transistor (12),
Resistance (13) at the intersection (sha) of B pace and resistance (10)
and open collector type TTL C inverter (1
4) Insert period signal line (9R) through port i in series with
are connected.
また挿入合成回路（５）中の次段のバッファアンプ（＋
５１ヲ構成するＮＰＮ形トランジスタ（１６）のベース
には交点１口およびダイオードθηを介してＰＮＰ形ト
ランジスタ（＋８）のエミッタを接続し、該トランジス
タ（１８）＋７）ベースに抵抗（１９）を介して先に述
べた第２ビデオ信号の入力ライン（８Ｒ）を接続したも
のである。Also, the next stage buffer amplifier (+) in the insertion synthesis circuit (5)
The base of the NPN transistor (16) constituting 51 is connected to the emitter of the PNP transistor (+8) via one intersection and a diode θη, and the base of the transistor (18)+7 is connected to the emitter of the PNP transistor (16) via a resistor (19). The second video signal input line (8R) mentioned above is connected to the second video signal input line (8R).
ここで、前記抵抗（１３）は、バッファアンプ（１１）
を構成するトランジスタ（１２）のカットオフレベルを
浅くするためのものであって、この抵抗（１３）の抵抗
値は、トランジスタ（１２）のベース電位Ｃａ点）が、
トランジスタ（１２１をカットオフしない電位を保つ値
にしたものであり、該トランジスタ０２）の動作点を常
に能動領域に置く値に選定されている。本実施例では１
６０〔Ω〕に選定されている。Here, the resistor (13) is connected to the buffer amplifier (11).
The resistance value of this resistor (13) is such that the base potential Ca point of the transistor (12) is
The value is set to maintain a potential that does not cut off the transistor (121), and the value is selected to keep the operating point of the transistor (02) always in the active region. In this example, 1
It is selected to be 60 [Ω].
図示実施例は上記の如く構成するものにして、以下作用
を説明する。The illustrated embodiment is constructed as described above, and its operation will be explained below.
いま、復調された第１ビデオ信号と第２ビデオ信号とを
合成するには、入力ライン（８Ｒ）から第２ビデオ信号
を、また挿入期間信号ライン（９Ｒ）から前記第２ビデ
オ信号によって得られた挿入期間信号をそれぞれ入力す
るのである。Now, in order to synthesize the demodulated first video signal and the second video signal, the second video signal is obtained from the input line (8R) and the second video signal obtained from the insertion period signal line (9R). The inserted insertion period signals are respectively input.
前記信号ライン（９Ｒ）に挿入期間信号１Ｈ′を入力す
ると、この信号はインバータ（１４）により反転され１
Ｌ′になり、第２図中のＣに点の第１ビデオ信号はミュ
ーティングされる。このミューティングによって得られ
た黒レベル期間に第２図中の（５）点におｈて第２ビデ
オ信号が挿入されて、第１ビデオ信号を背景画とする合
成画像が得られるのである。When the insertion period signal 1H' is input to the signal line (9R), this signal is inverted by the inverter (14) and becomes 1.
L', and the first video signal at point C in FIG. 2 is muted. The second video signal is inserted at point (5) in FIG. 2 into the black level period obtained by this muting, and a composite image with the first video signal as a background image is obtained.
ここで前記ライン（９Ｒ）中には抵抗（１３）とオープ
ンコレクタ形Ｔ Ｔ Ｌ Ｉ Ｃ（＋４＋との直列回路
を設け、該ｔ 抗Ｑ３） Ｋよねトランジスタ（１２１
のカットオフレベルを浅くし、該トランジスタ（崗の動
作点を常に能動領域に置いてｈるので、トランジスタ（
１２）の立チ上がりが速くなり、スイッチング動作が高
速になるので、バッファアンプ（１１）の高速応答が可
能で、この結果、抜きとられた黒レベル期間と挿入期間
とが等しくなるので１合成画に何等白や黒の帯が（＝ｆ
くことがなく、合成画像の品質が向上するのであるＯ
本発明は以上詳述したように、第１ビデオ信号を復調す
るＲＧＢ復調器（３）と、バッファアンプ山）を有し復
調後の第１ビデオ信号と第２ビデオ信号とを合成する挿
入合成回路（５）と、ブラウン管表示装置（７）とから
なるものにおいて、復調器（３）の出力ライン（４Ｒ）
に抵抗（１３）とオープンコレクタ形ＴＴＬＩ Ｃ（＋
４１との直列回路を設け、該抵抗（１３）により前記バ
ッファアンプ（１１）を構成するトランジスタ０２）の
カットオフレベルを浅くすべく成したものであるから、
前記トランジスタ（１２）の動作点を常に能動＠域に置
くことができ、この結果、トランジスタ（１２）の立ち
上がりが速くなるので、高速応答が達成でき、合成画像
の品質が向上する効果かある。Here, in the line (9R), a series circuit consisting of a resistor (13) and an open collector type T T L I C (+4+) is provided.
By making the cutoff level of the transistor shallow and keeping the operating point of the transistor always in the active region,
12) becomes faster and the switching operation becomes faster, so the buffer amplifier (11) can respond faster. As a result, the extracted black level period and the insertion period are equal, so one combination There are some white and black bands in the picture (=f
As described in detail above, the present invention includes an RGB demodulator (3) that demodulates the first video signal and a buffer amplifier (mounted buffer amplifier). In a device consisting of an insertion synthesis circuit (5) for synthesizing a first video signal and a second video signal and a cathode ray tube display device (7), the output line (4R) of the demodulator (3)
resistor (13) and open collector type TTLI C(+
41 is provided in series, and the resistor (13) is used to reduce the cut-off level of the transistor (02) constituting the buffer amplifier (11).
The operating point of the transistor (12) can always be placed in the active @ region, and as a result, the transistor (12) rises quickly, achieving a high-speed response and improving the quality of the composite image.
第１図は本発明の一実施例を示すプロ゛ツクダイヤグラ
ム、第２図は第１図の要部の具体例を示す回路図である
。
（３）・・・ＲＧＢ復調器
（４Ｒ）・・・出力ライン
（５）・・・挿入合成回路
（７）・・・ブラウン管表示装置
ＩＩｌ’ｌ・・・バッファアンプ
（１２）・・・トランジスタ
（１３）・・・抵 抗
（１４）・・・オープンコレクタ形Ｔ Ｔ Ｌ工Ｃ出願
人 船井電機株式会社FIG. 1 is a program diagram showing one embodiment of the present invention, and FIG. 2 is a circuit diagram showing a specific example of the main part of FIG. (3)...RGB demodulator (4R)...Output line (5)...Insertion synthesis circuit (7)...Cathode-ray tube display device IIl'l...Buffer amplifier (12)...Transistor (13)...Resistance (14)...Open collector type TTL engineering C applicant Funai Electric Co., Ltd.
Claims (1)
ッファアンプ（１１）を有し復調後の第１ビデオ信号と
第２ビデオ信号とを合成する挿入合成回路（５）と、ブ
ラウン管表示装置（７）とからなるものにおいて、復調
器（３１の出力ライン（４Ｒ）に抵抗（１３）とオープ
ンコレクタ形ＴＴＬ１Ｃ（１４＋との直列回路を設け、
該抵抗（１３）により前記バッファアンプ（１１）を構
成するトランジスタ（１２１のカットオフレベルを浅く
すべく成したことを特徴とするビデオ信号インポーズ回
路。An RGI3 demodulator (3) that demodulates the first video signal, an insertion synthesis circuit (5) that has a buffer amplifier (11) and synthesizes the demodulated first and second video signals, and a cathode ray tube display device. (7), a series circuit of a resistor (13) and an open collector type TTL1C (14+) is provided on the output line (4R) of the demodulator (31),
A video signal impose circuit characterized in that the resistor (13) is used to reduce the cutoff level of a transistor (121) constituting the buffer amplifier (11).
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125328A JPS6017489A (en) | 1983-07-08 | 1983-07-08 | Video signal imposing circuit |
| CA000448125A CA1207430A (en) | 1983-07-08 | 1984-02-23 | Video signal impose circuit |
| GB08409814A GB2143398B (en) | 1983-07-08 | 1984-04-16 | A video signal imposition circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125328A JPS6017489A (en) | 1983-07-08 | 1983-07-08 | Video signal imposing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017489A true JPS6017489A (en) | 1985-01-29 |
Family
ID=14907389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58125328A Pending JPS6017489A (en) | 1983-07-08 | 1983-07-08 | Video signal imposing circuit |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS6017489A (en) |
| CA (1) | CA1207430A (en) |
| GB (1) | GB2143398B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2238687A (en) * | 1989-11-13 | 1991-06-05 | Popeil Ind | Composite television image |
| KR960043808A (en) * | 1995-05-09 | 1996-12-23 | 구자홍 | On-Screen Display Circuit of Image Display Equipment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023125A (en) * | 1973-06-28 | 1975-03-12 |
-
1983
- 1983-07-08 JP JP58125328A patent/JPS6017489A/en active Pending
-
1984
- 1984-02-23 CA CA000448125A patent/CA1207430A/en not_active Expired
- 1984-04-16 GB GB08409814A patent/GB2143398B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023125A (en) * | 1973-06-28 | 1975-03-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2143398A (en) | 1985-02-06 |
| GB8409814D0 (en) | 1984-05-23 |
| GB2143398B (en) | 1986-12-10 |
| CA1207430A (en) | 1986-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0824355B2 (en) | Television receiver | |
| US4388639A (en) | Color control circuit for teletext-type decoder | |
| KR910019424A (en) | TV on-screen character display system | |
| US4578698A (en) | Multiple display control apparatus for a television receiver | |
| JPS6017489A (en) | Video signal imposing circuit | |
| US4612577A (en) | Video signal processor with selective clamp | |
| JPS6284665A (en) | Television receiver | |
| JPS60257694A (en) | Television receiver | |
| JP3039550B2 (en) | Color television signal processing circuit | |
| JPH0354980A (en) | Wide aspect image signal receiver | |
| JPH01303996A (en) | Television signal system converter | |
| JPS64707B2 (en) | ||
| JPH0575985A (en) | Caption decoder display device | |
| JPH026470B2 (en) | ||
| JPH0317505Y2 (en) | ||
| JPS5958977A (en) | Display circuit of character and graph information | |
| KR920004438Y1 (en) | On screen display data recording apparatus | |
| JPS5920315B2 (en) | display circuit | |
| JPS6318210Y2 (en) | ||
| JPH04291582A (en) | Video signal display | |
| JPH0151230B2 (en) | ||
| JPS5838022B2 (en) | clamp warmer | |
| JPH0620299B2 (en) | Video signal digital processor | |
| JPS61224785A (en) | Picture plane frame forming circuit | |
| JPS59212097A (en) | Television signal controller |