JPS6017385A - Pace maker - Google Patents
Pace makerInfo
- Publication number
- JPS6017385A JPS6017385A JP58124427A JP12442783A JPS6017385A JP S6017385 A JPS6017385 A JP S6017385A JP 58124427 A JP58124427 A JP 58124427A JP 12442783 A JP12442783 A JP 12442783A JP S6017385 A JPS6017385 A JP S6017385A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- stop
- time
- sounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/02—Metronomes
- G04F5/025—Electronic metronomes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は予め設定した時間だけベース音を発生するベー
スメーカに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a bass maker that generates bass sound for a preset period of time.
従来のベースメーカにおいて、ストップウォッチの機能
を備え、そのスタート/ストップ操作に同期して計時中
のみベース音を発生させるようにしだものがある。この
ようにストップウォッチに同期させてベース音を発生さ
せるベースメーカは、距離、道程等を予め決めて走るよ
うな場合には、その設定距離をどの位の時間で走ったか
を知ることができて非常に便利であるが、距離にとられ
れずに自分の体調に合った速さで一定時間走るような場
合には、その時間設定ができないので不便である。また
、上記のベースメーカは、インターバルトレーニングの
ような途中で一定時間何回か休む場合など、休憩時間の
計測は行なわれないので、いちいち時間を気にしなけれ
ばならないという問題がある。Some conventional bass manufacturers have a stopwatch function and generate bass sound only during timekeeping in synchronization with start/stop operations. Base manufacturers that generate bass sounds in synchronization with stopwatches are able to tell how long it took to cover the set distance when running with a predetermined distance, distance, etc. Although it is very convenient, it is inconvenient if you want to run for a certain period of time at a speed that suits your physical condition without worrying about distance, because you cannot set the time. Furthermore, the above-mentioned base manufacturers do not measure the rest time when the user takes several breaks for a certain period of time during interval training, so there is a problem in that the user has to keep an eye on the time each time.
さらに、従来のベースメーカは、ベースを表現するのに
単にベースのみ、っ1り報音の周期のみを変えるにとど
まっており、極めて単調で楽しさおもしろさを欠いてい
た。Furthermore, conventional bass manufacturers simply change the bass and only the frequency of the sound to express the bass, which is extremely monotonous and lacks fun and interest.
本発明は上記の点に鑑みてなされたもので、その目的は
予′め設定した時間任意のベース音を発生することがで
き、距離にとられれずに自分の体調に合った時間短るこ
とができるベースメーカを提供することにある。The present invention has been made in view of the above points, and its purpose is to be able to generate any bass sound for a preset time, and to shorten the time according to one's physical condition without being limited by distance. Our goal is to provide base manufacturers that can.
また本発明の目的は、走行途中で一定時間休む場合、そ
の時間を予めセットしておくことにより、立ち止まった
時点から計時動作を開始して設定時間経過後に報音動作
を行なうベースメーカを提供することにある。Another object of the present invention is to provide a base maker that, when the vehicle rests for a certain period of time while driving, sets the time in advance so as to start a timing operation from the moment the vehicle stops and performs an alarm operation after the set time has elapsed. There is a particular thing.
さらに本発明の目的は、ペースの変化をベース音の同期
だけでなく、音程をも同時に変化させるようにして、走
る楽しさ、おもしろさを倍加することができるベースメ
ーカを提供することにある。A further object of the present invention is to provide a bass maker that can double the fun and interest of running by changing the pace not only by synchronizing the bass sound but also by changing the pitch at the same time.
以下図面を参照して本発明の一実施例を説明する。第1
図において、11はキー人力部で、例t ハスタート/
ストップキー、ペース選択キー、タイマ設定キー、モー
ドキー等を備えており、そのキー人力データは制御回路
12へ送られる。この制御回路12は、上記キー人力デ
ータに従って動作し、基本時計カウンターブロック13
、表示回路14、タイマ回路15、ベース回路(詳細を
後述する)16、ストップ時間セットカウンタ17、ス
トップ時間カウンタ18、ラン/ストップ検出器19、
ラン/ストップ検出回路20へ制御信号を与える。上記
基本時計カウンターブロック13は、発振/分周ブロッ
ク21から送られてくるl tIzの信号を計数して現
在時刻情報を得ている。上記発振/分周ブロック21は
、発振器及び分周回路によって構成され、発振器から出
力される基準周波数信号を分周回路によって分周し、I
Hzの信号を基本時計カウンターブロック13及び被
−ス回路16に与えている。また、発振/分周ブロック
21は、例えば「ド」、「し」、「ミ」、「ファ」、「
ン」の音階信号及びr 130 J〜r 170 J
1’/Minのペース信号を得るための分周出力をベー
ス回路16に与えている。しかして、上記基本時計カウ
ンターブロック13から出力される現在時刻情報は、表
′示回路14へ送られ、表示装置22において表示され
る。この表示装置22は、時刻表示部23及びベース表
示部24からなり、時刻表示部23において現在時刻「
時1分」及びrAM/PMJが表示され、ベース表示部
24VCおいてベースレベル及びベース回路16で計測
している計時内容等゛が表示されるようになっている。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 11 is a key human power department, for example t Hastart/
It is equipped with a stop key, pace selection key, timer setting key, mode key, etc., and the manual data of the keys is sent to the control circuit 12. This control circuit 12 operates according to the key manual data, and the basic clock counter block 13
, display circuit 14, timer circuit 15, base circuit (details will be described later) 16, stop time set counter 17, stop time counter 18, run/stop detector 19,
A control signal is provided to the run/stop detection circuit 20. The basic clock counter block 13 counts the ltIz signal sent from the oscillation/frequency division block 21 to obtain current time information. The oscillation/frequency division block 21 is composed of an oscillator and a frequency division circuit, and divides the reference frequency signal output from the oscillator by the frequency division circuit.
A Hz signal is given to the basic clock counter block 13 and the grounded circuit 16. The oscillation/frequency division block 21 also includes, for example, "do", "shi", "mi", "fa", "
' scale signal and r 130 J to r 170 J
A frequency-divided output for obtaining a pace signal of 1'/Min is provided to the base circuit 16. The current time information output from the basic clock counter block 13 is sent to the display circuit 14 and displayed on the display device 22. This display device 22 consists of a time display section 23 and a base display section 24, and the current time "
"Hour 1 minute" and rAM/PMJ are displayed, and the base level and the time measurement contents measured by the base circuit 16 are displayed on the base display section 24VC.
また、上記に一ス表示部24には、ストップ時間セット
カウンタ17あるいはストップ時間カウンタ18の内容
がキー操作により選択的に表示される。そして、上記タ
イマ回路15は、キー人力部11のキー操作により制御
回路12を介してタイマ時間がセットされるようになっ
ており、タイマ時間セット後にスタート信号が与えられ
ると、基本時計カウンターブロック13からの1発信号
によって計時動作を開始する。上記タイマ回路15は、
計時動作を開始するとその計時内容がタイマ設定値に達
するまでの間、″′1パ信号を出力し、アンド回路25
へ与える。また、上記波−ス回路16は、制御回路12
からのスタート指令によってベース信号を発生し、アン
ド回路26を介してアンド回路25へ出力する。そして
、このアンド回路25から出力されるベース信号が発音
体駆動回路27へ送られ、スピーカ28によシベース音
に変換されて出力される。Further, the contents of the stop time set counter 17 or the stop time counter 18 are selectively displayed on the above-mentioned display section 24 by key operation. The timer circuit 15 is configured such that the timer time is set via the control circuit 12 by key operation of the key manual section 11, and when a start signal is given after setting the timer time, the basic clock counter block 13 Timing operation is started by a single signal from . The timer circuit 15 is
When the time measurement operation starts, the ``''1 signal is output until the time measurement contents reach the timer setting value, and the AND circuit 25
give to The wave circuit 16 also includes a control circuit 12.
A base signal is generated in response to a start command from , and is output to the AND circuit 25 via the AND circuit 26 . Then, the bass signal output from the AND circuit 25 is sent to the sounding body drive circuit 27, converted into a bass sound by the speaker 28, and outputted.
一方、上記ラン/ストップ検出器19は、R−スメーカ
使用者が走っているか止まっているかを検出する検出器
で、その検出個−号はラン/ストップ検出回路20へ送
られる。このラン/ストップ検出回路20は、ラン/ス
トップ検出器19の検出信号に応じて動作し、ラン状態
(走行中)であればn III信号、ストップ状態であ
れば0′”信号を出力する。このラン/ストップ検出回
路20の出力は、一時停止ヒ計時制御回路29へ送られ
、ディレードフリップフロップ30のデータ端子りへ入
力される。そして、このフリップフロップ30のQ側出
力は、ディレードフリップフロップ31のデータ端子り
へ入力される。上記フリッf70ッfso、szは、基
本時計′カウンターブロック13から送られてくる所定
周期のクロックφに同期して動作し、フリップフロップ
30の同側出力及びフリップフロップ3ノのQ側出力は
、アンド回路32及びノア回路33へ入力される。上記
アンド回路32の出力はフリップフロップ34のセット
端子Sへ入力され、ノア回路33の出力は7リツグ70
ツブ34のリセット端子Rへ入力される。そして、フリ
ップフロップ34のQ側出力は、基本時計カウンターブ
ロック13から出力される1分キャリー信号と共にアン
ド回路35を介してストップ時間カウンタ18へ送られ
る。このストップ時間カウンタ18は、基本時計カウン
ターブロック13からアンド回路35を介して送られて
くる1分キャリー信号をカウントし、そのカウント内容
を一致検出回路36へ与える。また、この−紙検出回路
36には、ストップ時間セットカウンタ17にセットさ
れている時間データが与えられる。上記ストップ時間セ
ットカウンタ17には、キー入力部1ノのキー操作によ
り制御回路12を介して例えば「5分」等の休憩時間が
予めセットされる。On the other hand, the run/stop detector 19 is a detector that detects whether the R-smaker user is running or stopping, and its detected number is sent to the run/stop detection circuit 20. This run/stop detection circuit 20 operates in response to the detection signal from the run/stop detector 19, and outputs an nIII signal if the vehicle is in a run state (running), and outputs a 0''' signal if the vehicle is in a stop state. The output of this run/stop detection circuit 20 is sent to a temporary stop timing control circuit 29 and input to the data terminal of a delayed flip-flop 30.The Q side output of this flip-flop 30 is sent to a delayed flip-flop The flip-flops f70, fso, sz operate in synchronization with the clock φ of a predetermined period sent from the basic clock counter block 13, and the same-side output of the flip-flop 30 and The Q side output of the flip-flop 3 is input to the AND circuit 32 and the NOR circuit 33. The output of the AND circuit 32 is input to the set terminal S of the flip-flop 34, and the output of the NOR circuit 33 is input to the 7-rig 70.
It is input to the reset terminal R of the knob 34. The Q side output of the flip-flop 34 is sent to the stop time counter 18 via the AND circuit 35 together with the 1 minute carry signal output from the basic clock counter block 13. This stop time counter 18 counts the one-minute carry signal sent from the basic clock counter block 13 via the AND circuit 35, and provides the count contents to the coincidence detection circuit 36. Moreover, the time data set in the stop time set counter 17 is given to the negative paper detection circuit 36. A break time such as "5 minutes" is preset in the stop time setting counter 17 via the control circuit 12 by key operation of the key input section 1.
上記−紙検出回路36は、ストップ時間セットカウンタ
17とストップ時間カウンタ18の内容を比較し、一致
した際に一致検出信号を出力する。この一致検出信号は
、一時停止計時制御回路29内のナンド回路34の出力
と共にオア回路37を介してトリガフリップフロップ3
8へ入力される。そして、このフリップフロップ38の
Q側出力がアンド回路26ヘグート制御信号として送ら
れる。The paper detection circuit 36 compares the contents of the stop time set counter 17 and the stop time counter 18, and outputs a coincidence detection signal when they match. This coincidence detection signal is sent to the trigger flip-flop 3 via the OR circuit 37 together with the output of the NAND circuit 34 in the pause timing control circuit 29.
8. The Q side output of this flip-flop 38 is sent to the AND circuit 26 as a control signal.
次に上記ベース回路16の詳細について第2図により説
明する。同図において4ノはベース信号発生回路で、上
記発振/分周ブロック210分周段から所定の周波数信
号が与えられ、fl=130 、fz =140 、f
s =150 、fa =160 。Next, details of the base circuit 16 will be explained with reference to FIG. In the same figure, No. 4 is a base signal generation circuit, to which a predetermined frequency signal is given from the frequency division stage of the oscillation/frequency division block 210, fl = 130, fz = 140, f
s = 150, fa = 160.
f !L = 170 P/Min のベース信号を発
生する。上記被−ス信号fx−fbは、アンド回路42
a〜42eへ入力される。また43は音程信号発生回路
で、上記発振/分周ブロック21の分周段から所定の周
゛波数信号が与えられ、C1−ド。f! Generates a base signal of L = 170 P/Min. The received signal fx-fb is supplied to the AND circuit 42.
It is input to a to 42e. 43 is a pitch signal generating circuit to which a predetermined frequency signal is applied from the frequency division stage of the oscillation/frequency division block 21, and the C1- code.
c、=し、C3=ミ、C4=ファ、C6=ソ の音程信
号を発生してアンド回路42a〜42eへ入力する。こ
れらのアンド回路42a〜42eは、デコーダ44によ
って選択され、その選択された出力がオア回路45を介
して第1図のアンド回路26へ出力する。また、発振/
分周ブロック21からペース回路16に送られてくるI
Hzの信号は、アンド回路46を介して時間計測カウ
ンタ47へ入力される。この計測カウンタ47の計測内
容は、第1図の表示回路14へ送られ、ペース表示部2
4に表示される。さらに、制御回路12からペース回路
16に送られてくるスタート/ストップ信号は、T型フ
リップフロップ48に入力される。このフリップフロッ
プ48のQ側出力はアンド回路46に入力されると共に
、デコーダ44のイネーブル端子Eに入力される。また
、フリップフロップ48のす側出力は、アンド回路49
.50に入力される。C3=mi, C4=fa, C6=so are generated and input to AND circuits 42a to 42e. These AND circuits 42a to 42e are selected by a decoder 44, and the selected output is outputted to the AND circuit 26 in FIG. 1 via an OR circuit 45. Also, oscillation/
I sent from the frequency division block 21 to the pace circuit 16
The Hz signal is input to a time counter 47 via an AND circuit 46. The measurement content of this measurement counter 47 is sent to the display circuit 14 shown in FIG.
4 will be displayed. Further, a start/stop signal sent from the control circuit 12 to the pace circuit 16 is input to a T-type flip-flop 48. The Q side output of this flip-flop 48 is input to the AND circuit 46 and also to the enable terminal E of the decoder 44. Furthermore, the output of the flip-flop 48 is connected to the AND circuit 49.
.. 50 is entered.
上記アンド回路49には、制御回路12から送られてく
るリセット信号が入力され、その出力が時間計測カウン
タ47のリセット端子Rへ入力される。また、アンド回
路50には、制御回路12から送られてくるペース選択
信号が入力され、その出力が6進力ウンタ51ヘカウン
トアツフ信号として送られる。この6進カウンタ51の
カウント内容は、デコーダ44へ入力されると共に、第
1図の表示回路14へ送られ、ベース表示部24に表示
される。A reset signal sent from the control circuit 12 is input to the AND circuit 49, and its output is input to the reset terminal R of the time counter 47. Further, the pace selection signal sent from the control circuit 12 is input to the AND circuit 50, and its output is sent to the hexadecimal counter 51 as a count up signal. The count contents of the hexadecimal counter 51 are input to the decoder 44, and are also sent to the display circuit 14 in FIG. 1 and displayed on the base display section 24.
次に上記実施例の動作を説明する。通常の時刻表示モー
ドでは、基本時計カウンターブロック13で計時されて
いる現在時刻データが表示回路14へ送られ、第3図(
a)に示すように時刻表示部23に現在時刻が表示され
る。しかして、ジョギングに際しては、その時の体調等
に合わせて走行時間を予めタイマ回路15に設定する。Next, the operation of the above embodiment will be explained. In the normal time display mode, the current time data measured by the basic clock counter block 13 is sent to the display circuit 14, as shown in FIG.
As shown in a), the current time is displayed on the time display section 23. Therefore, when jogging, the running time is set in advance in the timer circuit 15 according to the physical condition and the like at that time.
この走行時間の設定は、キー人力部11のモードキーに
よシ時間設定モードを指定し、その後テンキー等により
任意の時間を設定する。上記の時間設定子−ドでは、タ
イマ回路15の内容が表示回路14に読出され、ベース
表示部24に表示されるので、その表示内容を確認しな
がら時間設定を行なう。次にR−ス設定モードに切換え
、所望のペースを指定する。このペース設定モードでは
、第2図における6進カウンタ5ノの内容が表示回路1
4で選択され、タイマ表示部24に表示される。このペ
ース設定を行なう場合は、ペース選択キーを操作する毎
にカウントアツプ信号が制御回路12からペース回路1
6に送られ、アンド回路50を介して6進カウンタ51
を10次カウントアツプする。この6進カウンタ51の
設定内容は、ベース表示部24にi PACEl 」r
’pAcE2 J・・・・・・のように表示される。上
記6進カウンタ51の設定内容は、デコーダ44へ送ら
れるが、スタート前はフリップフロップ48からデコー
ダ44に?lO″信号が与えられているので、デコーダ
44は非動作状態にある。さらに、インターノ々ルトレ
ーニングのような途中で一定時間休む場合は、モードキ
ーによシストツブ時間セットカウンタ17を指定してそ
の内容をベース表示部24に読出し、任意の休み時間例
えば5分間をカウンタ17にセットする。To set this running time, specify the time setting mode using the mode key of the key manual section 11, and then set an arbitrary time using the numeric keypad or the like. In the above time setting node, the contents of the timer circuit 15 are read out to the display circuit 14 and displayed on the base display section 24, so the time is set while checking the displayed contents. Next, switch to the R-speed setting mode and specify the desired pace. In this pace setting mode, the contents of the hexadecimal counter 5 in FIG.
4 and displayed on the timer display section 24. When performing this pace setting, a count-up signal is sent from the control circuit 12 to the pace circuit 1 each time the pace selection key is operated.
6 and is sent to hexadecimal counter 51 via AND circuit 50.
Count up the 10th order. The setting contents of this hexadecimal counter 51 are displayed on the base display section 24.
'pAcE2 J...' is displayed. The settings of the hexadecimal counter 51 are sent to the decoder 44, but before the start, the settings are sent from the flip-flop 48 to the decoder 44? Since the lO'' signal is given, the decoder 44 is in a non-operating state.Furthermore, if you want to take a break for a certain period of time during inter-nodal training, you can specify the assist time set counter 17 using the mode key. The contents are read out on the base display section 24, and an arbitrary rest time, for example, 5 minutes, is set on the counter 17.
上記のようにして設定操作を行なった後、ペースモード
に切換える。そして、走行を開始する際にスタート/ス
トップキーを操作する。このスタート/ストップキーの
操作により、制御回路12からタイマ回路15及びペー
ス回路16へスタート指令が送られる。タイマ回路15
ば、上記スタート指令により第4図(、)に示すように
タイマ動作を開始する。すなわち、タイマ回路15は、
予め設定された値から1発信号に同期して順次カウント
ダウン動作し、その1”信号をアンド回路25へ出力す
る。また、ペース回路16は、上記スタート指令により
第2図におけるフリップ70ツブ48が反転動作し、そ
のQ側出力が1″となってアンド回路46のダートを開
くと共にデコーダ44にイネーブル信号Eを与える。上
記アンド回路46のダートが開かれると、発振/分周ブ
ロック2ノから送られてきている例えばI Hzの信号
が時間計測カウンタ47へ入力され、計時動作が開始さ
れる。この時間計測カウンタ47の計測内容は、6進カ
ウンタ5ノの内容と共に表示回路14へ送られ、第3図
(b)に示すようにペース表承部24に表示される。こ
の場合、時刻表示部23には現在時刻が引続き表示され
る。また、上記デコーダ44は、フリップフロップ48
からイネーブル信号が与えられることによって動作し、
6進カウンタ51のカウント内容をデコードしてアンド
回路42a〜42eの何れかを選択指定する。今例えば
6進カウンタ51の内容が「2」に設定されているとす
れば、デコーダ44の出力端子「2」から″1″信号が
出力され、アンド回路42dのダートが開かれる。After performing the setting operations as described above, switch to pace mode. Then, when starting traveling, the start/stop key is operated. By operating this start/stop key, a start command is sent from the control circuit 12 to the timer circuit 15 and pace circuit 16. Timer circuit 15
For example, the start command starts the timer operation as shown in FIG. 4(,). That is, the timer circuit 15 is
The pace circuit 16 sequentially counts down from a preset value in synchronization with the one shot signal, and outputs the 1" signal to the AND circuit 25. In addition, the pace circuit 16 starts the flip 70 knob 48 in FIG. It performs an inverting operation, and its Q side output becomes 1'', opening the dart of the AND circuit 46 and giving an enable signal E to the decoder 44. When the dart of the AND circuit 46 is opened, a signal of, for example, I Hz sent from the oscillation/frequency division block 2 is input to the time measurement counter 47, and a time measurement operation is started. The measurement contents of the time measurement counter 47 are sent to the display circuit 14 together with the contents of the hexadecimal counter 5, and are displayed on the pace display section 24 as shown in FIG. 3(b). In this case, the current time will continue to be displayed on the time display section 23. Further, the decoder 44 includes a flip-flop 48
It operates by being given an enable signal from
The count contents of the hexadecimal counter 51 are decoded to select and designate one of the AND circuits 42a to 42e. For example, if the content of the hexadecimal counter 51 is set to "2", a "1" signal is output from the output terminal "2" of the decoder 44, and the dart of the AND circuit 42d is opened.
このためアンド回路42dは、ペース信号発生回路41
から出力されているf4のペース(160P/Min
)で、音程信号発生回路43からの「ノア」の音程信号
C4を出力する。この「ノア」の音程を持つf40ベー
ス信号は、アンド回路42dからオア回路45を介して
第1図のアンド回路26へ出力される。このアンド回路
26は、フリップフロップ38の出力によってダート制
御されるが、このフリップ70ツブ38は通常ζ側出力
端から1”信号が出力されているので、上記被−ス回路
16がら出力されるペース信号は、第4図(g)に示す
ようにアンド回路26よシ出力され、さらにアンド回路
2′5を介して発音体駆動回路27へ送られる。Therefore, the AND circuit 42d is connected to the pace signal generation circuit 41.
The f4 pace (160P/Min) output from
), the pitch signal C4 of "Noah" from the pitch signal generation circuit 43 is output. This f40 base signal having the pitch of "Noah" is output from the AND circuit 42d to the AND circuit 26 in FIG. 1 via the OR circuit 45. This AND circuit 26 is dart-controlled by the output of the flip-flop 38, but since the flip 70 knob 38 normally outputs a 1" signal from the ζ side output terminal, the signal is output from the above-mentioned gated circuit 16. The pace signal is outputted from the AND circuit 26 as shown in FIG. 4(g), and further sent to the sounding body drive circuit 27 via the AND circuit 2'5.
従って発音体駆動回路27は、「ノア」の音程を持つ、
1”4(160P/M)のベース信号でスピーカ28を
駆動し、ベース音を出力する。しかして、このベース音
の発生と共に走行を開始すると、ラン/ストップ検出器
19がその走行を検出し、その信号をラン/ストップ検
出回路20へ与える。このラン/ストップ検出回路20
は、ラン/ストップ検出器19からの信号に応じてラン
状態では第4図(c)に示すように1”信号を出力する
。この″l°″信号は、基本時計カウンターブロック1
3からのクロックφに同期して′フリップフロップ30
.31に順次読込1れる。フリップ70ツブ3oに°1
″が読込まれた時点でノア回路33の出力が”1パとな
り、フリップ70ツブ34がリセットされてアンド回路
35のダートを閉じる。Therefore, the sounding body drive circuit 27 has the pitch of "Noah".
The speaker 28 is driven with a base signal of 1"4 (160P/M) to output a bass sound. When the vehicle starts running at the same time as this bass sound is generated, the run/stop detector 19 detects the running. , gives the signal to the run/stop detection circuit 20.This run/stop detection circuit 20
outputs a 1" signal as shown in FIG. 4(c) in the run state in response to the signal from the run/stop detector 19. This "l°" signal
In synchronization with the clock φ from 3, the flip-flop 30
.. 31 are sequentially read. Flip 70° to 3o
When `` is read, the output of the NOR circuit 33 becomes ``1,'' the flip 70 knob 34 is reset, and the dart of the AND circuit 35 is closed.
しかして、上記の状態において、途中休憩のために走行
を停止すると、この状態をラン/ストップ検出器19が
検出し、その検出信号をラン/ストップ検出回路20に
与える。このラン/ストップ検出回路20は、ラン/ス
トップ検出器19からの信号により0”信号を出力する
。このO”信号はクロックφに同期してフ。Therefore, in the above-mentioned state, when the vehicle stops running for a break midway, the run/stop detector 19 detects this state and provides the detection signal to the run/stop detection circuit 20. This run/stop detection circuit 20 outputs a 0" signal in response to a signal from the run/stop detector 19. This O" signal is turned off in synchronization with the clock φ.
リップフロップ30に読込まれる。この結果、フリップ
フロップ30のζ側出力が1”となり、アンド回路32
に入力される。この時点でH71Jツブフロップ31の
ζ側出力が1”に保持されているので、アンド回路32
の出力が第4図(d)に示すように″1パとなる。この
アンド回路32の出力は、オア回路37を介してフリッ
プフロップ38へ送られ、このフリップフロップ38を
反転する。このためフリップフロップ38のζ側出力が
O”となシ、第4図(f)に示すようにアンド回路26
のダートを閉じる。The data is read into the flip-flop 30. As a result, the ζ side output of the flip-flop 30 becomes 1", and the AND circuit 32
is input. At this point, the ζ side output of the H71J block flop 31 is held at 1", so the AND circuit 32
As shown in FIG. 4(d), the output of the AND circuit 32 becomes "1P". The output of the AND circuit 32 is sent to the flip-flop 38 via the OR circuit 37, and the flip-flop 38 is inverted. If the ζ side output of the flip-flop 38 is O'', the AND circuit 26 is connected as shown in FIG. 4(f).
Close up dirt.
従ってペース回路16から発音体駆動回路27への啄−
ス信号の出力が禁止され、第4図(g)に示す・、よ1
うにベース音の発生が停止する。また、上記アンド回路
32の出力によって7リツプフロツプ34がセットされ
、そのζ側出力が1′。Therefore, the output from the pace circuit 16 to the sounding body drive circuit 27 is
The output of the signal is prohibited, and as shown in Figure 4(g),
The sea urchin bass sound stops producing. Further, the output of the AND circuit 32 sets the 7-lip flop 34, and its ζ side output becomes 1'.
となって、アンド回路35のr−トを開く。このため基
本時計カウンターブロック13からの1分キャリー信号
がアンド回路35・を介してストップ時間カウンタ18
へ送られるようになり、ストップ時間カウンタ18が計
時動作を開始する。そして、この計時動作により、スト
ップ時間カウンタ18の内容がストップ時間セットカウ
ンタ17のセット内容に等しくなると、−紙栓出回路3
θから第4図(e) Ic示すように一致検出信号が出
力され、オア回路37を介してフリップフロップ37を
反転動作させる。このためフリップフロ、ツブ38のQ
出力が再び″1パとたってアンド回路26のダートを開
く。従ってペース回路16から出力されるベース信号が
、アンド回路26.25を介して発音体駆動回路27へ
送られ、ベース音の発生動作が再開される。これによシ
使用者は休み時間が経過したことを知旬、上記ベース音
に合わせて走行を開始する。この走行はラン/ストップ
検出器19によシ検出されてラン/ストップ検出回路2
0の出力が11パとなり、クロックφに同期してフリッ
プ70ツブ30.31に読込まれる。この場合、上記し
たように7リツプフロツゾ30に1”が読込まれた時に
7リツプフロツゾ30の向側出力及びフリップフロップ
31のQ側出力が共にOnとな9、ノア回路33の出力
が1”となってフリップフロラ7°34をリセットする
。このためフリップフロップ34の出力が0″となり、
アンド回路35のダートを閉じてストップ時間カウンタ
18への入力を禁止する。また、このストップ時間カウ
ンタ18の内容は、−数構出回路36から一致信号が出
力された後、制御回路12からの信号によりクリアされ
る。以上の動作は、第4図に示すように使用者が休憩す
る毎に繰返される。Therefore, the r-gate of the AND circuit 35 is opened. Therefore, the 1 minute carry signal from the basic clock counter block 13 is sent to the stop time counter 18 via the AND circuit 35.
The stop time counter 18 starts to measure time. As a result of this timing operation, when the content of the stop time counter 18 becomes equal to the set content of the stop time set counter 17, - the paper plug dispensing circuit 3
From θ, a coincidence detection signal is output as shown in FIG. 4(e) Ic, and the flip-flop 37 is inverted via the OR circuit 37. For this reason, Flip Flo, Tsubu 38 Q
When the output reaches ``1'' again, the dart of the AND circuit 26 is opened. Therefore, the bass signal output from the pace circuit 16 is sent to the sounding element drive circuit 27 via the AND circuits 26 and 25, and the bass sound is generated. As a result, the car user is notified that the rest time has passed and starts running in time with the bass sound.This running is detected by the run/stop detector 19 and the run/stop is started. Stop detection circuit 2
The output of 0 becomes 11 and is read into the flip 70 knob 30.31 in synchronization with the clock φ. In this case, as described above, when 1" is read into the 7-lip flop 30, the opposite output of the 7-lip flop 30 and the Q-side output of the flip-flop 31 are both turned on, and the output of the NOR circuit 33 becomes 1". to reset the flip flora 7°34. Therefore, the output of the flip-flop 34 becomes 0'',
The dart of the AND circuit 35 is closed to prohibit input to the stop time counter 18. Further, the contents of the stop time counter 18 are cleared by a signal from the control circuit 12 after a match signal is output from the minus number output circuit 36. The above operations are repeated every time the user takes a break, as shown in FIG.
しかして、タイマ回路15に設定された時間が経過する
と、タイマ回路15の出力が第4図(、)に示すように
0″となってアンド回路25のダートを閉じる。このた
めペース回路16がら発音体駆動回路27へのペース信
号の出方が禁止され、ベース音の発生が停止する。この
ベース音の停止によシ、予め設定した時間が経過したこ
とを使用者に知らせる。これにより使用者はジョギング
を終了し、スタート/ストップキーを操作する。このキ
ー操作により制御回路12から4−ス回路16ヘストツ
プ信号が送られ、フリップフロッグ48が反転してアン
ド回路46のダートを閉じ、時間計測カウンタ47の計
測動作を停止する。この状態でリセットキーを操作する
と、制御回路12からペース回路16にリセット信号が
送られ、アンド回路49を介して時間計測カウンタ47
の内容がリセットされる。なお、走行途中等でベース周
期を変更したい場合は、スタート/ストップキーを操作
してペース回路16内の7リツプフロツプ48を反転し
て計時動作を停止し、この状態で周期選択キーを操作し
て6進カウンタ51の内容を変更する。そして、内容変
更後、スタート/ストップキーを操作することによシ、
フリップフロッグ48が反転して計時動作が再開される
と共にデコーダ44が動作し、6進カウンタ51の内容
に応じてアンド回路42a〜42eを選択し、所定の音
程を持つペース信号をオア回路45を介して出力させる
。When the time set in the timer circuit 15 has elapsed, the output of the timer circuit 15 becomes 0'' as shown in FIG. The output of the pace signal to the sounding body drive circuit 27 is prohibited, and the generation of the bass sound is stopped.By stopping the bass sound, the user is notified that the preset time has elapsed. The person finishes jogging and operates the start/stop key.By operating this key, a stop signal is sent from the control circuit 12 to the 4-switch circuit 16, the flip-flop 48 is reversed, the dart of the AND circuit 46 is closed, and the timer is stopped. The measurement operation of the measurement counter 47 is stopped. When the reset key is operated in this state, a reset signal is sent from the control circuit 12 to the pace circuit 16, and the time measurement counter 47 is reset via the AND circuit 49.
The contents of will be reset. If you wish to change the base cycle while running, etc., operate the start/stop key to reverse the 7-lip-flop 48 in the pace circuit 16 to stop the timekeeping operation, and in this state operate the cycle selection key. The contents of the hexadecimal counter 51 are changed. Then, after changing the contents, by operating the start/stop key,
The flip-flop 48 is inverted and the timekeeping operation is resumed, and the decoder 44 is activated to select the AND circuits 42a to 42e according to the contents of the hexadecimal counter 51, and send a pace signal having a predetermined pitch to the OR circuit 45. Output via
なお、上記実施例では、−数構出回路36の出力によっ
てベース音の出力制御を行なうようにしたが、−数構出
回路36の出力を発音体駆動回路27へ印加して単にア
ラームを鳴らし、ベース音の発生は手動操作によって再
開するようにしてもよい。また、上記実施例では、休憩
中はベース音の発生を停止するようにしたが、ベース音
の発・生を停止することなく、単に休み時間の計測のみ
を行なうようにしてもよい。In the above embodiment, the output of the bass sound is controlled by the output of the -number output circuit 36, but the output of the -number output circuit 36 may be applied to the sounding element drive circuit 27 to simply sound an alarm. , generation of the bass sound may be restarted by manual operation. Further, in the above embodiment, the generation of the bass sound is stopped during the break, but it is also possible to simply measure the rest time without stopping the generation of the bass sound.
以上述べたように本発明によれば、タイマ回路を設け、
このタイマ回路に設定した時間だけベース音を発生する
ようにしたので、距離にとられれずに自分の体調に合っ
た時間短ることができる。また、この場合、設定時間短
るとに一ス音の発生が停止するので、時間を気にする必
要がなく、きわめて便利である。As described above, according to the present invention, a timer circuit is provided,
Since the bass sound is generated for the time set in this timer circuit, you can shorten the time according to your physical condition without worrying about distance. Furthermore, in this case, the generation of the sound stops once the set time is shortened, so there is no need to worry about time, which is extremely convenient.
また、本発明は走行途中で一定時間休む場合、その時間
を予めセットしておけば、立ち止まった時点から自動的
に計時動作が開始され、設定時間を経過するとベース音
の発生動作が再開されるので、いちいち時間を気にしな
くても一定時間休憩することができる。Additionally, in the present invention, when you take a break for a certain period of time while driving, if you set that time in advance, the timing operation will automatically start from the moment you stop, and when the set time has elapsed, the bass sound generation operation will resume. Therefore, you can take a break for a certain amount of time without having to worry about the time each time.
さらに本発明は、ペースの変化をベース音の周期だけで
なく、音程をも同時に変化させるようにしているので、
ベース音に変化があり、走る楽しさ、おもしろさを倍加
することができ、また、その音程によってもペース周期
を知ることができる。Furthermore, the present invention changes the pace not only by changing the period of the bass sound but also by changing the pitch at the same time.
There are changes in the bass sound, which can double the fun and interest of running, and you can also know the pace cycle by the pitch.
図面は本発明の一実施例を示すもので、第1図は回路構
成図、第2図は第1図における被−ス発生回路の詳細を
示す図、第3図(、) (b)は表示例を示す図、第4
図は動作を説明するだめのタイミングチャートである。
11・・・キー人力部、12・・・制御回路、13・・
・基本時計カウンターブロック、14・・・表示回路、
15・・・タイマ回路、16・・・啄−ス回路、17・
・・ストップ時間セットカウンタ、18・・・ストップ
時間カウンタ、19・・・ラン/ストップ検出器、23
・・・時刻表示部、24・・・ベース表示部、29・・
・一時停止計時制御回路、41・・・ベース信号発生回
路、43・・・音程信号発生回路、44・・・デコーダ
、47・・・時間計測カウンタ、51・・・6進カウン
タ。The drawings show one embodiment of the present invention, and FIG. 1 is a circuit configuration diagram, FIG. 2 is a diagram showing details of the current generation circuit in FIG. 1, and FIG. Diagram showing an example of display, No. 4
The figure is a timing chart for explaining the operation. 11... Key human power section, 12... Control circuit, 13...
・Basic clock counter block, 14...display circuit,
15...Timer circuit, 16...Takusu circuit, 17.
...Stop time set counter, 18...Stop time counter, 19...Run/stop detector, 23
...Time display section, 24...Base display section, 29...
- Pause time measurement control circuit, 41...Base signal generation circuit, 43...Pitch signal generation circuit, 44...Decoder, 47...Time measurement counter, 51...Hex counter.
Claims (3)
間隔で発音体を駆動して発音させるベース回路と、比較
的長い時間間隔を予め設定するタイマ回路と、このタイ
マ回路により設定された時間帯以外の時間では上記発音
体の作動を禁止するダート回路とを具備したことを特徴
とする被−スメーカ。(1) A base circuit that drives a sounding element to produce sound at short preset time intervals based on a reference clock signal, a timer circuit that presets relatively long time intervals, and a timer circuit that drives a sounding element to produce sound at short time intervals preset based on a reference clock signal, and a timer circuit that presets a relatively long time interval. A dirt circuit for prohibiting the operation of the sounding body at times other than the period of time.
間隔で発音体を駆動して発音させるベース回路と、比較
的長い時間間隔を予め設定するタイマ回路と、このタイ
マ回路により設定された時間帯以外の時間では上記発音
体の作動を禁止する第1のダート回路と、走行の停止を
検出する停止検出手段と、走行め一時停止期間をセット
する一時停止期間セット手段と、上記停止検出手段から
の走行の停止を検出した信号によシ計時を開始する停止
期間計時手段と、上記一時停止期間セット手段と停止時
間計数手段とを比較して一致信号を出力する一致検出手
段と、この一致検出手段からの一致信号により上記発音
体を動作させる第2のr−)回路とを具備したことを特
徴とするペースメーカ。(2) A base circuit that drives a sounding element to produce sound at short time intervals preset based on a reference clock signal, a timer circuit that presets a relatively long time interval, and a timer circuit that generates sound at short time intervals set in advance based on a reference clock signal; a first dart circuit for prohibiting the operation of the sounding body at times other than the time zone; a stop detection means for detecting a stop of running; a pause period setting means for setting a pause period for stopping the running; and the stop detection means. a stop period timer for starting time measurement based on a signal that detects a stop in running; a coincidence detecting means for comparing the pause period setting means and the stop time counting means and outputting a matching signal; A pacemaker comprising: a second r-) circuit that operates the sounding body in response to a coincidence signal from the detection means.
間隔で発音体を駆動して発音させるベース回路と、比較
的長い時間間隔を予め設定するタイマ回路と、このタイ
マ回路により設定された時間帯以外の時間では上記発音
体の作動を禁止する第1のダート回路と、走行の停止を
検出する停止検出手段と、走行の一時停止期間をセット
する一時停止期間セット手段と、上記停止検出手段から
の走行の停止を検出した信号により計時を開′始する停
止期間計時手段と、上記一時停止期間セット手段と停止
時間計数手段とを比較して一致信号を出力する一致検出
手段と、この一致検出手段からの一致信号により上記発
音体を動作させる第2のダート回路と、基準信号を形成
する分周段からの信号に基づいて、異なる周波数の発音
信号を複数個生成する発音信号生成手段と、上記分周段
からの信号に基づいて異なる周期の発音周期信号を生成
する発音周期生成手段と、上記複数個の発音信号と発音
周期信号をそれぞれ対応させて選択し、上記発音体を上
記発音信号の周波数で且つ上記発音周期で駆動する駆動
手段とを具備したことを特徴とするベースメーカ。(3) A base circuit that drives a sounding element to produce sound at short preset time intervals based on a reference clock signal, a timer circuit that presets a relatively long time interval, and a timer circuit that generates sound at short time intervals preset based on a reference clock signal; a first dirt circuit for prohibiting the operation of the sounding body at times other than the time zone; a stop detection means for detecting a stoppage of running; a pause period setting means for setting a pause period for running; and the stop detection means. a stop period timer for starting time measurement in response to a signal that detects a stop in running; a coincidence detecting means for comparing the pause period setting means and the stop time counting means and outputting a matching signal; a second dart circuit that operates the sounding body in response to a coincidence signal from the detection means; and sounding signal generating means that generates a plurality of sounding signals of different frequencies based on the signal from the frequency dividing stage that forms the reference signal. , a sounding cycle generating means for generating sounding cycle signals of different cycles based on the signal from the frequency dividing stage, and selecting the plurality of sounding signals and sounding cycle signals in correspondence with each other, and causing the sounding body to generate the sounding body. A base maker comprising a driving means for driving at the frequency of the signal and at the above-mentioned sound generation period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58124427A JPS6017385A (en) | 1983-07-08 | 1983-07-08 | Pace maker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58124427A JPS6017385A (en) | 1983-07-08 | 1983-07-08 | Pace maker |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6017385A true JPS6017385A (en) | 1985-01-29 |
JPH0442637B2 JPH0442637B2 (en) | 1992-07-14 |
Family
ID=14885214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58124427A Granted JPS6017385A (en) | 1983-07-08 | 1983-07-08 | Pace maker |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017385A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259487U (en) * | 1988-10-25 | 1990-05-01 |
-
1983
- 1983-07-08 JP JP58124427A patent/JPS6017385A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259487U (en) * | 1988-10-25 | 1990-05-01 |
Also Published As
Publication number | Publication date |
---|---|
JPH0442637B2 (en) | 1992-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4218871A (en) | Electronic timer | |
US5027686A (en) | Electronic metronome equipped with subtraction timer | |
JPS6017385A (en) | Pace maker | |
JPS6015901B2 (en) | time measuring device | |
US4192133A (en) | Electronic watch with means for producing pulse sound at selected intervals | |
US4382692A (en) | Analog-display electronic timepiece comprising a divider with an adjustable division factor | |
US4236375A (en) | Electronic watch | |
US4681465A (en) | Alarm signalling electronic timepiece with timer function | |
GB2047442A (en) | Electronic timepiece | |
JPS60131486A (en) | Alarm timepiece | |
JPS6244391Y2 (en) | ||
JPS6219999Y2 (en) | ||
JPS6038237Y2 (en) | Electronic clock with alarm | |
JPS6216391B2 (en) | ||
JPH0626877Y2 (en) | News clock | |
JPS5443778A (en) | Drive of electronic wrist watch with alarm | |
JPH0443838Y2 (en) | ||
JPS55134388A (en) | Electronic wrist watch system playing melody | |
JPS6188184A (en) | Electronic time piece having snoozing function | |
JPS6242391Y2 (en) | ||
JPS6225747Y2 (en) | ||
JPS5942270B2 (en) | Analog electronic clock with alarm and its alarm setting method | |
JPH0128472Y2 (en) | ||
JPS6212314Y2 (en) | ||
JPS6135991Y2 (en) |