JPS60170897A - Animation display unit for electrostatic type display - Google Patents

Animation display unit for electrostatic type display

Info

Publication number
JPS60170897A
JPS60170897A JP59027723A JP2772384A JPS60170897A JP S60170897 A JPS60170897 A JP S60170897A JP 59027723 A JP59027723 A JP 59027723A JP 2772384 A JP2772384 A JP 2772384A JP S60170897 A JPS60170897 A JP S60170897A
Authority
JP
Japan
Prior art keywords
display
display unit
frequency
movable electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59027723A
Other languages
Japanese (ja)
Other versions
JPH04271B2 (en
Inventor
和男 秦
東郷 秀彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DAIWA SHINKU KOGYOSHO KK
DAIWA SHINKUU KOGYOSHO KK
Original Assignee
DAIWA SHINKU KOGYOSHO KK
DAIWA SHINKUU KOGYOSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DAIWA SHINKU KOGYOSHO KK, DAIWA SHINKUU KOGYOSHO KK filed Critical DAIWA SHINKU KOGYOSHO KK
Priority to JP59027723A priority Critical patent/JPS60170897A/en
Priority to KR1019850000787A priority patent/KR930008309B1/en
Priority to DE8585301033T priority patent/DE3582600D1/en
Priority to EP85301033A priority patent/EP0153172B1/en
Publication of JPS60170897A publication Critical patent/JPS60170897A/en
Priority to US07/104,537 priority patent/US4786898A/en
Publication of JPH04271B2 publication Critical patent/JPH04271B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 く技術分野〉 本発明は静電式表示装置の動画表示装置に関する。[Detailed description of the invention] Technical fields> The present invention relates to a moving image display device of an electrostatic display device.

〈従来技術〉 まず、静電式表示装置の原理を説明する。固定電極と可
動電極の間に誘電体層を介在させ、両電極間に電圧■を
加えると、両電極間に生じる電界により誘電体層内に分
極が生じ、固定電極と可動電極の間に吸引力が生じ、こ
の吸引力により可動電極が固定電極に吸着されて正面か
ら観る状態を変化ざ廿る。
<Prior Art> First, the principle of an electrostatic display device will be explained. When a dielectric layer is interposed between a fixed electrode and a movable electrode and a voltage ■ is applied between both electrodes, polarization occurs within the dielectric layer due to the electric field generated between the two electrodes, and attraction occurs between the fixed and movable electrodes. A force is generated, and this attractive force causes the movable electrode to be attracted to the fixed electrode, changing the state viewed from the front.

第1図に静電式表示ユニットの一例の斜視図を示し、第
2図にその横断面図に電圧印加回路をイζJ加した図を
示す。
FIG. 1 shows a perspective view of an example of an electrostatic display unit, and FIG. 2 shows a cross-sectional view of the same with a voltage application circuit added.

第−及び第二の固定電極1.2は可動電極3に対し対称
形であっ°ζ全体として偏平な長方形をなしている。ず
なわら、その横断面形状は互いに平行に対向する固定部
IA、2Aから前方へ向って両側から対称面へ向って漸
次近接して最近接部4を形成したのらHli次離隔して
いく内側に凸の円弧状曲面IB、2Bが形成され、その
先に互いに平行に対向する先端部IC,2Cが形成され
ている。
The first and second fixed electrodes 1.2 are symmetrical with respect to the movable electrode 3 and have a flat rectangular shape as a whole. However, the cross-sectional shape of the fixing parts IA and 2A, which face each other parallel to each other, gradually approach toward the front from both sides toward the plane of symmetry to form the closest part 4, and then move away from each other in the order of Hli. Inwardly convex arcuate curved surfaces IB, 2B are formed, and tip portions IC, 2C facing each other in parallel are formed beyond these.

また、固定部IA、2Aから後方へリード線を接続する
だめの端子12.13が一体形成きれている。
In addition, terminals 12 and 13 for connecting lead wires from the fixed parts IA and 2A to the rear are integrally formed.

両固定部IA、2Aの間には、絶縁体からなるオス形ス
ペーザ5、導電体よりなるフィルムホルダ6及び絶縁体
からなるメス形スペーサ7が介在し、さらにメス形スペ
ーサ5とフィルムホルダ6の間に可動電極3の固定部が
挟持されている。固定電極1.2の固定部IA、2Aの
外側からビス8及び9をねじ込むことにより各固定電極
を固着している。
A male spacer 5 made of an insulator, a film holder 6 made of a conductor, and a female spacer 7 made of an insulator are interposed between the fixed parts IA and 2A. A fixed part of the movable electrode 3 is sandwiched between them. Each fixed electrode is fixed by screwing in screws 8 and 9 from the outside of the fixed portions IA and 2A of the fixed electrode 1.2.

可動電極3は、例えばポリエステル、ポリカーボネート
などの重合体の薄膜をコアとし、その両面にアルミニウ
ム等の導電材料を蒸着してその両面を鏡面とした構造を
有し、厚さは0.006it1ないし0.012鰭程度
である。
The movable electrode 3 has a core made of a thin film of a polymer such as polyester or polycarbonate, and has a structure in which a conductive material such as aluminum is deposited on both sides to make both sides mirror-finished, and the thickness is 0.006 to 0. It is about .012 fin long.

このような可動電極3は固定部がフィルムホルダ6に密
着又は導電性接着剤で接着され、最近接部4を通り抜け
て前方へ真直に伸びて自由端を形成し、その自由端は第
−及び第二の固定電極1゜2に自在に吸着しうるように
なっている。また、フィルムボルダ6にはリード線を接
続するだめの0111子14が一体形成されている。
In such a movable electrode 3, the fixed part is tightly attached to the film holder 6 or adhered with a conductive adhesive, passes through the nearest part 4, and extends straight forward to form a free end. It is designed so that it can be freely adsorbed to the second fixed electrode 1°2. Further, the film boulder 6 is integrally formed with an 0111 element 14 to which a lead wire is connected.

最近接部4の構造は、両端厚さ0.1鰭程度のシムを両
固定電極1,2間に介在さゼて、シムの厚さで規定され
るスリットを形成し、そのスリット内を可動電極3が通
り抜けている。
The structure of the closest part 4 is such that a shim with a thickness of about 0.1 fin at both ends is interposed between both fixed electrodes 1 and 2 to form a slit defined by the thickness of the shim, and it is movable within the slit. Electrode 3 is passing through.

第一の固定電極1の内側、少なくとも最近接部4よりも
前方の内面には、例えば白、赤、青、黄色等の所定の色
彩をもつ絶縁性塗料が塗布されて第一の誘電体層を構成
している。同様に第二の固定電極2の内面には、第一の
固定電極と異なる色彩又は黒色の絶縁性塗料が塗布され
て第二の誘電体15を構成している。
An insulating paint having a predetermined color such as white, red, blue, yellow, etc. is applied to the inside of the first fixed electrode 1, at least the inner surface in front of the nearest portion 4, to form a first dielectric layer. It consists of Similarly, the inner surface of the second fixed electrode 2 is coated with an insulating paint of a color different from that of the first fixed electrode or black, thereby forming a second dielectric 15.

この装置を使用するときは、第2図に示すように、交流
(又は直流)電源10と表示制御用スイッチ】1を設&
J、第一の固定電極の端子12をスイッチ11の端子A
と電源IOの一極に接続し、第二の固定電極の端子13
をスイッチ11の端子Bと電源IOの他極に接続し、可
動電極3の端子14をスイッチ11の共通接点Cに接続
する。
When using this device, as shown in Figure 2, set up an AC (or DC) power supply 10 and a display control switch 1.
J, connect the terminal 12 of the first fixed electrode to the terminal A of the switch 11
and terminal 13 of the second fixed electrode.
is connected to the terminal B of the switch 11 and the other pole of the power source IO, and the terminal 14 of the movable electrode 3 is connected to the common contact C of the switch 11.

スイッチ11のA側がオンのときは可動電極が第一の固
定電極と同電位になり、かつ電源lOの両極が可動電極
と第二の固定電極間に印加されるので、可動電極3が第
二の固定電極2の内面上に吸着してその塗装面を覆うか
ら、前方からは第一の固定電極1の彩色塗装面の直接光
と、その可動電極表面による反射光が認識される。
When the A side of the switch 11 is on, the movable electrode has the same potential as the first fixed electrode, and both poles of the power supply lO are applied between the movable electrode and the second fixed electrode, so that the movable electrode 3 is at the same potential as the first fixed electrode. Since it is attracted to the inner surface of the first fixed electrode 2 and covers its painted surface, direct light from the colored painted surface of the first fixed electrode 1 and reflected light from the surface of the movable electrode can be recognized from the front.

次いで、スイッチ11のB側がオンに切り換えられると
、可動電極が第二の固定電極と同電位になり、先に可動
電極と第二の固定電極の間に蓄えられていた電荷が放電
して可動電極の第二の固定電極側への吸引力が消滅し、
可動電極の弾性力で中立位置まで復帰し始めたとき、第
一の固定電極との間に電源10の両極が印加される。従
って、i+J動電極電極一の固定電極1に吸着して前方
からは第二の固定電極2の塗装面の直接光と、その可動
電極表面による反射光が認識される。
Next, when the B side of the switch 11 is turned on, the movable electrode becomes the same potential as the second fixed electrode, and the electric charge previously stored between the movable electrode and the second fixed electrode is discharged and the movable electrode becomes movable. The attraction force of the electrode towards the second fixed electrode disappears,
When the movable electrode begins to return to the neutral position due to its elastic force, both poles of the power source 10 are applied between it and the first fixed electrode. Therefore, direct light from the painted surface of the second fixed electrode 2 and reflected light from the surface of the movable electrode are recognized from the front when the i+J movable electrode 1 is attracted to the fixed electrode 1 .

〈発明の目的〉 そこで本発明の目的は、このような静電式表示装置を用
いた動画表示装置を提供することにある。
<Object of the Invention> Therefore, an object of the present invention is to provide a moving image display device using such an electrostatic display device.

〈発明の構成〉 本発明の静電式表示装置の動画表示装置は、(al固定
電極と、その固定電極表面に吸着又は離反しうる可動電
極と、上記固定電極表面又は上記可動電極表面のいずれ
か一方又は双方に設けられた誘電体層と、上記固定電極
と上記可動電極の間に電圧を印加するためのリード線を
有し、上記電圧の印加によゲC上記iiJ動電極が上記
固定電極の表面に静電的に吸引されることによりこの表
示ユニ7、トの外観が変化するよう構成された静電式表
示ユニットが多数個平面的に配列されたディスプレイ部 (blそのディスプレイ部の個々の表示ユニットに対応
するビットをもち、シフトパルスにより1列づつシフト
される表示レジスタ ((〕)複数コマの表示パターン情報を記憶するメモリ
(d)上記シフトパルスにより上記メモリから上記表ノ
1<レジスタへ表示情報を転送する転送手段(cll上
記シフト式パルス周波数を、−に記静亀式表示ユニ・7
トの可動電極が応答しえない第1の周波数とその周波数
よりも格段に低い第2の周波数に切換える切換え手段 (f)上記第2の周波数が選択されているとき上記表示
ユニットに対するシフトパルスの供給を停止する手段 を有し、静止画像を逐次変化させることにより一連の動
画表示を行うよう構成されていることにより6徴づりら
れる。
<Structure of the Invention> The moving image display device of the electrostatic display device of the present invention comprises (an Al fixed electrode, a movable electrode that can be attracted to or separated from the surface of the fixed electrode, and either the surface of the fixed electrode or the surface of the movable electrode). It has a dielectric layer provided on one or both of them, and a lead wire for applying a voltage between the fixed electrode and the movable electrode, and when the voltage is applied, the movable electrode C A display section (bl) in which a large number of electrostatic display units configured to change the appearance of the display unit 7 by being electrostatically attracted to the surface of an electrode is arranged in a plane. A display register that has bits corresponding to each display unit and is shifted column by column by a shift pulse (()) A memory that stores display pattern information for multiple frames (d) A register that has bits corresponding to each display unit and is shifted one column at a time by a shift pulse (d) A memory that stores display pattern information for multiple frames <Transfer means for transferring display information to the register (cll) The above shift pulse frequency is written in -.
(f) switching means for switching between a first frequency to which the movable electrodes of the first and second terminals cannot respond and a second frequency that is significantly lower than that frequency; It has six features because it has means for stopping the supply and is configured to display a series of moving images by sequentially changing still images.

〈実施例の説明〉 第3図に装置全体の回路構成を示す。表示部21は一枚
のパネル上に第1図に例示した静電式表示ユニット20
がマトリックス状に多数個配列されたものであって、ユ
ニット数は例えば20X200ドツトである。駆動回路
g++ 22は、表示ユニット20と一対一に対応する
多数のザイリスタにより構成されている。表示レジスタ
23はクロックパルスCKによりシフトするマトリック
ス構成されたシソ1〜レジスタよりなり、各ビットが表
示ユニット20の各ドツトに対応している。制御回路部
24は、クロック原発振CLを発生ずる発振器25、そ
のりUツク原発振CLを分周し゛ζタイミング信号CK
をつくる回路26、分周されたパルス信号CKを計数す
るアドレスカウンタ27、制御命令Co、に+ 、C2
により分周を制御するコントロールデコーダ28及び表
示データを後述する記憶装置30から上記した表示レジ
スタ23へ転送するデータ転送回路29より構成されて
いる。記憶装置30はRAM(ランダムアクセスメモリ
)より成り、すべての表示データと、各表示データに対
応する制御命令が書き込まれている。制御命令には表示
データ記憶部の各列ごとにGO,CI。
<Description of Embodiments> FIG. 3 shows the circuit configuration of the entire device. The display section 21 includes the electrostatic display unit 20 illustrated in FIG. 1 on one panel.
A large number of dots are arranged in a matrix, and the number of units is, for example, 20×200 dots. The drive circuit g++ 22 is composed of a large number of Zyristors that correspond one-to-one with the display unit 20. The display register 23 consists of registers arranged in a matrix, shifted by the clock pulse CK, and each bit corresponds to each dot of the display unit 20. The control circuit unit 24 includes an oscillator 25 that generates a clock source oscillation CL, and divides the frequency of the clock source oscillation CL to generate a timing signal CK.
, an address counter 27 that counts the frequency-divided pulse signal CK, a control command Co, +, C2
It is comprised of a control decoder 28 that controls frequency division, and a data transfer circuit 29 that transfers display data from a storage device 30 (described later) to the display register 23 described above. The storage device 30 is composed of a RAM (random access memory), and all display data and control commands corresponding to each display data are written therein. Control commands include GO and CI for each column of the display data storage section.

C203個のピントが割り当てられており、これにより
次表に示すような各種モードが指定される。
C203 focus points are assigned, and various modes as shown in the following table are specified.

第4図に記1.a装置30のフォーマントを示す。Figure 4 shows 1. a shows the formant of the device 30;

1列が24ビツト構成のマトリックス形のRAMであっ
て、そのうちの4ピントが制御命令の記憶に割り当てら
れ、残りの20ビツトが表示データの記憶に割り当てら
れている。図において白地は論理“0”を表わし、黒点
を付した部分は論理“1′を表わしている。例えば表示
データ“DAIWA”が記憶されている列に対応する制
御命令はC1=1゜C2=0であって11速シフトモー
ドになっおり、次の表示データ゛’SH[NKU″が記
憶されている列に対応する制御命令もCI =1.C2
=Oになっζいる。表示データ“DAIWA”の直後の
余白部の列、並びに表示データ”5)IINKU″の直
後の余白部の列に対応する制御命令はC1=O。
The RAM is a matrix type RAM having 24 bits per column, of which 4 pins are allocated to storage of control commands and the remaining 20 bits are allocated to storage of display data. In the figure, the white background represents logic "0", and the black dotted area represents logic "1".For example, the control command corresponding to the column in which display data "DAIWA" is stored is C1=1°C2= 0 and is in the 11th speed shift mode, and the control command corresponding to the column in which the next display data ``'SH[NKU'' is stored is also CI = 1. C2
=O becomes ζ. The control command corresponding to the column of the blank space immediately after the display data "DAIWA" and the column of the blank section immediately after the display data "5) IINKU" is C1=O.

C2−1であって停止モードになっている。C2-1 and is in stop mode.

第5図に制御回路部24のうら、高速シフトと停止の繰
り返しにより動画表示を行う装置に関する回路を示す。
FIG. 5 shows a circuit behind the control circuit section 24 related to a device that displays a moving image by repeating high-speed shifting and stopping.

分周回路32ば発振器25のクロック原発振CLを順次
分周する。出力Q1は分周第1段目の出力、出力Q9は
第9段目の出力、出力Q12は第12段目の出力であっ
て、クロック原発振CLの周波数を[0とするとき、Q
lの周波数ばf□X−Q9の周波数ばfOX2−’、Q
12λゝ の周波数はro×2−”となる。出力Q1は高速シフト
用、出力Q9は流し表示用、出力Q12は停止用に設け
られている。NANDゲート33はC+=1゜C2=0
のとき開き、NANDゲート34はCI =0゜C2=
0のとき開き、NANDゲート35はCI =O。
The frequency dividing circuit 32 sequentially divides the frequency of the clock source oscillation CL of the oscillator 25. Output Q1 is the output of the first stage of frequency division, output Q9 is the output of the ninth stage, output Q12 is the output of the 12th stage, and when the frequency of the clock source oscillation CL is [0, Q
Frequency of l f□X-Q9 frequency fOX2-',Q
The frequency of 12λゝ is ro×2−''.Output Q1 is provided for high-speed shifting, output Q9 is provided for continuous display, and output Q12 is provided for stopping.NAND gate 33 is provided for C+=1°C2=0
The NAND gate 34 opens when CI=0°C2=
The NAND gate 35 opens when CI=O.

C2−1のとき開く。各NANDゲート33.34゜3
5の出力はA N I)ゲート36に人力され、このA
NDケ−1・36の出力は、ソリツブフロップ37に人
力されて一定時間幅のパルス18号に整形されると共に
、インバータ38を通して分周回路32のリセット端子
に接続されている。カウンタ27はソリツブフロツブ3
7の出力Qにより1つづつ歩進するアドレス用カウンタ
である。12個の出力端子Q I −−Q 12により
2 =4096通りの状態出力をとることができる。こ
の状態出力によりランダムアクセスメモリ (RAM)
30のアドレスが選択され、メモリ30に記憶されてい
るデータはデータ出力醋1子D O−−D +aから出
力される。
Opens when C2-1. Each NAND gate 33.34°3
The output of 5 is manually input to gate 36, and this A
The output of the ND cable 1.36 is inputted to a solver flop 37 and shaped into a pulse No. 18 having a constant time width, and is connected to the reset terminal of the frequency dividing circuit 32 through an inverter 38. Counter 27 is solid block 3
This is an address counter that increments by one based on the output Q of No.7. The 12 output terminals Q I --Q 12 can provide 2 = 4096 state outputs. Random access memory (RAM)
Address No. 30 is selected and the data stored in the memory 30 is output from the data output terminal D O--D +a.

また、フリップフロップ37の出力QはNANDゲート
39とトランジスタ40を介して表示レジスタ23ヘシ
フト用パルスを出力しているが、停止モードのときはN
ANDゲート39を閉じて表示レジスタに対しシフト用
パルスが出力されないようにしている。
In addition, the output Q of the flip-flop 37 outputs a shift pulse to the display register 23 via the NAND gate 39 and the transistor 40, but in the stop mode, N
The AND gate 39 is closed to prevent the shift pulse from being output to the display register.

いま、メモリ30内の表示データとともに高速シフトを
指定する制御コードC,+ =1. C2=0が刊込ま
れているものとする。第6図に高速シフトモードにおけ
る各部の電圧波形を示す。NANDゲー1−34.35
の出力は當に”1″になっており、分周回路32の出力
Q1がL(低)スζらH(高)に反転した瞬間、インバ
ータ38のリセット回路により分周回路32がリセット
されるため、ANDケート36の出力すなわちフリップ
フロ・ノブ37の入力信号は鋭い負のパルスとなる。フ
リップフロップ37はこの負のパルスを分周する方形波
を出力し、この出力によりメモリ30のアドレスが1つ
づつ進み、それと同期して表示レジスタ23の内容が一
列づつ進む。しかし、この歩進パルスの周波数は例えば
5 KHzであって、静電式表示ユニソ1−20の可動
電極がこれに応答することができず、以前の表示パター
ンを保持している。このモードのとき、分周回路はQ1
出力後必ずリセ・ノドされるので、第2段目以後に進ま
ず出力Q9゜C12が出力されることばない。
Now, along with the display data in the memory 30, a control code C,+=1. It is assumed that C2=0 has been published. FIG. 6 shows voltage waveforms at various parts in the high-speed shift mode. NAND game 1-34.35
The output of the inverter 38 is actually "1", and the moment the output Q1 of the frequency dividing circuit 32 is reversed from L (low) to H (high), the frequency dividing circuit 32 is reset by the reset circuit of the inverter 38. Therefore, the output of the AND gate 36, ie, the input signal of the flip-flow knob 37, becomes a sharp negative pulse. Flip-flop 37 outputs a square wave that divides this negative pulse, and this output advances the address in memory 30 one by one, and in synchronization with this, the contents of display register 23 advances one row at a time. However, the frequency of this stepping pulse is, for example, 5 KHz, and the movable electrodes of the electrostatic display unit 1-20 cannot respond to this, and the previous display pattern is maintained. In this mode, the frequency divider circuit is Q1
Since the signal is always regenerated after being output, it does not proceed to the second stage or later and the output Q9°C12 is never output.

次にメモリ30のアドレスが進んで、制御命令が高速シ
フトモートから停止モード、ずなわぢC+ =0.C2
=1に変化すると、NANDゲート35が開きうる状態
になり、このときほかのN A N +)ゲート33.
34の出力は當に“1nになる。分周回路32の出力Q
I2は出力Q1に比べて2 ” = 2048倍の周期
で出力される。これが出力されると、前回の高速シフト
モードのときと同様に、NANDゲート35とANDゲ
ート36が開くや否や・インバータ38のり七ノド回路
により分周回路がリセットされるため、ANDゲート3
6の出力波形は鋭い負のパルスとなる。第7図に各部の
電圧波形を示す。この第7図は第6図に比べて時間軸を
弗素に圧縮して両いである。この静止命令コードの書き
込まれているアドレスは、第3図に示すように例えば4
アドレスである。カウンタ27が超低速で4アドレスを
進む時間は、例えば1秒間である。この停止時間、表示
レジスタにはソフト用パルスが送られず、前の高速シフ
トされた内容、例えば”DAIWA”が静止して表示さ
れる。
Next, the memory 30 address advances and the control command changes from high-speed shift mode to stop mode, ZunawajiC+=0. C2
=1, the NAND gate 35 is ready to open, and at this time the other NAND gates 33.
The output of the frequency divider circuit 34 becomes "1n.The output Q of the frequency divider circuit 32
I2 is output at a period 2'' = 2048 times that of output Q1. When this is output, as in the previous high-speed shift mode, as soon as the NAND gate 35 and the AND gate 36 open, the inverter 38 Since the frequency dividing circuit is reset by the seven-node circuit, AND gate 3
The output waveform of No. 6 is a sharp negative pulse. FIG. 7 shows voltage waveforms at various parts. In comparison with FIG. 6, the time axis in FIG. 7 is compressed to fluorine. The address where this static instruction code is written is, for example, 4 as shown in Figure 3.
It is an address. The time required for the counter 27 to advance through four addresses at extremely low speed is, for example, one second. During this stop time, no soft pulse is sent to the display register, and the previous high-speed shifted content, for example "DAIWA", is statically displayed.

制御命令コードが再び高速シフトモードになると、表示
レジスタの内容は“DAIWA”から”5HINKU″
へ高速度で入れ替えられるが、この間、前述し7たよう
に静電式表示ユニットの可動電極が応答できないので、
表示ユニットは“1)AIWA”を表示しつづりる。メ
モリのアドレスが“’ S HI N K U″の後の
停止表示モードに入った後、ようやく可動電極が応答し
て表示内容が”I)AIWA”から“S HI N K
 U”へ−斉に切替わる。
When the control instruction code returns to high-speed shift mode, the contents of the display register change from “DAIWA” to “5HINKU”.
However, during this time, as mentioned in 7 above, the movable electrode of the electrostatic display unit cannot respond.
The display unit continues to display and spell out "1) AIWA". After entering the stop display mode after the memory address is "'S HI N K U", the movable electrode finally responds and the display content changes from "I) AIWA" to "S HI N K
U” - switch all at once.

〈発明の効果〉 本発明によれば、静電式表示ユニットの可動電極の応答
速度が適度に遅く、高速シフトモード時の表示レジスタ
のシフトに追従し得ないので、表示パターンが切換え時
にちらつかず、安定したコマ送りを行うことができる。
<Effects of the Invention> According to the present invention, the response speed of the movable electrode of the electrostatic display unit is appropriately slow and cannot follow the shift of the display register in the high-speed shift mode, so the display pattern does not flicker when switching. , it is possible to perform stable frame-by-frame advance.

また、高速シフトと静止のモードを分周段数で切換えて
いるので回路構成が簡単化され、しかも、静止時間を、
静止モード命令をもつアドレスの数により任意に設定す
ることができるので、W1単なプログラムにより変化に
冨んだ動画表示を行わゼることができる。
In addition, since the high-speed shift and standstill modes are switched by the number of frequency division stages, the circuit configuration is simplified, and the standstill time is
Since it can be set arbitrarily depending on the number of addresses having the static mode command, a moving image display with a wide variety of changes can be performed by a simple program W1.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に使用される静電式表示ユニットの一例
を示す斜視図、第2図はその横断面図に電気回路を付加
した図である。第3図は本発明実施例の全体構成を示す
回路ブロック図、第4図は第3図の記憶装置30のフォ
ーマットの一例を示す図、第5図は第3図のタイミング
発生回路26とその周辺を示す回路図、第6図及び第7
図は第5図の作用を説明するタイムチャートである。 l、2−固定電極 3〜可動電極 20−静電式表示ユニット 21−デスプレイ部22−
駆動回路 23−表示レジスタ 27−RA Mのアドレスカウンタ 28−制御命令コードのデコーダ 32−分周回路 33.34,35.39−NANDゲート特許出願人 
株式会社大和真空工業所 代理人 弁理士西 ロ] 新
FIG. 1 is a perspective view showing an example of an electrostatic display unit used in the present invention, and FIG. 2 is a cross-sectional view of the same with an electric circuit added thereto. 3 is a circuit block diagram showing the overall configuration of an embodiment of the present invention, FIG. 4 is a diagram showing an example of the format of the storage device 30 shown in FIG. 3, and FIG. 5 is a diagram showing the timing generation circuit 26 shown in FIG. Circuit diagrams showing the surroundings, Figures 6 and 7
The figure is a time chart explaining the action of FIG. l, 2-fixed electrode 3-movable electrode 20-electrostatic display unit 21-display section 22-
Drive circuit 23 - Display register 27 - RAM address counter 28 - Control instruction code decoder 32 - Frequency divider circuit 33.34, 35.39 - NAND gate Patent applicant
Yamato Vacuum Industries Co., Ltd. Agent Patent Attorney Nishi Ro] Arata

Claims (1)

【特許請求の範囲】 下記fat〜(flを有し、静止画像を逐次変化させる
ことにより一連の動画表示を行うよう構成された静電式
表示装置の動画表示装置。 +a+固定電極と、その固定電極表面に吸着又は離反し
うる可動電極と、上記固定電極表面又は上記可動電極表
面のいずれか一方又は双方に設けられた誘電体層と、上
記固定電極と上記可動電極の間に電圧を印加するための
リード線を有し、上記電圧の印加によって上記可動電極
が上記固定電極の表面に静電的に吸引されることにより
この表示ユニットの外観が変化するよう構成された静電
式表示ユニットが多数個平面的に配列されたディスプレ
イ部 (blそのディスプレイ部の1161々の表示ユニット
に対応するピントをもう、シフトパルスにより1列づつ
シフトされる表示レジスタ (C1複数コマの表示バクーン情報を記憶するメモリ(
dll上記シフ−パルスにより上記メモリから上記表示
レジスタへ表示情報を転送する転送手段(el上記シフ
トパルスの周波数を、上記静電式表示ユニットの可動電
極が応答しえない第1の周波数とその周波数よりも格段
に低い第2の周波数に切換える切換え手段 (fl上記第2の周波数が選択されているとき上記表示
ユニットに対するシフトパルスの供給を停止する手段
[Claims] A moving image display device of an electrostatic display device having the following fat to (fl) and configured to display a series of moving images by sequentially changing still images. A voltage is applied between a movable electrode that can be attracted to or separated from an electrode surface, a dielectric layer provided on either or both of the fixed electrode surface or the movable electrode surface, and the fixed electrode and the movable electrode. an electrostatic display unit, the electrostatic display unit having a lead wire for the purpose, and configured such that the movable electrode is electrostatically attracted to the surface of the fixed electrode by application of the voltage, thereby changing the appearance of the display unit. A display register (C1 stores display information for a plurality of frames) whose focus corresponding to each of the 1161 display units of the display unit is shifted one column at a time by a shift pulse. memory(
dll Transfer means for transferring display information from the memory to the display register using the shift pulse (el) The frequency of the shift pulse is set to a first frequency to which the movable electrode of the electrostatic display unit cannot respond and its frequency. switching means for switching to a second frequency much lower than fl (means for stopping supply of shift pulses to the display unit when the second frequency is selected);
JP59027723A 1984-02-15 1984-02-15 Animation display unit for electrostatic type display Granted JPS60170897A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59027723A JPS60170897A (en) 1984-02-15 1984-02-15 Animation display unit for electrostatic type display
KR1019850000787A KR930008309B1 (en) 1984-02-15 1985-02-08 Display control device in a static electrical display device
DE8585301033T DE3582600D1 (en) 1984-02-15 1985-02-15 ELECTROSTATIC DISPLAY DEVICE.
EP85301033A EP0153172B1 (en) 1984-02-15 1985-02-15 Electrostatic display apparatus
US07/104,537 US4786898A (en) 1984-02-15 1987-09-30 Electrostatic display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59027723A JPS60170897A (en) 1984-02-15 1984-02-15 Animation display unit for electrostatic type display

Publications (2)

Publication Number Publication Date
JPS60170897A true JPS60170897A (en) 1985-09-04
JPH04271B2 JPH04271B2 (en) 1992-01-06

Family

ID=12228935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59027723A Granted JPS60170897A (en) 1984-02-15 1984-02-15 Animation display unit for electrostatic type display

Country Status (1)

Country Link
JP (1) JPS60170897A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697035B2 (en) 2000-03-30 2004-02-24 Kabushiki Kaisha Toshiba Display device and moving-film display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230329A (en) * 1975-09-03 1977-03-08 Seiko Epson Corp Display unit
JPS5867367U (en) * 1981-10-28 1983-05-07 株式会社大和真空工業所 electrostatic display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230329A (en) * 1975-09-03 1977-03-08 Seiko Epson Corp Display unit
JPS5867367U (en) * 1981-10-28 1983-05-07 株式会社大和真空工業所 electrostatic display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697035B2 (en) 2000-03-30 2004-02-24 Kabushiki Kaisha Toshiba Display device and moving-film display device

Also Published As

Publication number Publication date
JPH04271B2 (en) 1992-01-06

Similar Documents

Publication Publication Date Title
KR930008309B1 (en) Display control device in a static electrical display device
GB2177532A (en) Driving EL display panels
TWI258616B (en) Display and method for driving the same
JP5118293B2 (en) Driving circuit and display device
GB1563530A (en) Display apparatus
US4063223A (en) Nondestructive cursors in AC plasma displays
TWI242312B (en) Signal circuit, display apparatus including same, and method for driving data line
JPS60170897A (en) Animation display unit for electrostatic type display
US3976993A (en) Gas discharge panel self shift drive system and method of driving
JP3879275B2 (en) Matrix type display device
JPH04272B2 (en)
JPS61256387A (en) Phase transfer type liquid crystal display unit
JPH02113294A (en) Liquid crystal display device
JPS59181393A (en) Driving of gas discharge panel
JPS6134131B2 (en)
JPH0361994A (en) Driving method for display device
JPH03217892A (en) Driving circuit of liquid crystal display device
JPS5891499A (en) Driving system of liquid crystal display
JP2010020213A (en) Electrophoretic display
JPS5820955Y2 (en) exiyouhiyoujisouchi
JPS59151195A (en) Display
JPS62287226A (en) Driving method for liquid crystal display device
SU362325A1 (en) DEVICE FOR OUTPUT INFORMATION
JPS5832716B2 (en) Driving method of image display device
JPS6411950B2 (en)