JPS601694A - Driver for bloch line pair - Google Patents
Driver for bloch line pairInfo
- Publication number
- JPS601694A JPS601694A JP58108684A JP10868483A JPS601694A JP S601694 A JPS601694 A JP S601694A JP 58108684 A JP58108684 A JP 58108684A JP 10868483 A JP10868483 A JP 10868483A JP S601694 A JPS601694 A JP S601694A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- coil
- ploch
- line pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/085—Generating magnetic fields therefor, e.g. uniform magnetic field for magnetic domain stabilisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
Abstract
Description
【発明の詳細な説明】
本発明は磁気ドメインの周囲に沿ってディジタル情報の
°ドと“0”に対応したプロッホライン対の有無を記憶
する磁性薄膜メモリチップにプロッホライン対の正逆移
動に必要なパルス磁界を駆動する装置に係る。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a magnetic thin film memory chip that stores digital information along the periphery of a magnetic domain and the presence or absence of Ploch line pairs corresponding to "0". It relates to a device that drives a pulsed magnetic field.
上記プロッホライン対を利用する磁性薄膜メモリチップ
は磁気ドメインのストライプ+j+が05pmまで減る
だけで1 cd当91.6Gbitもの記憶容量を達成
可能にする。故に、小型で高性能のコンピュータのファ
イルメモリや宇宙船に搭載されるデータレコーダなどへ
の応用が期待されている。A magnetic thin film memory chip using the Ploch line pair can achieve a storage capacity of 91.6 Gbit per 1 CD by simply reducing the magnetic domain stripe +j+ to 0.5 pm. Therefore, it is expected to be applied to small, high-performance computer file memories, data recorders mounted on spacecraft, etc.
このよう々プロッホライン対の動作原理はまだ新しいの
で、始めに概説を行なう。第1図は、従来の磁気バブル
メモリ用のガーネット系磁性薄膜の中に形成されるスト
ライプ状バブルドメインの周囲の磁壁の状況を示してい
る。磁壁は内壁101と外壁102の間にあシ、内壁1
01の中側のドメインの磁化は矢印103によって下向
きであると示さiL1外壁102の外側の磁化は矢印1
04によって上向きであると示されている。このような
ストライプ状バブルドメインは垂直バ・「アス磁界(H
B) l 41が印加さfしている時に安定に存在し続
ける。Since the operating principle of Ploch line pairs is still new, an overview will be given first. FIG. 1 shows the state of domain walls around striped bubble domains formed in a garnet-based magnetic thin film for a conventional magnetic bubble memory. The domain wall is a reed between the inner wall 101 and the outer wall 102, and the inner wall 1
The magnetization of the inner domain of iL1 is shown downward by arrow 103 and the magnetization of the outer side of iL1 outer wall 102 is shown by arrow 1
04 indicates upward direction. Such a striped bubble domain is created by a vertical magnetic field (H
B) continues to exist stably when l41 is applied f.
このような細長い(ストライプ状)磁気ドメインの磁壁
の中には左回シプロッホ磁壁113と右回りブロッホ(
磁壁114があシ、それ青のぶつかり合う所に磁化が上
面で内it!11へ向いているプロッホライン111と
下面で下側へ向いたプロッホライン112が存在する。Among the domain walls of such an elongated (stripe-like) magnetic domain, there are a left-handed Schiploch domain wall 113 and a right-handed Bloch (
There is a magnetic wall 114, and where the blue color collides, the magnetization is on the top surface! There are a Ploch line 111 facing toward the bottom surface and a Ploch line 112 facing downward at the bottom surface.
磁壁をt11I而から見ると、行く程減っている。また
下面の磁化が外側を向い 。If you look at the domain wall from t11I, it decreases as you go. Also, the magnetization on the bottom surface faces outward.
たプロッホライン112は台形状122のようになシ、
上面へ行←程、外側を回いた磁化が減少している。左回
シと右回りのブロッホ磁壁の倶]面123と124はこ
れ等逆台形状121と台形状122のプロッホラインの
間にはさまノtて存在する。The Ploch line 112 is shaped like a trapezoid 122,
As you move toward the top surface, the magnetization that rotates around the outside decreases. The two planes 123 and 124 of the counterclockwise and clockwise Bloch domain walls are sandwiched between the Bloch lines of the inverted trapezoid 121 and the trapezoid 122.
これら2つのプロッホライン111と112はプロッホ
ライン対130の形でホールドされると2つのプロッホ
ライン111と112が接近している所では上面と下面
の磁化の向きが逆転し、磁化のねじれを形成し、垂直パ
ルス磁界(Hz)が駆動された時に、2つのプロッホラ
イン111と112で形成された磁化のねじれが安定し
て移動するようになる。さらに、4Zi気ドメイン10
0の長手方向に面内バイアス磁界(Hip)140が印
加されると、左端のプロッホライン115の磁化の向き
が固冗され、プロッホライン対130がいくつあっても
、それ寺相互間のブロッホ−7’l13の磁化の向きが
磁界(Hip) 140の向きに固定される。したがっ
て、プロッホライン対130をディジタル情報”1”に
対応すけ、それのない区間のブロッホ磁壁1130部分
を16報゛0”に対応ずけることが可能になる。When these two Ploch lines 111 and 112 are held in the form of a Ploch line pair 130, the directions of magnetization on the top and bottom surfaces are reversed where the two Ploch lines 111 and 112 are close, forming a twist of magnetization and perpendicular to each other. When the pulsed magnetic field (Hz) is driven, the magnetization twist formed by the two Proch lines 111 and 112 moves stably. In addition, 4Zi domain 10
When an in-plane bias magnetic field (Hip) 140 is applied in the longitudinal direction of 0, the direction of magnetization of the leftmost Proch line 115 is fixed, and no matter how many Proch line pairs 130 there are, the Bloch-7' between them is fixed. The direction of magnetization of l13 is fixed to the direction of magnetic field (Hip) 140. Therefore, it is possible to make the Bloch line pair 130 correspond to the digital information "1" and to make the portion of the Bloch domain wall 1130 in the section without it correspond to the digital information "0".
プロッホライン対1300ビツト間隔は移動速度と移動
時間の4Bで決まるが、移動速度にばらつきがあると、
記憶位置が定まらないので、実際には1ビツト毎にプロ
ッホライン対l′30をホールドするパーマロイバタン
あるいはイオン注入パタンをストライプ状磁気ドメイン
100に直交するように配列して置く必要がある。The 1300-bit interval between Ploch lines is determined by the moving speed and 4B of moving time, but if the moving speed varies,
Since the storage location is not determined, it is actually necessary to arrange permalloy batan or ion implantation patterns to hold the Ploch line pair l'30 for each bit so as to be perpendicular to the striped magnetic domain 100.
このようなプロッホライン対130e上記磁壁に沿って
時計回シまたは反時N1回りに1ピットずつシフトさぜ
るには6ベ性薄膜の面に垂直な方間に立」ニリが立下9
の早いパルス磁界(IIz) 1.42を駆動する必要
がある。プロッホライン対130の移動速度はパルス磁
界Qh)142の振巾によって決υ、時計回シ方向への
移!1IIJ萌間はパルス磁界(IIz) 142の立
上シ時間で決るが、パルス磁界の変化率(ΔHz /△
Tr)がある閾値以上でなければプロッホライン対13
0の移動が始まらない。To shift such a Ploch line pair 130e one pit at a time clockwise or counterclockwise N1 along the above-mentioned domain wall, a 6-beam vertical line must be placed in the direction perpendicular to the surface of the thin film, and the line should fall 9.
It is necessary to drive a fast pulsed magnetic field (IIz) of 1.42. The moving speed of the Ploch line pair 130 is determined by the amplitude of the pulsed magnetic field Qh) 142, and the movement in the clockwise direction! 1IIJ period is determined by the rise time of the pulsed magnetic field (IIz) 142, but it is determined by the rate of change of the pulsed magnetic field (ΔHz / △
Tr) is not greater than a certain threshold, Ploch line pair 13
0 does not start moving.
したがって、約20 n5ec以下で約20ue以上の
磁界変化をもたらすパルス磁界を用いる。故に、立下シ
時にはこのような急激な磁界変化を起さ−ないようにし
て、プロッホライン対130の戻りを禁止する必要があ
る。Therefore, a pulsed magnetic field is used that produces a magnetic field change of about 20 ue or more in about 20 n5ec or less. Therefore, at the time of falling, it is necessary to prevent the Ploch line pair 130 from returning by preventing such a sudden change in the magnetic field.
第2図はプロッホライン対をシフトさせる垂直パルス磁
界の駆動波形を示している。正極性の方201がプロッ
ホライン対を時計回pにシフトさせ、負極性の方202
が反対方向にシフトさせる。FIG. 2 shows a driving waveform of a vertical pulsed magnetic field that shifts the Ploch line pair. The positive polarity side 201 shifts the Ploch line pair clockwise p, and the negative polarity side 202
shifts in the opposite direction.
立下り時間tま小さくする必要がないために駆動周期の
許す範囲内で立上シ時間より十分に大きく設定されて良
いが、太きすぎると駆動速度が遅くなシ、性能を低下さ
せる。Since there is no need to reduce the fall time t, it may be set sufficiently larger than the rise time within the range allowed by the drive cycle, but if it is too thick, the drive speed will be slow and the performance will be degraded.
本素子の各部分の構成と動作の一例を説明する。An example of the configuration and operation of each part of this device will be explained.
メジャーラインは簀込み、玩出しともに’tt1.流ム
麻動方式を採用している。4本の平行コンダクタ−から
なる誓込みトランス7アーゲートはメジャーライン上の
バブルとマイナーループt h4成する。ストライプド
メインヘッドとの相互作用を用いている。メジャーライ
ンライン上にバブルドメインがあると、それにつながる
マイナーループを構成しているストライプドメインのヘ
ッドはバブルとストライプドメインとの反発相互作用の
ため、バブルから煮さがることを利用している。書込み
メジャーラインにバブルがないとき、マイナーループリ
ストライプドメイン磁壁に垂直プロッホライン(VJ3
L)を山込む。V13Lをストライプドメインヘッドに
作る手段として、ストライプドメインヘッドをそれに接
するコンダクタ−パターンにパルス電流を与えることに
より、ターイナミックに#動させ、ヘッド部磁壁をダイ
ナミックコンバージョンさせることを利用した。この方
法で、VBLが2つできるが、これらは互いに四賀が異
なり、再結合しやすい。そこで、情報を安定化できるよ
うにストライプドメインの長手方向に面内磁界を加え、
ストライプドメイン側の2本のコンダクタ−によってス
トライプドメインヘッドを切離すことにより、ストライ
プドメイン中に2つの同じ性質のVBLを作る。同じ性
質のVBLは互いに近ついても安定に存在する。メジャ
ーラインにバブルが存在しているところに対応するマイ
ナーループのストライプドメインヘッドはバブルとの反
発作用のため、上記コンダクタ−パターンからt(if
れているため、VBLは形成されない。結果的にメジャ
ーラインの情報”ドをマイナーループ内にVBL対がな
い状態としてトランスファーしたことになる。The major line is 'tt1.' for both holding and playing. It uses a flowing motion method. A pledge transformer 7 argate consisting of four parallel conductors forms a bubble on the major line and a minor loop th4. It uses interaction with the striped domain head. When there is a bubble domain on the major line line, the head of the stripe domain that makes up the minor loop connected to it takes advantage of the boiling from the bubble due to the repulsive interaction between the bubble and the stripe domain. When there is no bubble on the write major line, the Ploch line (VJ3) perpendicular to the minor loop restripe domain domain wall
Pile L). As a means of making V13L into a stripe domain head, the stripe domain head was dynamically moved by applying a pulse current to the conductor pattern in contact with it, and the head domain wall was dynamically converted. With this method, two VBLs are created, but these have different Shiga and are easy to recombine. Therefore, in order to stabilize the information, we applied an in-plane magnetic field in the longitudinal direction of the striped domain.
By separating the stripe domain head by two conductors on the stripe domain side, two VBLs with the same properties are created in the stripe domain. VBLs with the same properties stably exist even if they are close to each other. The stripe domain head of the minor loop corresponding to the place where the bubble exists on the major line has a repulsive effect with the bubble, and therefore the t(if
Therefore, VBL is not formed. As a result, the major line information "do" is transferred with no VBL pair in the minor loop.
マイナーループ内では性質が同じVBLの対を1ビツト
として情報が記憶される。レプリケータ−作用の安定性
を考えてeVBL対を使っている。In the minor loop, information is stored using a pair of VBLs with the same properties as one bit. An eVBL pair is used in consideration of the stability of the replicator action.
マイナーループ内のビット周期つまシ、VBL間隔を一
定に保つように、1ビツトずつ遂次転送できるように転
送パターンをつける。−例として、上記マイナーループ
を11゛4成するストラインドメイン上にストライプド
メインの長手力量に直)θ方向にVBL間の安定間隔8
.02倍の周」υ」で、幅S00パーマロイ薄膜で作っ
た平行細線パターンを形成し、平行細線の両側に誘起さ
iする磁極とVBLとの相互作用を利用した。A transfer pattern is set so that bits can be sequentially transferred one bit at a time so that the bit period and VBL interval within the minor loop are kept constant. - As an example, the stable interval between VBL in the θ direction (directly to the longitudinal force of the stripe domain) on the stripe domain forming the above-mentioned minor loop 11゛4
.. A parallel thin line pattern made of a permalloy thin film with a width S00 was formed with a circumference "υ" of 02 times, and the interaction between the magnetic poles induced on both sides of the parallel thin line and VBL was utilized.
VBLのマイナーループに沿っての転送は一つの方法と
しT1ストライプドメインにパルスバイアス磁界を加え
てダイナミックに行なった。Transfer along the VBL minor loop was performed dynamically by applying a pulsed bias magnetic field to the T1 stripe domain.
3本の平行コンダクタ−からなる読出しトランスファー
ゲートはマイナールーズを形成しているストライプドメ
イン磁壁にVBLとして記憶されている情報をバブルに
変換してメジャーラインにトランスファーアウトし、か
つ、マイナループ上の情報が破哄されないようにするレ
プリケートーの働きも兼備えている。動作原理を説明す
る。A readout transfer gate consisting of three parallel conductors converts the information stored as VBL in the stripe domain domain wall forming the minor loop into a bubble and transfers it to the major line, and also transfers the information on the minor loop. It also has the function of a replicator to prevent it from being destroyed. The operating principle will be explained.
VBLNJで形成さり、る1ビツトの片割れを例えば、
面内磁界を加えてストライプドメインヘッドに固ンjす
る。その後コンダクタ−パターンを用いて、このストラ
イプドメインヘッドを切りとり、ノくプルにする。そう
すると、バブルを切りとった後のストライプドメインヘ
ッドには切りとつ7’(、V’ B Lと同じVBLが
11)生される。このよう−なVBLのレプリケート作
用はマイナス符号のV B T、に対してのみ生じる。For example, one half of 1 bit formed by VBLNJ is
The striped domain head is fixed by applying an in-plane magnetic field. This striped domain head is then cut out using a conductor pattern to form a nokupuru. Then, a cutout 7' (, VBL 11, which is the same as V'BL) is generated in the striped domain head after the bubble is cut out. Such a VBL replication effect occurs only for VBT with a minus sign.
マイナールーズのストライプドメインへ、ラドからユノ
シとられたバブルはメジャーライン上を検出器に向けて
転送される。ここではストライプドメインヘッドにVB
Lがある場合とない場合とでストライプドメインヘッド
を切りとるパルス電流値が異なることを利用している。The bubble taken from Rad to the striped domain of the minor loose is transferred on the major line towards the detector. Here, VB is applied to the striped domain head.
This method utilizes the fact that the pulse current value for cutting off the striped domain head is different depending on whether L is present or not.
ストライプドメインヘッドにVBLがない」わ合は切れ
にくい。したがって、ストライプドメインヘッドにV
B L p);ある場合はメジャーラインにバブルを送
シ込めるが、VBLかない場合はバブルはない。つ廿シ
、マイナーループ上のVBLのイ]無(1,0)は蹟゛
6出しメジャーライン上ではバブルの有無に変換さり、
ている。There is no VBL in the striped domain head.'' It is difficult to break the bond. Therefore, V
B L p); In some cases, a bubble can be sent to the major line, but if there is no VBL, there is no bubble. However, the VBL on the minor loop is converted to the presence or absence of a bubble on the major line.
ing.
VBL対の消去法につ”いて述べる。rlう去したいV
BL対を■込みメジャーライン=0?ilのマイナール
ープのストライプドメインヘッドの最近」〆位置におく
。次に面内磁界Hipを加えて、消去したいVBL対と
、そのとなシのVBL対の片割れをストライプドメイン
ヘッドにもってきて、情報書込みの際、プラスのVBL
を切りとるために用いた平行コンダクタ−を使ってスト
ライプドメインヘッドを切りとる。バブルドメインを切
りとったあとのストライプドメインヘッドには、消去し
たいVBL対と共にもってきたVBLがレプリケートさ
れる。結局、消去したいVBL対のみが消去されること
になる。なお、マイナループ全体をクリアする場合は予
め、バイアス磁界を上けて全部のストライプドメインを
一旦消去したあと、S=1バブルからマイナーループス
ドライブドメインを形成することにより、VBLが全熱
ない全ピット零の状態を作ることができる。I will explain how to eliminate VBL pairs.
Major line including BL pair = 0? Place it in the last position of the stripe domain head of the minor loop of il. Next, by applying an in-plane magnetic field Hip, bring the VBL pair to be erased and one half of the VBL pair next to it to the stripe domain head, and when writing information, apply a positive VBL.
Cut out the striped domain head using the parallel conductor used to cut out the striped domain head. After the bubble domain is cut out, the VBL brought along with the VBL pair to be deleted is replicated in the striped domain head. In the end, only the VBL pair that is desired to be erased will be erased. In addition, when clearing the entire minor loop, first erase all striped domains by increasing the bias magnetic field, and then form a minor loops drive domain from an S=1 bubble, so that all pits are zero without VBL being completely heated. It is possible to create a state of
第3図はプロッホライン対の保持と移動を行なうに必要
なメモリモジュールの構造ヲホしている。FIG. 3 shows the structure of the memory module necessary to hold and move Ploch line pairs.
メモリチップ301は出力端子ビン付き7゛レーン基板
302の上に実装され、その上下にHzコイル303と
整磁板304と永久ツ1&不1305が用意され、全体
がシールドケース306で包まiすると予想される。こ
のようなメモリモジュールにおいて、メモリチップ30
1に垂直パルス磁界Hzを駆動するHz駆動コイル30
3は10角の範囲に亘って均一に垂直パルス磁界を加え
ようとすると、巻線密度を大きくする必要があって太き
カインダクタンスを持つ。しかも、20数Oeの磁界を
発生するのに、大きな電流を要求する。このようなHz
コイルに20 n5ec以下の立上シ時間のコイルt4
i 3tr。The memory chip 301 is mounted on a 7-lane board 302 with an output terminal bin, and above and below it are provided an Hz coil 303, a magnetic field shunt plate 304, and a permanent tube 1 & 1305, and the whole is expected to be wrapped in a shield case 306. be done. In such a memory module, the memory chip 30
1, a Hz drive coil 30 that drives a vertical pulse magnetic field Hz.
3 has a thick inductance because it is necessary to increase the winding density in order to uniformly apply a vertical pulse magnetic field over a 10-angle range. Moreover, a large current is required to generate a magnetic field of 20-odd Oe. Hz like this
Coil t4 with a startup time of 20 n5ec or less
i3tr.
を駆動するためには極めて高い駆動電圧が必要になる。An extremely high driving voltage is required to drive this.
なお、チップ301が聚磁板304に対して傾斜してい
るのは面内バイアス磁界1(ipを印加するだめである
。Note that the reason why the chip 301 is inclined with respect to the magnetic plate 304 is to apply the in-plane bias magnetic field 1 (ip).
このように、プロッホライン対の移動をその動作原理か
ら要求されるパルス磁界によって達成させようとすると
パルス磁界の駆動装置が実現不可能になる。As described above, if the movement of the Ploch line pair is attempted to be achieved by the pulsed magnetic field required by its operating principle, it becomes impossible to realize a pulsed magnetic field driving device.
本発明の目的はこのようなパルス磁界の、駆動装置を実
用的なサイズで、経済的に実現する回路技術を提供する
ことにある。さらに、本発明の目的はプロッホライン対
の正逆移動に必要なパルス磁界の駆動回路技術を提供す
ることにある。An object of the present invention is to provide a circuit technology that economically realizes a driving device for such a pulsed magnetic field in a practical size. A further object of the present invention is to provide a driving circuit technology for a pulsed magnetic field necessary for forward and reverse movement of a Ploch line pair.
すなわち、本発明は(龜気ドメインの周囲に沿ってディ
ジタル情報の”1″と°0“に対応したプロッホライン
対の有無を記憶する磁性薄膜に対してf81〕記プロッ
ホライン対を移動させる垂直パルス磁界を印加するため
の(駆動コイルと、前記駆動コイルの両端の各々と第1
電源の間に接続される第1スイツチと、前両端の各々と
第2電源との間に接続される第2スイツチと、前記両端
の各々と第3電源との間に接続される第1ダイオードと
第1抵抗器との直列回路と、前記両端の各々と第4電源
との間に接続される第2ダイオードと第2抵抗器との直
列回路とを含むことを特徴とするプロッホライン対駆動
装置である。That is, the present invention provides a perpendicular pulsed magnetic field that moves the Ploch line pair (f81 with respect to a magnetic thin film that stores the presence or absence of the Ploch line pair corresponding to digital information "1" and °0 along the periphery of the air domain). (a drive coil, and a first
a first switch connected between the power supplies; a second switch connected between each of the front ends and a second power supply; and a first diode connected between each of the front ends and a third power supply. and a first resistor, and a series circuit of a second diode and a second resistor connected between each of the ends and a fourth power supply. It is.
以下、図面を用いて本発明の更に詳細な説明を行なう。Hereinafter, the present invention will be explained in more detail using the drawings.
第4図従来の三角波コイル電流、駆動回路を示している
。第3図の駆動コイル303に第2図に示すような三角
波コイル電流をvlしそうとする時に、多くの技術者が
思いつく回路が第4図と可える。FIG. 4 shows a conventional triangular wave coil current and drive circuit. When trying to apply a triangular wave coil current as shown in FIG. 2 to the drive coil 303 in FIG. 3, the circuit shown in FIG. 4 is what many engineers come up with.
第4図で、第2屯源404と第1電源403との電位差
をVo とし、今■、が正であるとすると、トランジス
タなどで実現されるスイッチQ、とQlだけが一斉にオ
ン(閉)になると、正極性=1イル奄流が直線的に立上
シ、その後でスイッチ(21どQ。In FIG. 4, if the potential difference between the second power source 404 and the first power source 403 is Vo, and if . ), the positive polarity = 1 current rises linearly, and then the switch (21-Q) occurs.
がオフ(h)になると、正極性コイル電流が下降する。When becomes off (h), the positive coil current decreases.
一方、スイッチQ、とQlだけを一斉にオン(閉)にす
ると、負極性コイル電流が立上シ、その後で、スイッチ
Q、IとQl fオフ(開)にすると、負極性コイル電
流が立下る。On the other hand, when only switches Q and Ql are turned on (closed) at the same time, the negative polarity coil current starts to rise, and when switches Q, I and Ql f are then turned off (opened), the negative polarity coil current starts to rise. Go down.
この回路で、駆動コイル303をコイル401と抵抗器
402の直列回路で示し、その回路定数をそれぞれLと
hとしている。1′1は駆動コイルの直流抵抗成分だけ
でなく、トランジスタスイッチQ1〜Q4またはダイオ
ードD1〜1)4の41辿時の抵抗器をも含んでいると
している。In this circuit, the drive coil 303 is shown as a series circuit of a coil 401 and a resistor 402, and the circuit constants are L and h, respectively. Reference numeral 1'1 includes not only the DC resistance component of the drive coil but also the resistor 41 of the transistor switches Q1 to Q4 or the diodes D1 to D1)4.
スイッチQ、とQ、をオン(閉)にした時に駆動コイル
303に流れるコイル電流の立上り波形はで表わされ、
立上り時間Trが特定数L/r 、よシ十分に小さい時
には立上多波形が直線的になシ、1
t(t)=−t、o≦t<Tr 、 (2)で近似され
る。指定された立上シ時間Trを実現するに必要な駆動
電圧v0はt=Trの時のコイル電流振巾をIo とす
ると、
V1’= L Io/Tr (3)
から計n、される。Trを20nsec 以下にするに
は、’b kかなり尚くする必豊か起るとわかる。The rising waveform of the coil current flowing through the drive coil 303 when switches Q and Q are turned on (closed) is expressed as:
When the rise time Tr is a specific number L/r and is sufficiently small, the rise polywaveform is not linear, and is approximated by 1 t(t)=-t, o≦t<Tr, (2). The drive voltage v0 required to realize the specified rise time Tr is calculated by a total of n from V1'=L Io/Tr (3), where Io is the coil current amplitude when t=Tr. It can be seen that in order to reduce Tr to 20 nsec or less, it is necessary to make the 'bk considerably shorter.
次に、スイッチQ1とQ、をオフ(開)にした時に駆動
コイル303に流れるコイル電流の位下シ波形をめる。Next, the waveform of the coil current flowing through the drive coil 303 when the switches Q1 and Q are turned off (opened) is plotted.
駆動コイル401に流れるコイル電流1(t)はスイッ
チQ1とQ、をオフ(開)にしても流れ絖けようとし、
結果として接続点405の電位v1 を第1′1d源4
03の電位より低く、また、接=点40’6 (7)?
lj位Vs e8P12tlidQ404 o’4位よ
シ高くはね上げる。Vo が頁になり、■、がV。The coil current 1(t) flowing through the drive coil 401 tends to flow even when the switches Q1 and Q are turned off (open).
As a result, the potential v1 at the connection point 405 is changed to the 1'1d source 4
Lower than the potential of 03, and contact = point 40'6 (7)?
lj position Vs e8P12tlidQ404 o' Jump higher than 4th place. Vo becomes a page, and ■, becomes V.
より置くなると、ダイオードD、と1〕、がそれぞれ導
通状態になって、立下り時のコイル亜流は第1′1(L
源403からダイオードD4 とコイル401と抵抗4
02とダイオードD、lを通って第3電源404へ向っ
て流れる。When placed further, diodes D and 1] become conductive, and the coil subcurrent at the time of falling becomes 1'1 (L).
Source 403 to diode D4, coil 401 and resistor 4
02 and diodes D and l to the third power supply 404.
スイッチQ1とQ、をオフにする直前の電流振巾をIo
とし、オフ′(開)の時刻を1=0とすると、立下り
時のコイル電流波形は駆動コイル303に−Vtの電圧
が加算された場合の応答波形として次式のようになる。Io is the current amplitude just before turning off switches Q1 and Q.
If the off' (open) time is set to 1=0, the coil current waveform at the time of falling becomes the response waveform when a voltage of -Vt is added to the drive coil 303 as shown in the following equation.
ダイオードD4と1〕3は負極性の′電流1(t) を
通過させないので、(4)式で表わされるコイル′屯施
の立下υ時間Tf―、(4)式の1(t)がOになるま
での時間として次式のようにまる。Since the diodes D4 and 1]3 do not allow the negative polarity current 1(t) to pass through, the falling time υ of the coil ′′ shown in equation (4), Tf−, and 1(t) in equation (4) are The time it takes to reach O is calculated by the following formula.
L rl・I。L rl・I.
Tf = −1n (−V−v+ 1 ) (5)こ\
に/nは自然対数の記号であシ、7!nXはXの常用対
数の約2.3倍のイ1ηをとる。Tf = -1n (-V-v+ 1) (5) This\
ni/n is the symbol of natural logarithm, 7! nX takes 1η which is approximately 2.3 times the common logarithm of X.
(5)式の立下シ時間Tfはro・工0よシ■1 か十
分に大きい時に、自然対数の級数展開によってで近似さ
れるようになり、立下り時間Tf と立上り時間Trが
寺しくなる。When the fall time Tf in equation (5) is sufficiently large, the fall time Tf and the rise time Tr become approximated by a series expansion of natural logarithms. Become.
第5図は第4図の駆■Ilb回路によってするコイル電
流波形を示している。正極性コイル電流501はスイッ
チQ0とQ、のオンメツ制御によってま9、負極性コイ
ル電流502はスイッチQ、とQ4のオンオフ制御によ
ってまる。近似的に見ると、立上シ時間Trと立下シ時
間Tfの等しい三角仮コイル電流が駆動さ九ていると云
えるが、厳密には、r8がOでない限シ、立下シ時間T
fが常に立上シ時間Trよシ短かくなる。FIG. 5 shows the coil current waveform generated by the drive Ilb circuit of FIG. The positive polarity coil current 501 is determined by on/off control of switches Q0 and Q, and the negative polarity coil current 502 is determined by on/off control of switches Q and Q4. Approximately, it can be said that a triangular temporary coil current with equal rise time Tr and fall time Tf is being driven, but strictly speaking, as long as r8 is not O, the fall time T
f is always shorter than the startup time Tr.
第5図のコイル電流波形は第2図に一致していない。立
上シ時間Trと立下シ時間Tf との差カニ大きくとれ
ていない。Trを小さくすると、Tfもそれ以下に小さ
くなってしまう。電流振1111oをIA以下にしよう
とすると、インダクタンスしは10pJ(’、(越し、
TrJたはTfを20nsec 以下にしようとすると
、電圧V、を数100ボルト以上にする必要が起る。こ
れでは駆動回路の実用化が困難になる。The coil current waveform in FIG. 5 does not match that in FIG. The difference between the rise time Tr and the fall time Tf is not large enough. When Tr is made smaller, Tf also becomes smaller. If you try to make the current swing 1111o less than IA, the inductance will be 10pJ (', (beyond,
In order to reduce TrJ or Tf to 20 nsec or less, it becomes necessary to increase the voltage V to several hundred volts or more. This makes it difficult to put the drive circuit into practical use.
第6図は本発明の一実施例である。この回路では、立下
シ時間を立上シ時間よシ十分に小さくなるようにして、
TrとTfとの差を太きく1イち、それによってプロッ
ホライン対をシフトさせようと考えている。そのために
、第4図と比べると、夕゛イオードD1〜1〕4にそれ
ぞれ直列に抵抗器601゜に接続されている事に違いが
出て来ている。なお、抵抗器602と604は負の′電
圧をもつ第4電源に接続されてもよいが、第4図との違
いを減らすためにグランドに接続されている。FIG. 6 shows an embodiment of the present invention. In this circuit, the fall time is made to be sufficiently smaller than the rise time.
I am thinking of increasing the difference between Tr and Tf by 1 and thereby shifting the Ploch line pair. Therefore, compared to FIG. 4, the difference is that the diode D1-1 4 is connected in series to a resistor 601°. Note that the resistors 602 and 604 may be connected to a fourth power supply having a negative voltage, but are connected to ground to reduce the difference from FIG.
この回路での正極性コイル電流はスイッチQ1とQ、を
オン(閉)にした時に立上る。スイッチQ0とQ、をオ
フにすると、゛コイル電流は第1電υθ403から抵抗
604とダイオードD4とコイル401と抵抗402と
抵抗603とダイオード八を辿って第3電諒605へ流
れる。立下り時に駆動コイル303に印加される電圧が
−v2になるたこ\に、抵抗値r、は抵抗604と抵抗
402と抵抗603の抵抗値の和であって、当然、r、
より十分に高くなる。したがって、立下り時間TfはT
f = rg 6n(!1 ) (8)となシ、rlや
V、を大きくすることによっていくらでも小さくなると
わかる。The positive coil current in this circuit rises when switches Q1 and Q are turned on (closed). When the switches Q0 and Q are turned off, the coil current flows from the first voltage υθ403 to the third voltage 605 through the resistor 604, diode D4, coil 401, resistor 402, resistor 603, and diode 8. When the voltage applied to the drive coil 303 becomes -v2 at the time of falling, the resistance value r is the sum of the resistance values of the resistor 604, the resistor 402, and the resistor 603, and naturally, r,
be sufficiently higher. Therefore, the fall time Tf is T
f = rg 6n(!1) (8) It can be seen that the value can be reduced as much as possible by increasing rl and V.
負極性コイル電流についても、スイッチQ、とQ、の代
シにスイッチQ、とQ4がオンになると、立上シ、オフ
になると、ダイオードI為と抵抗602とコイル401
と抵抗402と抵抗601とダイオードD、を通って立
下る。Regarding the negative polarity coil current, when switches Q and Q4 are turned on in place of switches Q and Q, they rise, and when they are turned off, diode I, resistor 602, and coil 401
falls through resistor 402, resistor 601, and diode D.
第7図は第6図で駆動できるコイル小1流波形を示して
いる。必要な電流1直IoがIAであり、コイル401
のインダクタンスLが10μHで、1、K (BA ’
MI JfE V tとVs カー’f:1L(Ji”
L 10 ホルトと20ボルトであシ、抵抗601〜6
04がそれぞれIKΩであるとすると立上シ時間Trが
(3)式から1μsecと才り、立下り時間Tfが(8
)式から23n8ecとまる。故に、スイッチQ、とQ
、が1llJ 3逓信号703に従ってオンオフすると
、正極性コイル?lj流701が駆動され、スイッチQ
sとQ4が同じ制御信号703に従ってオンオフすると
JN 44性コイル電流702がjb4 rjhさり、
る。こノ]−らコイル電流701 ドア02の、駆動周
波数は(Tr+Tf) が約1 tl secであるこ
とから、1■T7.に近いとわかる。■、を高めれば、
Trが減少するので、駆動周波数はもっと高くなる。FIG. 7 shows a small coil current waveform that can be driven in FIG. 6. The required current Io for one shift is IA, and the coil 401
When the inductance L of is 10μH, 1,K (BA'
MI JfE V t and Vs Car'f: 1L (Ji”
L 10 Holt and 20 volts, resistor 601~6
04 is IKΩ, the rise time Tr is 1 μsec from equation (3), and the fall time Tf is (8
), 23n8ec is obtained. Therefore, switches Q and Q
, is turned on and off according to the 1llJ 3 signal 703, the positive polarity coil? lj flow 701 is driven, switch Q
When s and Q4 are turned on and off according to the same control signal 703, the JN44 coil current 702 becomes jb4 rjh,
Ru. Since the driving frequency of the coil current 701 for the door 02 (Tr+Tf) is approximately 1 tl sec, the driving frequency is 1 T7. It turns out that it is close to. ■If you increase ,
Since Tr decreases, the driving frequency becomes higher.
立下シ時間Tfを小さくするために、抵抗値rtを高く
していくと、消費電力が次第に大きくなり、それは立下
シ時間だけに集中する。連続運転の場合の消費電力Pは
で表わされる。Tfが20nsecに対して、Tr が
1μ8eeであると、r9が2にΩ、Ioが1アンペア
の時にPが13.3ワツトになると計算される。この消
費電力は少し大きすぎるが、それはほとんど全て抵抗6
01〜604でジュール熱に変換さhる。故に、抵抗6
01〜604に放熱器をつけることで、第7図に示すよ
うなコイル電流の駆動が可能になる。駆動デューティレ
ーショを1/1oに下げると、プロッホライン対を10
0Kb/seeの速さで移動でき、しかも、消費電力を
4つの抵抗601〜604当りで1.33ワツトマでに
押えることができる。When the resistance value rt is increased in order to reduce the fall time Tf, the power consumption gradually increases and is concentrated only in the fall time. Power consumption P in the case of continuous operation is expressed as. When Tf is 20 nsec and Tr is 1 μ8ee, P is calculated to be 13.3 Watts when r9 is 2Ω and Io is 1 ampere. This power dissipation is a little too high, but it is almost all resistor 6
It is converted into Joule heat at 01 to 604 h. Therefore, resistance 6
By attaching heat sinks to 01 to 604, it becomes possible to drive the coil current as shown in FIG. When the drive duty ratio is lowered to 1/1o, the Ploch line pair becomes 10
It can move at a speed of 0 Kb/see, and power consumption can be kept down to 1.33 Watts per four resistors 601 to 604.
第3電源605の電圧V、を100ボルトまで上げるこ
とができると、抵抗r、を半分に下げてTfを23ng
ecに押えておける。このように、■、を100ボルト
にし、r、が半分に減らせれば、消費電力も半分に減る
。If the voltage V of the third power supply 605 can be raised to 100 volts, the resistance r can be lowered by half and Tf can be reduced to 23 ng.
I can keep it in ec. In this way, if ■, can be set to 100 volts and r can be reduced by half, the power consumption will also be reduced by half.
第7図は第6図の駆動回路によって、プロッホライン対
の両方向移動に必要なコイル電流704の発生可能であ
ることも示している。その場合には、スイッチQ、とQ
、が制御信号7−05に従って制御され、スイッチQ、
とQ4が制御信号706に従って制御される必要がある
。FIG. 7 also shows that the drive circuit of FIG. 6 can generate the coil current 704 necessary to move the Ploch line pair in both directions. In that case, switches Q, and Q
, are controlled according to the control signal 7-05, and the switches Q,
and Q4 need to be controlled according to control signal 706.
第8図は本発明の他の実施例の説明図である。FIG. 8 is an explanatory diagram of another embodiment of the present invention.
第6図との違いは第3電源605の他に第4屯源805
を設け、その電圧vsを第1電源のアース電位よりずっ
と低くすることとトランジスタのスイッチQ、 −Q4
のそれぞれに逆耐圧保護用のダイオード801〜804
を直列に接続したことにある。The difference from FIG. 6 is that in addition to the third power source 605, there is a fourth power source 805.
, and make the voltage vs much lower than the ground potential of the first power supply, and the transistor switch Q, -Q4
diodes 801 to 804 for reverse voltage protection, respectively.
This is because they are connected in series.
゛重圧VS を負にすると、電圧V、をその分だけ減ら
すことができるので、第6図の場合のV、−100゜v
11=0ノヨウナ状態ヲ、m 8 図テUV、 = 5
0 。゛If the heavy pressure VS is made negative, the voltage V can be reduced by that amount, so V in the case of Fig. 6 is -100゜v.
11 = 0 noyo na state wo, m 8 Figure te UV, = 5
0.
Vs−−50のような状態にして、電源電圧の振巾を下
げる事が可能になる。It becomes possible to lower the amplitude of the power supply voltage by setting it to a state such as Vs--50.
このように出来ると、接続点405と406の電圧■、
とV、はV、の電位からV、の電位まで変化し、トラン
ジスタのスイッチQ、 −Q、の切換する電圧の据ri
Jv、より大きくなるので、スイッチQ1〜Q4がオフ
(閉)の時に逆方向に大きな電圧が印加され得る。この
4+によるスイッチQ、〜Q4の破壊を防ぐために、ダ
イオード801〜804が挿入されている。スイッチQ
1〜Q4が逆耐圧の大きなトランジスタで実現されるの
であれは、ダイオード801〜804は省略されてもよ
い。If it is done like this, the voltage at the connection points 405 and 406 will be
and V, change from the potential of V, to the potential of V, and the setting of the voltage at which the transistor switch Q, -Q, switches
Jv becomes larger, so a large voltage can be applied in the opposite direction when the switches Q1 to Q4 are off (closed). Diodes 801 to 804 are inserted to prevent the switches Q and Q4 from being destroyed by this 4+. switch Q
Diodes 801 to 804 may be omitted if transistors 1 to Q4 are realized by transistors having a large reverse breakdown voltage.
なお、第2電綜電圧V1が第1電源電圧よシ低い時には
、■、をvoよシ低く、かつ、■、を第1′屯源電圧よ
シ高くすると共に、ダイオード601−604とダイオ
ード801〜804の向きを逆転させる事が必要である
。まだ、スイッチQ1〜Q4の電流の向きを逆にできる
ように、npn )ランジスタをpnpトランジスタに
儂−える事が必要になるが、スイッチQ1〜Q4の制御
信号とコイル電流波形は極性を除いて、第7図に示され
る通りである。Note that when the second power supply voltage V1 is lower than the first power supply voltage, (2) is made lower than vo and (2) is made higher than the first power supply voltage, and the diodes 601-604 and diode 801 are It is necessary to reverse the direction of ~804. It is still necessary to change the npn transistors to pnp transistors so that the direction of the current in the switches Q1 to Q4 can be reversed, but the control signals and coil current waveforms for the switches Q1 to Q4 are the same, except for the polarity. , as shown in FIG.
第6図と8g8図に示される。駆動回路は第4図の従来
の駆動回路に比べて抵抗やダイオードが加わった事と電
源数が増えた事を除いて、コスト面で顕著な上昇をもた
らすものでないが、プロッホライン対の双方向移動に必
要なパルス磁界の駆動を可能にする。This is shown in Figures 6 and 8g8. The drive circuit does not bring about a significant increase in cost compared to the conventional drive circuit shown in Figure 4, except for the addition of resistors and diodes and the increase in the number of power supplies. enables driving of the pulsed magnetic field required for
以上にのべたように、本発明によれば、プロッホライン
対の双方向移動に必要なパルス磁界の^速駆動回路が小
型に緑酒的に実現し難いという問題点が容易に解決され
るとわかる。As described above, it can be seen that according to the present invention, the problem that it is difficult to realize a compact and compact driving circuit for the pulsed magnetic field necessary for bidirectional movement of the Ploch line pair can be easily solved. .
第1図はプロッホライン対のH兄明図、第2図はプロッ
ホライン対をシフトさせるパルス磁界の駆j防波形の説
明図、第3図はプロッホラインメモリ磁気ドメイン、1
01と102・・−磁気ドメインの囲りの磁壁の内壁と
外壁、103と104・・・磁化の向き、111と11
2・・・プロッホライン、113と114・・・ブロッ
ホ磁壁、130・・・プロッホライン対、14(1,1
41と142・・・印加磁界の方向、201と202・
・・プロッホライン対の駆動波形、301・・・メモリ
チップ、302・・・プレン基板、303・・・出動コ
イル、3o4・・・整磁板、305・・・永久磁石、3
06・・・シールドケース、401−:Iffイル、4
02 、601〜603−・抵抗、4o3゜404.6
05,805−・・電源、405,406=・、駆動:
Iイル両端の接続点、Q1〜Q4・・・トランジスタス
イッチ、D、 〜D4,801〜804・−・ダイメー
ト、201,202,501゜502.701,702
,704− コイル電流波形、7o3゜705.706
・・・制御信号波形。
代J’11人弁理1 内服 晋 □
7・′
′;+6図
403
7I−7図
一二月一
06
オ8図
06Figure 1 is a diagram of the Ploch line pair, Figure 2 is an explanatory diagram of the driving waveform of the pulsed magnetic field that shifts the Ploch line pair, and Figure 3 is the Ploch line memory magnetic domain.
01 and 102...-inner and outer walls of the domain wall surrounding the magnetic domain, 103 and 104...direction of magnetization, 111 and 11
2...Ploch line, 113 and 114...Bloch domain wall, 130...Ploch line pair, 14(1,1
41 and 142... direction of applied magnetic field, 201 and 202...
... Driving waveform of Ploch line pair, 301 ... Memory chip, 302 ... Plane board, 303 ... Output coil, 3o4 ... Magnetic shunt plate, 305 ... Permanent magnet, 3
06... Shield case, 401-: Ifil, 4
02, 601~603-・Resistance, 4o3°404.6
05,805--Power supply, 405,406=-, Drive:
Connection point between both ends of I-il, Q1-Q4...Transistor switch, D, ~D4,801-804...Dimate, 201,202,501゜502.701,702
,704- Coil current waveform, 7o3゜705.706
...Control signal waveform. Deputy J' 11-person patent attorney 1 Susumu □ 7・'';+6 Figure 403 7I-7 Figure December 106 O8 Figure 06
Claims (2)
1”と0′に対応したプロッホライン対の有無を記憶す
る磁性薄膜に対して、前記プロッホライン対を移動させ
る垂直パルス磁界を印加するための1駆動コイルと、前
記駆動コイルの両端の各々と第1電源の間に接続される
第1スイツチと、前両端の各々と第2電vIAとの間に
接続される第2スイツチと、前記両輪の各々と第3電源
との間に接続される第1ダイオードと第1抵抗器との直
列回路と、前記両端の各々と第4電源との間に接続され
る第2ダイオードと第2抵抗器との直列回路とを含むこ
とを特徴とするプロッホライン対駆動装置。(1) 1 drive for applying a perpendicular pulsed magnetic field that moves the Ploch line pair to a magnetic thin film that stores the presence or absence of the Ploch line pair corresponding to digital information 1'' and 0' along the periphery of the magnetic domain. a first switch connected between each of both ends of the drive coil and a first power supply; a second switch connected between each of the front ends and a second power supply VIA; and each of the two wheels. a series circuit of a first diode and a first resistor connected between and a third power source, and a second diode and a second resistor connected between each of the ends and a fourth power source. A Ploch line pair drive device comprising a series circuit.
源電圧を第1電源電圧以下にし、第4電源亀圧を第2篭
源電圧以上に設定されているか、あるいは第2電源電圧
を第1電源電圧より低くし、第3電源電圧を第1電源電
圧以上にし、第4電諒電圧を第2電源電圧以下に設定さ
れていることを特徴とする請求範囲第1項に記載のプロ
ッホライン対駆動装置。(2) The second power supply voltage is set higher than the first power supply voltage, the third power supply voltage is set to be lower than the first power supply voltage, and the fourth power supply voltage is set higher than the second power supply voltage, or the second power supply voltage is set higher than the first power supply voltage. Claim 1, characterized in that the power supply voltage is set lower than the first power supply voltage, the third power supply voltage is set higher than the first power supply voltage, and the fourth power supply voltage is set lower than the second power supply voltage. Ploch line pair drive device as described.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58108684A JPS601694A (en) | 1983-06-17 | 1983-06-17 | Driver for bloch line pair |
US06/607,471 US4635226A (en) | 1983-05-09 | 1984-05-07 | Bloch line pair driving device capable of quickly driving each Bloch line pair at a low voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58108684A JPS601694A (en) | 1983-06-17 | 1983-06-17 | Driver for bloch line pair |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS601694A true JPS601694A (en) | 1985-01-07 |
Family
ID=14491037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58108684A Pending JPS601694A (en) | 1983-05-09 | 1983-06-17 | Driver for bloch line pair |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS601694A (en) |
-
1983
- 1983-06-17 JP JP58108684A patent/JPS601694A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0399978A2 (en) | Method and apparatus for overwriting data on a magneto-optic disk | |
EP0576286A2 (en) | Magnetic head driving device and magnetooptical recording apparatus | |
KR100189673B1 (en) | Magnetic field modulation control circuit for recording a magneto-optical memory | |
JPS6111905A (en) | Magnetic recording method and current driver for magnetic recording head used for method | |
JP2702066B2 (en) | Write circuit | |
US6985318B2 (en) | Method and apparatus for precessional switching of the magnetization of storage medium using a transverse write field | |
US4872078A (en) | Method and apparatus for encoding and direct overwriting of magneto-optic data | |
US6493161B1 (en) | Pulse-mode writer | |
CA2085763C (en) | Magnetic head driving device | |
US6650493B2 (en) | Pulsed write current adapted for use with a field maintenance current in a data storage device | |
JPS601694A (en) | Driver for bloch line pair | |
US6650494B2 (en) | Magnetic write circuit with charge pumping capacitors | |
JP2976697B2 (en) | Modulated magnetic field generator for magneto-optical disks | |
US4263661A (en) | Magnetic bubble domain organization using double period input/output devices | |
JP2880743B2 (en) | Externally applied magnetic field supply device for magneto-optical recording | |
JPS59207011A (en) | Driving device of bloch line pair | |
JP2519798Y2 (en) | Digital recording circuit | |
JPH03276404A (en) | Digital recording circuit | |
US6754022B1 (en) | High-speed current driver | |
JP3144601B2 (en) | Magnetic head drive | |
JPH0584564B2 (en) | ||
US4228523A (en) | Conductor access bubble memory arrangement | |
JPS6117069B2 (en) | ||
JP2726289B2 (en) | Bloch line memory device | |
JP2534195Y2 (en) | Digital recording circuit |