JPS60167513A - Equivalent resistance circuit - Google Patents

Equivalent resistance circuit

Info

Publication number
JPS60167513A
JPS60167513A JP2163784A JP2163784A JPS60167513A JP S60167513 A JPS60167513 A JP S60167513A JP 2163784 A JP2163784 A JP 2163784A JP 2163784 A JP2163784 A JP 2163784A JP S60167513 A JPS60167513 A JP S60167513A
Authority
JP
Japan
Prior art keywords
equivalent resistance
transistor
point
resistance value
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2163784A
Other languages
Japanese (ja)
Inventor
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2163784A priority Critical patent/JPS60167513A/en
Publication of JPS60167513A publication Critical patent/JPS60167513A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/24Frequency-independent attenuators
    • H03H11/245Frequency-independent attenuators using field-effect transistor

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To set a desired resistance value with high accuracy regardless of characteristic parameters (beta0, W/L, etc.), by using an MOS transistor as an equivalent resistance. CONSTITUTION:Insulated gate type field effect transistors MOSFETQ1 and Q2 are constituted with the same conditions with substantially equal characteristic parameters (W/L, beta0, etc.). Therefore the working point of the FETQ2 is set at a point P when the gate-source voltage VGS3 is applied to a gate. Therefore the resistance value of the FETQ1 is substantially equal to that of the FETQ2 when viewed from the drain, i.e., a point Z'. Then the equivalent resistance of the desired value can be obtained regardless of the characteristic parameters W/L, beta0, etc. of both FETQ1 and Q2 by setting properly a constant current I0 and the reference voltage VREF. Then the point P can be set optionally by controlling at least one of the voltage VREF and the current I0. As a result, it is possible to control the impedance, i.e., the equivalent to a desired level.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体集積回路装置(10)等に用いて好適
なもので、特に抵抗の抵抗値を極めて精度よく設定する
技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention is suitable for use in semiconductor integrated circuit devices (10), etc., and particularly relates to a technique for setting the resistance value of a resistor with extremely high accuracy.

〔背景技術〕[Background technology]

10に使用される抵抗としては、拡散抵抗がよく用いら
れるが、高抵抗値が必賛な場合はピンチ抵抗が用いられ
ることもある。しかしながらピンチ抵抗は、抵抗値のバ
ラツキが太きいという問題がある。
A diffused resistor is often used as the resistor used for the resistor 10, but a pinch resistor may be used if a high resistance value is essential. However, the pinch resistor has a problem in that the resistance value varies widely.

また抵抗形成法としては、MOSFET(絶縁ゲート型
電界効果トランジスタ)ン用いて等価抵抗とするときも
ある。これ火用いると、ゲートに印加する電圧によりM
OSFETのオン抵抗等を制御できるという利点がある
Further, as a method for forming a resistance, a MOSFET (insulated gate field effect transistor) is sometimes used to form an equivalent resistance. If this is used, the voltage applied to the gate will cause M
This has the advantage that the on-resistance of the OSFET can be controlled.

本発明者はMOSFET−g用い、高抵抗値であって、
かつその抵抗値を可変できる抵抗を形成すること乞検討
した。しかし前記等価抵抗回路については、MOSトラ
ンジスタの特性により、以下に述べるような問題が生ず
ることが明らかとなった。
The present inventor uses MOSFET-g, which has a high resistance value,
We also considered creating a resistor whose resistance value can be varied. However, it has become clear that the equivalent resistance circuit described above has the following problems due to the characteristics of the MOS transistor.

MOS)ランジスタを可変抵抗として用いる時はMOS
FETの動作領域は第1図に示す非飽和領域(直線領域
)■において使用される。MOSトランジスタの非飽和
領域は、ゲート・ソース間電圧ヲVGいしきい値電圧Y
V、s ドレイン・ソース間電圧VVD、とすると、l
 V、5−VTl > IVD、 1の場合に生じる。
MOS) When using a transistor as a variable resistor, use MOS
The operating region of the FET is the non-saturation region (straight region) shown in FIG. The non-saturation region of a MOS transistor is defined by the gate-source voltage VG and the threshold voltage Y
V, s drain-source voltage VVD, then l
V, 5-VTl > IVD, occurs when 1.

そして、ドレイン・ソース間の電流ID8は、 ・・・・・・・・・・・・・・・・・・・・・・・・・
・・(1)でめられる。なお、(11式において、μn
は電子表面移動度、’oxは酸化膜の誘電率、toxは
酸化膜の厚さ、Wはチャンネル幅、Lはチャンネル長、
vos、vT、VD8は前述のとおりである。ちなみに
、MOS)ランジスタの飽和領域■は、1■G8 ”T
I<IVD81の場合に生じ、ドレイン・ソース間電流
ID8は でめられる。
And the current ID8 between drain and source is as follows:
...(1) is found. In addition, (in equation 11, μn
is the electron surface mobility, 'ox is the dielectric constant of the oxide film, tox is the thickness of the oxide film, W is the channel width, L is the channel length,
vos, vT, and VD8 are as described above. By the way, the saturation region of the transistor (MOS) is 1G8"T
This occurs when I<IVD81, and the drain-source current ID8 is generated.

MOS)ランジスタを可変抵抗として使用する場合は、
前述したようにMO8FETyill−非飽和領域にて
、動作させるが、この時の等価抵抗値乞算出するために
前記(1)式ヲVD8で偏微分すると、となる。
When using a MOS) transistor as a variable resistor,
As mentioned above, the MO8FET is operated in the unsaturated region, and in order to calculate the equivalent resistance value at this time, the equation (1) is partially differentiated by VD8.

tox Y得る。tox I get Y.

すなわち、MOS)ランジスタケ等価抵抗として用いた
ときの抵抗値Rは、vG81 vTのはか、β。、W/
Lによっても影響ンうけ、これらのパラメータはlOの
製造プロセス条件等によって誤差がでやすい。このため
、MO8FETv、高精度な抵抗として用いることは非
常に困難であった。
That is, the resistance value R when used as a MOS) Ranjistake equivalent resistance is the value of vG81 vT, β. ,W/
It is also influenced by L, and these parameters are likely to have errors depending on the manufacturing process conditions of lO. For this reason, it has been extremely difficult to use MO8FETv as a highly accurate resistor.

〔発明の目的] 本発明の目的は、MO8Ii”ET(あるいは接合mF
 E T ) ’l、 l’o −W/ L−Vt等の
パラメータとは無関係に、高精度の抵抗として使用可能
にする回路技術を提供することにある。
[Object of the invention] The object of the present invention is to
The object of the present invention is to provide a circuit technology that allows the resistor to be used as a highly accurate resistor, regardless of parameters such as E T )'l, l'o -W/L-Vt, etc.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明の概要馨簡単に述べれば、
下記のとおりである。
Summary of the invention disclosed in this application: Briefly stated,
It is as follows.

すなわち、演算増幅器10反転入力端子に基準電圧を供
給するとともに、そのドレインが前記演算増幅器1の非
反転入力端子に接続された第1のMOS)ランジシタQ
1に定電流ケ供給し、前記演算増幅器の出力電圧により
前記第1のMOS)ランジスタ及びこの第1のMOS)
ランジスタと実質的に同一のプロセス条件で製造された
第2のMOSトランジスタにゲート電圧を供給し、前記
第2のMOS)ランジスタを等価抵抗として使用するこ
とにより、β、、W/L等のパラメータとは無関係に所
望の抵抗値Y精度よく設定するという本発明の目的ン達
成するものである。
That is, the first MOS transistor Q supplies a reference voltage to the inverting input terminal of the operational amplifier 10, and its drain is connected to the non-inverting input terminal of the operational amplifier 1.
1, a constant current is supplied to the first MOS transistor (transistor) and this first MOS transistor by the output voltage of the operational amplifier.
By supplying a gate voltage to a second MOS transistor manufactured under substantially the same process conditions as the transistor, and using the second MOS transistor as an equivalent resistance, parameters such as β, W/L, etc. The object of the present invention is to set the desired resistance value Y with high accuracy regardless of the resistance value Y.

〔実施例1〕 本発明を適用した等価抵抗回路の実施例を第2図及びに
3図Y参照して説明する。なお、第2図はMOSトラン
ジスタの電圧・電流特性を示す特性曲線図、第3図は等
価抵抗回路の回路図である。
[Embodiment 1] An embodiment of an equivalent resistance circuit to which the present invention is applied will be described with reference to FIGS. 2 and 3Y. Note that FIG. 2 is a characteristic curve diagram showing the voltage/current characteristics of a MOS transistor, and FIG. 3 is a circuit diagram of an equivalent resistance circuit.

第3図において、Qr −Q−はMOSFETであって
、同一の半導体集積回路に同一プロセス条件で構成され
る。演算増幅器1の非反転入力端子t+lとMOS)ラ
ンジスタQ、のドレインには、定tfi回路O8,ン介
して定電流1゜が供給される。
In FIG. 3, Qr -Q- is a MOSFET, which is constructed in the same semiconductor integrated circuit under the same process conditions. A constant current of 1° is supplied to the non-inverting input terminal t+l of the operational amplifier 1 and the drain of the MOS transistor Q through the constant tfi circuit O8.

この定電流l。によりMQSFETQ+ のID8が設
定される。
This constant current l. ID8 of MQSFETQ+ is set.

一万、演算増幅器1の反転入力端子(@には、基準電圧
vRI、Fが供給されており、非反転端子(+lと反転
端子Hとの間はイマジナリショートされているので非反
転入力端子F+−)が基準電圧vRIFと同電位となる
。これによりMO8FETQ、のVDl+が設定される
。すると第2図に示す特性曲線の中からP点が動作点と
して設定される。このときMOSFETのQ、のV。8
は■。83となる。つまりV。8゜が演算増幅器1より
出力される。いいかえれば、トランジスタQ、の等価抵
抗(i[’&R1とすると、RI X I o ”” 
R1,yとなるようなMO83が演算増幅器より得られ
るのである。
10,000, the reference voltage vRI, F is supplied to the inverting input terminal (@) of the operational amplifier 1, and the non-inverting input terminal (F+ -) becomes the same potential as the reference voltage vRIF.This sets VDl+ of MO8FETQ.Then, point P is set as the operating point from the characteristic curve shown in Fig. 2.At this time, the Q of MOSFET, V.8
■. It becomes 83. In other words, V. 8° is output from the operational amplifier 1. In other words, the equivalent resistance of the transistor Q (i['&R1, RI
MO83 such that R1,y is obtained from the operational amplifier.

このときMO8FETQ、のドレインからみた抵抗値は
第2図に示jP点での特性曲線の傾き(θ)で決定され
る。−万V。s3は、第2のMO8FETQ2のゲート
に印刀口される。MO8FETQ、。
At this time, the resistance value seen from the drain of MO8FETQ is determined by the slope (θ) of the characteristic curve at point jP shown in FIG. -10,000V. s3 is stamped to the gate of the second MO8FETQ2. MO8FETQ,.

Q、は同一条件で構成され、それぞれの特性パラメータ
(W/L、β。等)は実質的に同一であるため、■。8
3がゲートに印加されると、MO8FETQ2の動作点
もP点に設定される。それゆえドレインからみた、すな
わちZ′点からみた抵抗値はトランジスタQ2のそれと
実質的に同一となる。
Since Q is configured under the same conditions and their respective characteristic parameters (W/L, β, etc.) are substantially the same, ■. 8
3 is applied to the gate, the operating point of MO8FETQ2 is also set to point P. Therefore, the resistance value seen from the drain, that is, from the point Z', is substantially the same as that of transistor Q2.

このように定電流IOと基準電圧■R,eFヲ設定すれ
ば、MOS F E T Q+ = Q2 の特性パラ
メータW/ L、β。等とは無関係に所望の抵抗値の等
価抵抗を得ることができる。そして、前記動作点Pの設
定は、基準電圧vREFの電圧レベル、電流1oの電流
量の少なくとも一万ケ調整することによす任意に行われ
、これによりインピーダンス、すなわち等価抵抗!所望
の値に制御することができる。
By setting the constant current IO and reference voltage ■R, eF in this way, the characteristic parameters W/L, β of MOS FET Q+ = Q2. An equivalent resistance of a desired resistance value can be obtained regardless of the resistance value. The operating point P is arbitrarily set by adjusting the voltage level of the reference voltage vREF and the amount of current 1o by at least 10,000 points, thereby reducing the impedance, that is, the equivalent resistance! It can be controlled to a desired value.

〔実施例2〕 次に本発明の第2の実施例〉第4図ン参照して綬明する
。なお、本実施例においては、等価抵抗?得るMOSト
ランジスタが複数個設けられている。
[Embodiment 2] Next, a second embodiment of the present invention will be explained with reference to FIG. In addition, in this example, the equivalent resistance? A plurality of MOS transistors are provided.

すなわち、MO8)ランジスタQ1に対しVG8が前述
の如く設定されると、前記同様にMO8)ランジスタQ
2. Q、* 、 Q、のV。8も設定される。
That is, when VG8 is set as described above for MO8) transistor Q1, MO8) transistor Q
2. V of Q, *, Q,. 8 is also set.

この場合、MO8)ランジスタQ、にっきW−10とし
、MOSトランジスタQg −Qs 、Q4のW/Lの
値をそれぞ7110.20.30にすると、トランジス
タQt −Q= −Q4の各ドレインからみたインピー
ダンスZinl + ”+n2 + ” iHaが前記
石に反比例して得られる。従って、複数の等価抵抗を得
るとき、本実施例に示1等価抵抗回路は非常に便利であ
る。
In this case, if MO8) transistor Q and Nikki W-10 are used, and the W/L values of MOS transistors Qg -Qs and Q4 are respectively set to 7110.20.30, then as seen from each drain of transistor Qt -Q= -Q4 The impedance Zinl + ``+n2 + '' iHa is obtained inversely proportional to the stone. Therefore, when obtaining a plurality of equivalent resistances, the single equivalent resistance circuit shown in this embodiment is very convenient.

[実施例3] 次に本発明の第3の実施例として、前記等価抵抗回路の
応用例を第5図を参照して説明する。
[Embodiment 3] Next, as a third embodiment of the present invention, an application example of the equivalent resistance circuit will be described with reference to FIG.

増幅器11,12間には、バイパスフィルタ2が設けら
れている。このバイパスフィルタ2馨構成する抵抗Rは
、前記MOSトランジスタQ zQ、、Q、の何れであ
ってもよい。増幅器11に供給された入力信号■inは
、バイパスフィルタ2によって低域が遮断されるが、そ
の遮断周波数は前記第1実施例で述べた如く基準電圧V
□2、又は電流l。によって制御することができる。
A bypass filter 2 is provided between the amplifiers 11 and 12. The resistor R constituting the bypass filter 2 may be any of the MOS transistors Q, Q, Q, and the like. The low frequency of the input signal ■in supplied to the amplifier 11 is cut off by the bypass filter 2, and its cutoff frequency is equal to the reference voltage V as described in the first embodiment.
□2, or current l. can be controlled by

〔効 果〕〔effect〕

(1)、同一製造条件でもって製造された複数のMOS
トランジスタの1つでもって動作点を設定することによ
り、他方のMO8)ランジスタの動作点を設定すること
ができるので、MOSトランジスタ製造時の特性パラメ
ータ誤差にかかわりなく、MO8)ランジスタによる等
価抵抗を得るという効果が得られる。
(1) Multiple MOSs manufactured under the same manufacturing conditions
By setting the operating point of one of the transistors, the operating point of the other MO8) transistor can be set, so the equivalent resistance of the MO8) transistor can be obtained regardless of the characteristic parameter error during the manufacturing of the MOS transistor. This effect can be obtained.

以上に、本発明者によってなされた発明を各実施例にも
とつき具体的に説明したが、本発明は前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいりまでもない。
Above, the invention made by the present inventor has been specifically explained based on each example. However, the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist of the invention. It goes without saying that something is true.

例えば、前記トランジスタQ、+ * Qt e Qa
 eQ4は、MOSFETに限定されるものではなく、
T−FET(接合形PET)であってもよい。
For example, the transistor Q, +*Qt e Qa
eQ4 is not limited to MOSFET,
It may also be a T-FET (junction type PET).

また、基準電圧VRE Fは電圧可変に構成しても、J
:1.)。
In addition, even if the reference voltage VRE F is configured to be variable, J
:1. ).

〔利用分野〕[Application field]

以上の説明では、王として本発明者によってなこれた発
明ンその背景となった利用分野である等価抵抗回路に適
用した場合について説明したが、それに限定されるもの
ではない。
In the above description, the invention is mainly applied to an equivalent resistance circuit, which is the background of the invention made by the present inventor, but the present invention is not limited thereto.

例えば、フィルタ回路以外にも、電圧制御回路などに利
用することができる。
For example, in addition to filter circuits, the present invention can be used in voltage control circuits and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はMO8)ランジスタの動作領域を示す特性図7
示し、 第2図は本発明ン適用した等価抵抗回路の一部を構成す
るMO8)ランジスタの動作点を説明する特性図を示し
、 第3図は本発明の第1実施例である等価抵抗回路の回路
図Y示し、 第4図は本発明の第2実施例である等価抵抗回路の回路
図を示し、 第5図は本発明の第3実施例であるフィルタ回路の回路
図Z示す。 1・・・演算増幅器、Q、−O2−Qa 、O4・・・
MOS)ランジスタ、O8,・・・定電流回路、VRI
cF・・・基準電圧、Zinl’ Zin2+ ”in
3”’インピーダンス、2・・・フィルタ回路、R・・
・抵抗、Io・・・電流、P・・・動作点。 αB 第 3 図 第 1 図 第 2 図
Figure 1 is a characteristic diagram 7 showing the operating range of MO8) transistor.
2 shows a characteristic diagram illustrating the operating point of the MO8 transistor that constitutes a part of the equivalent resistance circuit to which the present invention is applied, and FIG. 3 shows the equivalent resistance circuit according to the first embodiment of the present invention. FIG. 4 shows a circuit diagram of an equivalent resistance circuit according to a second embodiment of the present invention, and FIG. 5 shows a circuit diagram Z of a filter circuit according to a third embodiment of the present invention. 1... operational amplifier, Q, -O2-Qa, O4...
MOS) transistor, O8, ... constant current circuit, VRI
cF...Reference voltage, Zinl' Zin2+ "in
3"' impedance, 2...filter circuit, R...
・Resistance, Io...current, P...operating point. αB Figure 3 Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1、第1の電界効果トランジスタ(Q、)と、第2の電
界効果トランジスタ(Q、)と、前記第1の電界効果ト
ランジスタ(Q、)のドレイン電流を供給する定電流源
(Os、)と、演算増幅器(1)とt具備し、前記演算
増幅器(1)の反転入力端子に基準電圧を供給するとと
もに、前記演算増幅器(1)の正相入力端子を前記第1
の電界効果トランジスタ(Q、)のドレインに接続し、
前記演算増幅器(1)の出力を前記第1.第2の電界効
果トランジスタ(Q、、Qりのゲートに供給するように
したことケ特徴とする等価抵抗回路。
1. A first field effect transistor (Q,), a second field effect transistor (Q,), and a constant current source (Os,) that supplies the drain current of the first field effect transistor (Q,). and an operational amplifier (1), supplying a reference voltage to the inverting input terminal of the operational amplifier (1), and connecting the positive phase input terminal of the operational amplifier (1) to the first
connected to the drain of the field effect transistor (Q,),
The output of the operational amplifier (1) is input to the first. An equivalent resistance circuit characterized in that it is supplied to the gates of the second field effect transistors (Q, , Q).
JP2163784A 1984-02-10 1984-02-10 Equivalent resistance circuit Pending JPS60167513A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2163784A JPS60167513A (en) 1984-02-10 1984-02-10 Equivalent resistance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163784A JPS60167513A (en) 1984-02-10 1984-02-10 Equivalent resistance circuit

Publications (1)

Publication Number Publication Date
JPS60167513A true JPS60167513A (en) 1985-08-30

Family

ID=12060581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163784A Pending JPS60167513A (en) 1984-02-10 1984-02-10 Equivalent resistance circuit

Country Status (1)

Country Link
JP (1) JPS60167513A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178271A1 (en) * 2014-05-21 2015-11-26 株式会社村田製作所 Dummy load circuit and charge detection circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178271A1 (en) * 2014-05-21 2015-11-26 株式会社村田製作所 Dummy load circuit and charge detection circuit
JPWO2015178271A1 (en) * 2014-05-21 2017-04-20 株式会社村田製作所 Pseudo resistance circuit and charge detection circuit
US9887689B2 (en) 2014-05-21 2018-02-06 Murata Manufacturing Co., Ltd. Pseudo resistance circuit and charge detection circuit

Similar Documents

Publication Publication Date Title
US5777518A (en) Method of biasing mosfet amplifiers for constant transconductance
JPS5942495B2 (en) negative resistance circuit
US7049875B2 (en) One-pin automatic tuning of MOSFET resistors
JPS6119134B2 (en)
JPS60167513A (en) Equivalent resistance circuit
US4059811A (en) Integrated circuit amplifier
US10644690B2 (en) Elementary electronic circuit for stage of amplification or repeat of analog signals
US3663888A (en) All-fet linear voltage difference amplifier
US3675143A (en) All-fet linear voltage amplifier
US4197511A (en) Linear load MOS transistor circuit
JPH02166814A (en) Linear gain amplifier
JP2849289B2 (en) Semiconductor device
JPH0661765A (en) Circuit device for voltage control of amplification factor of field-effect transistor
JPH04349708A (en) Mos resistance circuit
US3875536A (en) Method for gain control of field-effect transistor
Cserveny Relationship between measured and intrinsic conductances of MOSFETs
JP2924483B2 (en) Variable attenuator
JPH06265584A (en) Semiconductor device
JP2000505982A (en) Amplifier with improved output voltage range
JP2853483B2 (en) Monolithic IC amplifier circuit for compound semiconductor microwave
JPS62110308A (en) High frequency gain control circuit
JPS61288607A (en) Mos current source circuit
JPS5972178A (en) Measuring method for gaas field effect transistor
JPS5972179A (en) Measuring method for gaas field effect transistor
JPS5823764B2 (en) Chidouritokuseigiyo Cairo