JPS60163080A - Image reduction display processing system - Google Patents

Image reduction display processing system

Info

Publication number
JPS60163080A
JPS60163080A JP59017979A JP1797984A JPS60163080A JP S60163080 A JPS60163080 A JP S60163080A JP 59017979 A JP59017979 A JP 59017979A JP 1797984 A JP1797984 A JP 1797984A JP S60163080 A JPS60163080 A JP S60163080A
Authority
JP
Japan
Prior art keywords
image
display
converter
information
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59017979A
Other languages
Japanese (ja)
Inventor
石畑 宏明
柿本 正憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59017979A priority Critical patent/JPS60163080A/en
Publication of JPS60163080A publication Critical patent/JPS60163080A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は1画像縮小表示処理方式、特に2値で表わされ
る画像データをディスプレイ等に縮小表示する際に、縮
小した画像を多値2例えば明度を異ならしめて表示する
画像縮小表示処理方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a single image reduction display processing method, in particular, when image data expressed in binary values is reduced and displayed on a display, etc. This invention relates to an image reduction display processing method for displaying different images.

(技術の背景と問題点) 計算機等から出力される情報は、ディスプレイ等に画像
として表示することにより、初めて人間がその内容を理
解することができるものになる。
(Technical Background and Problems) Information output from computers and the like can only be understood by humans by displaying it as an image on a display or the like.

一般に計算機等からの出力情報は2値1例えば白と黒の
2値の明暗差によって表わされるものである。
In general, output information from a computer or the like is expressed by the difference in brightness between binary values, eg, white and black.

従来、計算機等から出力される情報が多量であって、デ
ィスプレイ等に一度に全体を表示できない場合には、ス
クロール等を行って順次出力情報をディスプレイ」−に
表示して、その内容を読み取ったり、あるいは出力情報
の配列等の概略を読み取っている。この際、スクロール
を行って全体の概略等を判断していたのでは不便である
ので、出力情報を縮小して全体を一度にディスプレイ」
二に表示することが行われている。しかし、縮小した後
の画像情報を縮小前の画像情報と同じ2値1例えば白と
黒の明暗の2値でディスプレイ等に表示していたのでは
、縮小前の画像情報が十分に表示されず、特に細部が表
示されないため、縮小後の像が平坦になってしまう問題
点があった。
Conventionally, when there is a large amount of information output from a computer, etc., and it cannot be displayed all at once on a display, etc., the output information is sequentially displayed on the display by scrolling, etc., and the contents are read. , or reading the outline of the output information array, etc. At this time, it is inconvenient to scroll to get an overview of the whole thing, so you can reduce the output information and display the whole thing at once.
Second, it is being displayed. However, if the image information after reduction is displayed on a display in the same binary 1 as the image information before reduction, for example, white and black, the image information before reduction will not be displayed adequately. In particular, there was a problem in that the image after reduction became flat because details were not displayed.

(発明の目的と構成) 本発明の目的は、前記問題点を解決することにあり、2
値で表わされる画像情報をディスプレイ等に縮小して表
示する際に、縮小しようとする領域に含まれる2値の画
像情報に基づき縮小した画像を多値1例えば複数の明度
の値に対応づけて表示することにより、縮小した画像を
元の2値で表された画像に近づけようとすることにある
。そのため5本発明の画像縮小表示処理方式は、2値の
画像データを縮小表示する画像縮小表示処理方式におい
て、前記2値の画像データを格納するフレームメモリと
、該フレームメモリからm X n画素分の複数の前記
2値の画像データを読み出す画像データ読み出し部と、
該画像データ読み出し部によって読み出された前記mX
n画素分の2値の画像データに基づき多値の画像データ
を生成するレベル変換部と、該レベル変換部によって変
換された多値の画像データをアナログ信号に変換するD
/A変換部とを備え、該D/A変換部からの出力信号に
基づき縮小された多値のレベルを有する画像を表示する
ことを特徴としている。
(Object and Structure of the Invention) The object of the present invention is to solve the above-mentioned problems.
When reducing and displaying image information represented by values on a display, etc., the reduced image is associated with a multi-value 1, for example, multiple brightness values, based on binary image information included in the area to be reduced. The aim is to make the reduced image closer to the original binary image by displaying it. Therefore, the image reduction display processing method of the present invention is an image reduction display processing method for displaying binary image data in a reduced size, and includes a frame memory for storing the binary image data, and m x n pixels from the frame memory. an image data reading unit that reads out the plurality of binary image data;
The mX read out by the image data reading unit
A level converter that generates multi-value image data based on binary image data for n pixels; and D that converts the multi-value image data converted by the level converter into an analog signal.
/A converter, and displays an image having a reduced multivalue level based on the output signal from the D/A converter.

(発明の実施例) 以下図面に基づいて本発明の詳細な説明する。(Example of the invention) The present invention will be described in detail below based on the drawings.

第1図は従来の画像縮小表示処理方式の構成図。FIG. 1 is a block diagram of a conventional image reduction display processing method.

第2図は第1図図示従来の画像縮小表示処理方式による
画像縮小を説明する説明図、第3図は本発明の1実施例
構成図、第4図は第3図図示本発明の1実施例による画
像縮小例、第5図は第3図図示本発明の1実施例を具体
化した1構成図、第6図は第5図図示構成図を説明する
説明図を示す。
2 is an explanatory diagram for explaining image reduction by the conventional image reduction display processing method shown in FIG. 1, FIG. 3 is a configuration diagram of one embodiment of the present invention, and FIG. 4 is an embodiment of the present invention shown in FIG. An example of image reduction according to an example, FIG. 5 is a block diagram embodying one embodiment of the present invention shown in FIG. 3, and FIG. 6 is an explanatory diagram for explaining the block diagram shown in FIG. 5.

図中、1.5はフレームメモリ、2はディスプレイ、3
.6はコントローラ、4.8はD/Aコ7バ−タ、6’
 はりフレッシュコントローラ、7は変換テーブル部、
7”はレベル変換部、9はP−S変換部(パラレル−シ
リアル変換部)、10は4tolデータセレクタ、11
は切り換えスイッチ、12はインターフェースを表す。
In the figure, 1.5 is frame memory, 2 is display, 3
.. 6 is the controller, 4.8 is the D/A converter, 6'
Beam fresh controller, 7 is conversion table section,
7” is a level converter, 9 is a P-S converter (parallel-serial converter), 10 is a 4tol data selector, 11
12 represents a changeover switch, and 12 represents an interface.

第1図において2図中1はフレームメモリであって、計
算機等からの出力情報をディスプレイ2に表示するため
に格納するものである。該フレームメモリ1ばディスプ
レイ2の走査周期に同期してコントローラ3によってア
クセス制御が行われる。そしてフレームメモリ1から読
み出された所定のデジタル信号はD/Aコンバータ4に
よってアナログ信号に変換され、ディスプレイ2に供給
される。これにより、フレームメモリ1に格納された2
値で表された計算機等からの出力情報がディスプレイ2
に人間が認識し得る形1例えば文字等を白と黒の形にし
て表示されることになる。
In FIG. 1, reference numeral 1 in FIG. 2 is a frame memory, which stores output information from a computer or the like in order to display it on the display 2. In FIG. Access control is performed by the controller 3 in synchronization with the scanning period of the frame memory 1 and the display 2. A predetermined digital signal read from the frame memory 1 is converted into an analog signal by the D/A converter 4 and supplied to the display 2. As a result, the 2
Display 2 displays output information from a calculator, etc. expressed as a value.
Forms that humans can recognize, such as letters, are displayed in black and white.

第2図(A>は第1図図示構成による文字表示例を示す
。該文字“富”は一般にキャラクタジェネレータから読
み出されたパターン情報がフレームメモリ1に格納され
たものである。そして、当該フレームメモリ1に格納さ
れた図示パターン情報が読み出されてディスプレイ2に
表示される。
FIG. 2 (A>) shows an example of character display according to the configuration shown in FIG. The illustrated pattern information stored in the frame memory 1 is read out and displayed on the display 2.

これにより、計算機等から出力された情報を人間が認識
することができることになる。
This allows humans to recognize information output from a computer or the like.

第2図(B)は第2図(A)図示パターン情報“冨”を
1/4に縮小してディスプレイ2に表示したものであり
、パターン情報“富”を画素2×2に細分して各画素2
×2のうち左上隅を代表点とし、該代表点の情報のみを
前述したフレームメモリ1から読み出してディスプレイ
2に表示したものである。このため、前記パターン情報
“富”は図示の如く黒の細部のパターン情報が消滅して
平坦なパターンとなり、縮小前のパターン情報“冨”を
認識することは困難である。
FIG. 2(B) shows the pattern information "Wealth" shown in FIG. 2(A) reduced to 1/4 and displayed on the display 2, and the pattern information "Wealth" is subdivided into 2×2 pixels. each pixel 2
The upper left corner of ×2 is taken as a representative point, and only the information of the representative point is read out from the frame memory 1 mentioned above and displayed on the display 2. For this reason, the pattern information "wealth" becomes a flat pattern with the black detailed pattern information disappearing as shown in the figure, and it is difficult to recognize the pattern information "wealth" before reduction.

第2図(C)は第2図(A)図示パターン情報“冨”を
1/4に縮小してディズブレイ2に表示したものであり
、フレームメモリ1から読み出された第2図(A)図示
パターン情報“冨”の画素2×2のうち1つでも黒であ
れば縮小後のパターン情報を黒としてディスプレイ2に
表示したものである。このように画素2×2のうち1つ
でも黒であれば縮小後の画像として黒に表示しているた
め、全体的に黒くなってしまい、縮小前の“富”を十分
に表わしているとは言えない。
FIG. 2(C) shows the illustrated pattern information "Tomi" in FIG. 2(A) reduced to 1/4 and displayed on the display 2, and FIG. 2(A) read out from the frame memory 1. If even one of the 2×2 pixels of the illustrated pattern information “Ten” is black, the reduced pattern information is displayed on the display 2 as black. In this way, if even one of the 2x2 pixels is black, the image is displayed as black after reduction, so the entire image becomes black, and it is not possible to sufficiently represent the "wealth" before reduction. I can't say that.

このよ・うに従来は縮小後のパターン情報を縮小前のパ
ターン情報と同しように2値のデジタル信号の形で表し
ていたため、縮小後の文字等が見ずらいものとなる問題
点があった。
In the past, the pattern information after reduction was expressed in the form of a binary digital signal in the same way as the pattern information before reduction, which caused the problem that characters etc. after reduction were difficult to see. .

そこで1本発明では、2値で表わされる画像情報をディ
スプレイ等に縮小して表示する際に、縮小しようとする
領域に含まれる2値の画像情報に基づき縮小した画像を
多値1例えば複数の明度の値に対応づ4Jて表示するこ
とにより、縮小した画像を元の2値で表わされた画像に
近づ1すようとすることにある。以下説明する。
Therefore, in the present invention, when image information expressed in binary values is reduced and displayed on a display etc., the image reduced based on the binary image information included in the area to be reduced is converted into a multivalued image, for example, a plurality of values. By displaying 4J in accordance with the brightness value, the reduced image is brought closer to the original binary image. This will be explained below.

第3図において、フレームメモリ5には計算機等から出
力された画像情報が格納されており、コントローラ6か
らの指示に基づき所定微小領域m×nに格納されている
画像情報が読み出されて変換テーブル部7に供給される
。該変換テーブル部7は前記微小領域m X nに格納
されていた2値の形で表わされた画像情報を1つの多値
1例えば明るさの異なる値に変換するものである。該変
換は変換テーブルを参照して行われるものであり、前記
微小領域mXnに格納されていた画像情報“1”あるい
は“0′の数に対応するものとして表わすことにより行
われる。更に詳細に言えば、前記フレームメモリ5から
読み出された微小領域mXn内にある全ての2値の画像
情報をアドレスとしてROMに前もって記憶させておい
た所定の明るさに対応する1つの多値のデータを読み出
すことにより行われるものである。
In FIG. 3, image information output from a computer or the like is stored in a frame memory 5, and the image information stored in a predetermined minute area m×n is read out and converted based on instructions from a controller 6. It is supplied to the table section 7. The conversion table unit 7 converts the image information expressed in binary form stored in the minute area m x n into one multi-value 1, for example, values of different brightness. This conversion is performed by referring to a conversion table, and is performed by representing the image information as corresponding to the number of "1" or "0'" stored in the minute area mXn. For example, all the binary image information in the minute area mXn read from the frame memory 5 is used as an address to read out one multi-value data corresponding to a predetermined brightness previously stored in the ROM. This is done by

変換テーブル部7によって前記微小領域mxnに格納さ
れていた全ての2値の画像情報に基づき1つの多値の画
像情報kに変換され、D/Aコンバータ8に供給される
。そして、該D/Aコンバータ8は多値の画像情報kを
アナログ信号に変換してディスプレイ2に供給する。こ
れにより、ディスプレイ2には多値の明暗を有する縮小
された画像情報が表示されることになる。
The conversion table section 7 converts all the binary image information stored in the minute area mxn into one multi-valued image information k, and supplies it to the D/A converter 8. The D/A converter 8 converts the multivalued image information k into an analog signal and supplies it to the display 2. As a result, reduced image information having multivalued brightness and darkness is displayed on the display 2.

第4図(A)は第3図図示本発明に係る1実施例に基づ
いてディスプレイ2に表示された縮小される前の画像パ
ターンを示し、第4図(B)は第4図図示(A)微小領
域の画素2×2を多値の明暗を有する1つの画素に縮小
した後の画像パターンを示す。第4図(B)図中「黒い
部分」は第4図(A)図示画素2×2の4個全てが1黒
」の場合を示し、「交差した斜線の部分」は3個が「黒
」の場合を示し、「斜線の部分」は2個が「黒」の場合
を示し、「点の部分」は1個が1黒」の場合を示し、「
白い部分」は4個全てが「白」の場合を示ず。
FIG. 4(A) shows an image pattern before being reduced, which is displayed on the display 2 based on the embodiment of the present invention shown in FIG. 3, and FIG. 4(B) shows the image pattern shown in FIG. ) shows an image pattern after reducing 2×2 pixels in a minute area to one pixel having multivalued brightness and darkness. The "black part" in FIG. 4 (B) indicates the case in which all four of the 2x2 pixels shown in FIG. '', the ``shaded area'' indicates the case where two pieces are ``black'', the ``dotted area'' indicates the case where 1 piece is 1 black'', and ``
"White part" does not indicate the case where all four pieces are "white".

このように本発明の場合には、2値の画像パターンを縮
小してディスプレイ2に表示するのに多値1例えば明暗
によって表示するため1図示の如く縮小前の画像パター
ンの情報が縮小後の画像パターンに盛り込まれているも
のとなり、縮小しても元の画像パターンの情報が失われ
る割合が少なく1判別度の高い画像を得ることができる
In this way, in the case of the present invention, when a binary image pattern is reduced and displayed on the display 2, the information of the image pattern before reduction is changed to the information of the image pattern after reduction, as shown in FIG. This information is included in the image pattern, and even if it is reduced, the rate of loss of the information of the original image pattern is small, and an image with a high degree of discrimination can be obtained.

第5図において1図中5はフレームメモリを示し、第3
図図示微小領域mXnの値を2×2とした場合を示す。
In Fig. 5, numeral 5 in Fig. 1 indicates a frame memory;
The case where the value of the illustrated micro region mXn is set to 2×2 is shown.

該フレームメモリ5はディスプレイの走査周期に同期し
て高速に読み出すために。
The frame memory 5 is read out at high speed in synchronization with the scanning cycle of the display.

4つのバンクAないしDに分割されている。該4つのバ
ンク人ないしDは第6図図示のようなAないしDの4個
を1体としたアドレスが割り当てられており、一度にバ
ンクAないしDの夫々1ワードnビツト、例えば図示A
に属する画像情報を並列に読み出してp−s変換部9に
夫々供給する。
It is divided into four banks A to D. The four banks A to D are assigned addresses consisting of four addresses A to D as shown in FIG.
The image information belonging to the .

該p−s変換部9は夫々の並列nビットの画像情報をシ
リアルの情報に順次変換してレベル変換部7′および4
t01データセレクタ10に供給する。
The p-s converter 9 sequentially converts the respective parallel n-bit image information into serial information and converts the parallel n-bit image information to the level converters 7' and 4.
t01 data is supplied to the selector 10.

切り換えスイッチ11はフレームメモリ5から読み出さ
れた画像情報を縮小する場合(図示縮小)と縮小しない
場合(図示ノーマル)とを切り換える。該切り換えスイ
ッチ11を図示ノーマルの位置にセントした場合には、
p−s変換部9から供給されたシリアルデータAないし
Dが前記4t。
The changeover switch 11 switches between reducing the image information read from the frame memory 5 (reduction as shown) and not reducing it (normal as shown). When the changeover switch 11 is set to the normal position shown in the figure,
Serial data A to D supplied from the p-s converter 9 are the 4t.

1データセレクタ10によって画像リフレッシュアドレ
スのLSBであるXo、Yoにより順次シリアルの画像
信号に変換されてD/Aコンバータ0 8に供給される。該D/Aコンバータ8は前記2値の形
で表わされるデジタル信号をアナログ信号に変換してデ
ィスプレイ2に供給する。これにより、縮小しない画像
情報1例えば第4図(A)図示“冨”が表示されること
になる。
The LSB of the image refresh address, Xo and Yo, are sequentially converted into a serial image signal by the data selector 10 and supplied to the D/A converter 08. The D/A converter 8 converts the digital signal expressed in binary form into an analog signal and supplies it to the display 2. As a result, the unreduced image information 1, for example, "Ten" shown in FIG. 4(A) is displayed.

また、切り換えスイッチ11を図示縮小の位置にセン1
−シた場合には、p−s変換部9がら供給されたシリア
ルデータAないしDが前記レベル変換部7°によって該
シリアルデータAないしDに含まれるパ1″あるいはパ
0”の数に対応した1つの多値の信号2例えばOないし
3の値を有する信号としてD/Aコンバータ8に供給さ
れる。そして、該D/Aコンバータ8は前記多値の形で
表わされるデジタル信号をアナログ信号に変換してディ
スプレイ2に供給する。これにより、縮小した明度差を
有する画像1例えば第4図(B)図示“冨”が表示され
ることになる。
Also, set the selector switch 11 to the reduced position shown in the illustration.
- When the serial data A to D supplied from the p-s converter 9 are converted by the level converter 7° to the number of P1'' or P0'' included in the serial data A to D, A single multi-valued signal 2 is supplied to the D/A converter 8 as a signal having a value of O to 3, for example. The D/A converter 8 converts the multivalued digital signal into an analog signal and supplies it to the display 2. As a result, an image 1 having a reduced brightness difference, for example, "Ten" shown in FIG. 4(B) is displayed.

インターフェース12は計算機等からの指示に基づき、
ヘタトル1円あるいは文字等を発生させる発生器が前記
フレームメモリ5に所定画像情報を書き込む場合に、リ
フレッシュコントローラ6”とが競合しないように調整
を行うものである。
Based on instructions from a computer etc., the interface 12
When a generator that generates 1 yen or characters writes predetermined image information into the frame memory 5, adjustments are made so that there is no conflict with the refresh controller 6''.

また、リフレッシュコンI−ローラ6” は前述した各
種制御を行うために、所定のアドレス信号A。
Further, the refresh controller I-roller 6'' receives a predetermined address signal A in order to perform the various controls described above.

Xo(アドレス信号AのLSB)、Yo (アドレス信
号AのLSB)、同期用のクロック信号Cr−に、ある
いはディスプレイ2の同期用の信号Hd(水平ドライブ
用の同期信号)、Vd (垂直ドライブ用の同期信号)
等を供給するものである。
Xo (LSB of address signal A), Yo (LSB of address signal A), synchronization clock signal Cr-, or display 2 synchronization signal Hd (horizontal drive synchronization signal), Vd (vertical drive synchronization signal)
etc.

(発明の効果) 以上説明した如く2本発明によれば、2値で表わされる
画像情報をディスプレイ等に縮小して表示する際に、縮
小しよ・うとする微小領域m X nに含まれる2値の
画像情報に基づき縮小した画像を1つの多値5例えば複
数の明度の値に対応づりて表示することにより、縮小し
た画像を元の2値で表わされた画像に近づけ1判別度の
高い画像を得ることができる。
(Effects of the Invention) As explained above, according to the present invention, when image information expressed in binary values is reduced and displayed on a display etc., the 2 By displaying a reduced image based on value image information in correspondence with one multi-value 5, for example, multiple brightness values, the reduced image can be brought closer to the original binary image, with a discriminability of 1. You can get high quality images.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画像縮小表示処理方式の構成図。 1 第2図は第1図図示従来の画像縮小表示処理方式による
画像縮小を説明する説明図、第3図は本発明の1実施例
構成図、第4図は第3図図示本発明の1実施例による画
像縮小例、第5図は第3図図示本発明の1実施例を具体
化した1構成図、第6図は第5図図示構成図を説明する
説明図を示す。 図中、2はディスプレイ、5はフレームメモリ。 6はコントローラ、6゛はリフレッシュコントローラ、
7は変換テーブル部、7゛はレベル変換部。 8はI) / Aコンバータ、9はp−s変換部(パラ
レル−シリアル変換部)、10は4tolデータセレク
タ、11は切り換えスイッチ、12はインターフェース
を表す。 特許出願人 富士通株式会社 代理人弁理士 森1)寛(外1名) 3 2
FIG. 1 is a block diagram of a conventional image reduction display processing method. 1. Fig. 2 is an explanatory diagram illustrating image reduction by the conventional image reduction display processing method shown in Fig. 1, Fig. 3 is a configuration diagram of one embodiment of the present invention, and Fig. 4 is a diagram illustrating an embodiment of the present invention shown in Fig. 3. An example of image reduction according to the embodiment, FIG. 5 is a block diagram embodying one embodiment of the present invention shown in FIG. 3, and FIG. 6 is an explanatory diagram for explaining the block diagram shown in FIG. 5. In the figure, 2 is a display, and 5 is a frame memory. 6 is the controller, 6゛ is the refresh controller,
7 is a conversion table section, and 7゛ is a level conversion section. 8 is an I)/A converter, 9 is a p-s converter (parallel-serial converter), 10 is a 4tol data selector, 11 is a changeover switch, and 12 is an interface. Patent applicant: Fujitsu Ltd. Representative Patent Attorney Hiroshi Mori 1) (1 other person) 3 2

Claims (1)

【特許請求の範囲】[Claims] 2値の画像データを縮小表示する画像縮小表示処理方式
において、前記2値の画像データを格納するフレームメ
モリと、該フレームメモリからm×n画素分の複数の前
記2値の画像データを読み出す画像データ読み出し部と
、該画像データ読み出し部によって読み出された前記m
xn画素分の2値の画像データに基づき多値の画像デー
タを生成するレベル変換部と、該レベル変換部によって
変換された多値の画像データをアナログ信号に変換する
D/A変換部とを備え、該D/A変換部からの出力信号
に基づき縮小された多値のレヘルを有する画像を表示す
ることを特徴とする画像縮小表示処理方式。
In an image reduction display processing method for displaying binary image data in a reduced size, there is provided a frame memory for storing the binary image data, and an image for reading out a plurality of m×n pixels of the binary image data from the frame memory. a data reading section; and the m read out by the image data reading section.
A level converter that generates multi-value image data based on binary image data for xn pixels, and a D/A converter that converts the multi-value image data converted by the level converter into an analog signal. An image reduction display processing method comprising: displaying an image having a multivalue level reduced based on an output signal from the D/A converter.
JP59017979A 1984-02-03 1984-02-03 Image reduction display processing system Pending JPS60163080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59017979A JPS60163080A (en) 1984-02-03 1984-02-03 Image reduction display processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59017979A JPS60163080A (en) 1984-02-03 1984-02-03 Image reduction display processing system

Publications (1)

Publication Number Publication Date
JPS60163080A true JPS60163080A (en) 1985-08-24

Family

ID=11958836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59017979A Pending JPS60163080A (en) 1984-02-03 1984-02-03 Image reduction display processing system

Country Status (1)

Country Link
JP (1) JPS60163080A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297996A (en) * 1988-10-05 1990-04-10 Toshiba Corp Image data converting circuit
JPH02199584A (en) * 1989-01-30 1990-08-07 Nippon Telegr & Teleph Corp <Ntt> Method of image contraction
JPH0330072A (en) * 1989-06-19 1991-02-08 Internatl Business Mach Corp <Ibm> Method and system for forming reduced gray scale image
JPH05258067A (en) * 1991-12-23 1993-10-08 Internatl Business Mach Corp <Ibm> Method for converting compressed image into decompressed reduce level of gray level

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297996A (en) * 1988-10-05 1990-04-10 Toshiba Corp Image data converting circuit
JPH02199584A (en) * 1989-01-30 1990-08-07 Nippon Telegr & Teleph Corp <Ntt> Method of image contraction
JPH0330072A (en) * 1989-06-19 1991-02-08 Internatl Business Mach Corp <Ibm> Method and system for forming reduced gray scale image
JPH05258067A (en) * 1991-12-23 1993-10-08 Internatl Business Mach Corp <Ibm> Method for converting compressed image into decompressed reduce level of gray level

Similar Documents

Publication Publication Date Title
EP0487266B1 (en) Background picture display apparatus and external storage unit used therefor
EP0112832B1 (en) Digital image display system
CA1200630A (en) Smoothing circuit for display apparatus
JPS6025794B2 (en) color graphic display device
US4668947A (en) Method and apparatus for generating cursors for a raster graphic display
US4447882A (en) Method and apparatus for reducing graphic patterns
US5714974A (en) Dithering method and circuit using dithering matrix rotation
US4570161A (en) Raster scan digital display system
US4804948A (en) Video display control system
JPS60163080A (en) Image reduction display processing system
US4754966A (en) Circuit for forming objects in a video picture
EP0196733A3 (en) Method for displaying picture image data
JPS58129473A (en) Memory control system
JPS61162085A (en) Image display unit
JP3646839B2 (en) Digital oscilloscope
CN1122023A (en) An improved hardware XOR sprite for computer display systems
JPS61223894A (en) Contrast conversion control system
JPH01147960A (en) Image data compression display method
JPH0117310B2 (en)
JP3306060B2 (en) Image data processing device
JPH0497390A (en) Displaying device
JPS6155692A (en) Image reduction display unit
JPH01248189A (en) Cursor display control circuit
JPH03268075A (en) Display device
JPH04147190A (en) Display controller