JPS6016070A - Picture distortion correcting device - Google Patents
Picture distortion correcting deviceInfo
- Publication number
- JPS6016070A JPS6016070A JP12230083A JP12230083A JPS6016070A JP S6016070 A JPS6016070 A JP S6016070A JP 12230083 A JP12230083 A JP 12230083A JP 12230083 A JP12230083 A JP 12230083A JP S6016070 A JPS6016070 A JP S6016070A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- deflection coil
- series
- coil
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、陰極線管を用いたテレビジョン受像機に適用
される画像歪補正装置に関し、特に、映像信号の輝度レ
ベル変化に伴なう高圧変動に基因する画像歪を補正する
ためのものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an image distortion correction device applied to a television receiver using a cathode ray tube, and in particular, the present invention relates to an image distortion correction device applied to a television receiver using a cathode ray tube. This is for correcting image distortion caused by fluctuations.
では、上記陰極線管を駆動するための高圧発生系のフラ
イバックトランスの1次巻線を水平偏向系のチョークコ
イルとして利用するように高圧発生系と水平偏向系を一
体化することにより回路構成を簡略化した偏向回路が採
用されている。Now, we will configure the circuit by integrating the high voltage generation system and the horizontal deflection system so that the primary winding of the flyback transformer in the high voltage generation system for driving the cathode ray tube is used as a choke coil for the horizontal deflection system. A simplified deflection circuit is used.
この種のテレビジョン受像機においては、コントラスト
比の大きな画像の映像信号が供給されたときに、上記映
像信号の輝度レベルの急激な変化に伴なう高圧負荷電流
の増加により高圧発生系に高圧変動を生じ、この高圧変
動により水平偏向電流が変調されることによって、画像
歪を生ずることが知られている。上記高圧変動に基因す
る画像歪は、画面の左右に非対称に現われ、例えば、第
1図に実線にて示すように黒地に白のウィンド状の画像
の映像信号に対して第1図に破線にて示すように画面1
上に略台形状に現われる。In this type of television receiver, when a video signal of an image with a large contrast ratio is supplied, the high-voltage load current increases due to a sudden change in the brightness level of the video signal, causing the high-voltage generation system to receive high voltage. It is known that the horizontal deflection current is modulated by this high voltage fluctuation, resulting in image distortion. Image distortion caused by the above-mentioned high voltage fluctuations appears asymmetrically on the left and right sides of the screen. For example, for a video signal of a window-like image of white on a black background, as shown by the solid line in Fig. 1, the image distortion shown by the broken line in Fig. 1 Screen 1 as shown
It appears approximately trapezoidal at the top.
上記左右非対称の画像歪を補正するには、従来、フライ
バックトランスの3次巻線に得られるリトレー スハJ
L/スを積分することによりそのエンベロープのみを取
り出して、このエンベロープ信号を水平発振系のAFC
制御電圧に重畳する方法や高圧発生系のレギュレーショ
ンを改善する方法等が採用されていた。In order to correct the above-mentioned left-right asymmetric image distortion, conventionally, the retrace
By integrating L/s, only the envelope is taken out, and this envelope signal is applied to the horizontal oscillation system AFC.
Methods such as superimposing it on the control voltage and improving the regulation of the high voltage generation system were adopted.
しかし、上述の如き各種方法を採用した従来の画像歪補
正装置は、いずれも構成が複雑で装置全体の大型化、コ
スト高になってしまうという欠点があった。However, conventional image distortion correction apparatuses employing the various methods described above have the drawbacks of complicated configurations, resulting in increased size and cost of the apparatus as a whole.
そこで、本発明は、上述の如き従来の問題点に鑑み、極
めて簡単な構成で効果的に画像歪を補正し得るようにし
た画像歪補正装置を提供し、小型で性能の良いテレビジ
ョン受像機を実現可能にすることを目的とする。SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, the present invention provides an image distortion correction device that can effectively correct image distortion with an extremely simple configuration, and provides a compact and high-performance television receiver. The purpose is to make it possible.
本発明に係る画像歪補正装置は、上述の目的を達成する
ために、フライバックトランスの1次巻線を介して電源
入力端子に接続されたスイッチング素子と、このスイッ
チング素子に並列接続された共振コンデンサと、互いζ
こ直列接続され上記スイッチング素子に並列接続された
第1および第2のダンパーダイオードと、互い直列接続
され上記第1のダンパーダイオードに直列接続され上記
第2のダンパーダイオードに並列接続された第1の8字
補正コンデンサおよび偏向コイルと、上記第1のダンパ
ーダイオードに対して並列的で上記偏向コイルに対して
直列的に接続され上記第1の8次補正コンデンサよりも
小さな容量値の第2の8字補正コンデンサとを備えて成
るものである。In order to achieve the above-mentioned object, the image distortion correction device according to the present invention includes a switching element connected to a power input terminal via the primary winding of a flyback transformer, and a resonator connected in parallel to the switching element. capacitor and each other
first and second damper diodes connected in series and connected in parallel to the switching element; and a first damper diode connected in series to each other, connected in series to the first damper diode and in parallel to the second damper diode. a figure-eight correction capacitor and a deflection coil; a second figure-eight correction capacitor connected in parallel to the first damper diode and in series with the deflection coil and having a smaller capacitance value than the first eight-order correction capacitor; It is equipped with a character correction capacitor.
以下、本発明に係る画像歪補正装置の一実施例について
、図面に従い詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an image distortion correction device according to the present invention will be described in detail below with reference to the drawings.
第2図は、本発明の具体的な実施例の回路構成を示す回
路図である。FIG. 2 is a circuit diagram showing a circuit configuration of a specific embodiment of the present invention.
第2図において、11はスイッチング素子として用いら
れたトランジスタであり、この1−ランジスタ11は図
示しない水平発振回路からベースに供給される水平駆動
パルスに応じてスイッチング動作を行なうようになって
いる。上記スイッチング素子としてのトランジスタ11
は、そのコレクタが高圧発生用のフライバックトランス
30の1次巻線18を介して電源入力端子19に接続さ
れており、また、そのエミッタが接地されている。In FIG. 2, 11 is a transistor used as a switching element, and this 1-transistor 11 performs a switching operation in response to a horizontal drive pulse supplied to its base from a horizontal oscillation circuit (not shown). Transistor 11 as the switching element
The collector is connected to the power input terminal 19 via the primary winding 18 of the flyback transformer 30 for high voltage generation, and the emitter is grounded.
なお、上記電源入力端子19には、電源20が接続され
ている。Note that a power source 20 is connected to the power input terminal 19.
また、12はフライバックパルス用の共振コンデンサで
あり、この共振コンデンサ12は上記トランジスタ11
を用いたスイッチング素子に並列接続されている。すな
わち、上記トランジスタ11のコレクタは、上記共振コ
ンデンサ12を介して接地されている。Further, 12 is a resonant capacitor for flyback pulse, and this resonant capacitor 12 is connected to the transistor 11.
is connected in parallel to a switching element using That is, the collector of the transistor 11 is grounded via the resonant capacitor 12.
さらζこ、13および14は第1および第2のダンパー
ダイオードであり、この第1のダンパーダイオード13
はアノードが接地されまたカソードが上記第2のダンパ
ーダイオード14のアノードに接続され、さらに、上記
第2のダンパーダイオード14はカソードが上記トラン
ジスタ11のコレクタに接続されている。すなわち、上
記各ダンパーダイオード13.14は、互いに直列接続
され上記トランジスタ11すなわちスイッチング素子に
並列接続されている。Further, 13 and 14 are first and second damper diodes, and this first damper diode 13
has an anode grounded, a cathode connected to the anode of the second damper diode 14, and a cathode of the second damper diode 14 connected to the collector of the transistor 11. That is, the damper diodes 13 and 14 are connected in series with each other and in parallel with the transistor 11, that is, the switching element.
そして、15および16は第1および第2の8字補正コ
ンデンサであり、また17は水平偏向コイルである。上
記第1の8字補正コンデンサ15は、その一端が上記谷
ダンパーダイオード13゜14の接続中点に接続され、
また、その他端が上記水平偏向コイル17を介して上記
第2のダンパーダイオード14のカソードに接続されて
いる。15 and 16 are first and second figure-of-eight correction capacitors, and 17 is a horizontal deflection coil. The first figure-8 correction capacitor 15 has one end connected to the connection midpoint of the valley damper diode 13°14,
Further, the other end is connected to the cathode of the second damper diode 14 via the horizontal deflection coil 17.
すなわち、上記第1の8字補正コンデンサ15および水
平偏向コイル17は、互いに直列接続されており、上記
第1のダンパーダイオード13に直列接続されていると
ともに上記第2のダンパーダイオード14に並列接続さ
れている。さらζこ、上記第1の8字補正コンデンサ1
5と水平偏向コイル17との接続中点は、上記第2の8
字補正コンデンサ16を介して接地されている。すなわ
ち、上記第2の8字補正コンデンサ16は、上記第1の
ダンパーダイオード13に対して並列的に接続され、上
記水平偏向コイル17に対して直列的に接続されている
。That is, the first figure-8 correction capacitor 15 and the horizontal deflection coil 17 are connected in series with each other, and are connected in series with the first damper diode 13 and in parallel with the second damper diode 14. ing. Furthermore, the above-mentioned first 8-figure correction capacitor 1
5 and the horizontal deflection coil 17 is the second 8
It is grounded via a character correction capacitor 16. That is, the second figure-8 correction capacitor 16 is connected in parallel to the first damper diode 13 and in series to the horizontal deflection coil 17.
上述の如き構成の実施例では、水平駆動パルスに応じた
トランジスタ11のスイツチンク動作により第3図人な
いし第3図りの各等価回路に示す如き6閉ループに電流
が流れ、上記フライバックトランス30の1次巻線18
をチョークコイルとして上記水平偏向コイル17に偏向
電流を流すことによって、図示しない陰極線管における
電子ビームの水平走査を行なうようになっている。In the embodiment with the above-described configuration, current flows through six closed loops as shown in the equivalent circuits of FIGS. Next winding 18
By passing a deflection current through the horizontal deflection coil 17, which is used as a choke coil, the electron beam is horizontally scanned in a cathode ray tube (not shown).
ここで、第3図人の等価回路はこの実施例における水平
走査の後半の動作状態を、第3図Bは同じくフライバッ
ク期間の前半の動作状態を、第3図Cは同じくフライバ
ック期間の後半の動作状態を、さらに第3図りは同じく
水平走査の前半の動作状態を、それぞれ示している。Here, the human equivalent circuit in FIG. 3 shows the operating state in the second half of the horizontal scan in this embodiment, FIG. 3B shows the operating state in the first half of the flyback period, and FIG. 3C shows the operating state in the first half of the flyback period. The second half of the operation is shown, and the third diagram also shows the first half of the horizontal scan.
すなわち、この実施例において、水平走査の後半期間は
、水平駆動パルスによって上記トランジスタ11がオン
動作状態になっており、後述する水平走査の前半期間中
に第1の8字補正コンデンサ15に充電された電荷が第
3図人に示すように水平偏向コイル17、上記トランジ
スタ11および上記第1の8字補正コンデンサ15を含
んだ閉ループを通じて放電され、この放電電流が上記水
平偏向コイル17に偏向電流として流されるとともに、
電源20、フライバックトランス30の1次巻線18お
よび上記トランジスタ11を含んだ閉ループを通じて上
記1次巻線18に上記電源20から駆動電流が流される
。この水平走査の後半期間中に上記水平偏向コイル17
およびフライバックトランス30の1次巻線18に流さ
れる各電流は、時間とともに略直線的に増加する。また
、上記l・ランジスタ11は、水平走査の終了時点でオ
フ動作状態となる。That is, in this embodiment, during the second half of the horizontal scan, the transistor 11 is turned on by the horizontal drive pulse, and the first figure-8 correction capacitor 15 is charged during the first half of the horizontal scan, which will be described later. As shown in FIG. 3, the electric charge is discharged through a closed loop including the horizontal deflection coil 17, the transistor 11, and the first figure-eight correction capacitor 15, and this discharge current is applied to the horizontal deflection coil 17 as a deflection current. As I was washed away,
A drive current is supplied from the power source 20 to the primary winding 18 through a closed loop including the power source 20, the primary winding 18 of the flyback transformer 30, and the transistor 11. During the second half of this horizontal scanning, the horizontal deflection coil 17
Each current flowing through the primary winding 18 of the flyback transformer 30 increases approximately linearly with time. Further, the l transistor 11 is turned off at the end of horizontal scanning.
上記水平偏向コイル17およびフライバックトランス3
0の1次巻線18に流れる各電流は、上記トランジスタ
11がオフ動作状態になっても直ちに零にはならず、上
記水平偏向コイル17および1次巻線18の各電磁エネ
ルギーによって持続される。The horizontal deflection coil 17 and flyback transformer 3
The current flowing through the primary winding 18 of zero does not immediately become zero even when the transistor 11 is turned off, but is sustained by the electromagnetic energy of the horizontal deflection coil 17 and the primary winding 18. .
そして、上記トランジスタ11がオフ状態になった直後
のフライバック期間前半では、第3図Bに示すように、
上記水平偏向コイル17、共振コンデンサ12、第1の
ダンパーダイオード13および第1の8字補正コンデン
サ15を含む閉ループと、上記フライバックトランス3
0の1次巻線18、共振コンデンサ12および電源20
を含む閉ループとを通じて、上記共振コンデンサ12に
充電電流が流れ、該共振コンデンサ12が充電される。In the first half of the flyback period immediately after the transistor 11 is turned off, as shown in FIG. 3B,
A closed loop including the horizontal deflection coil 17, the resonant capacitor 12, the first damper diode 13, and the first figure-of-eight correction capacitor 15, and the flyback transformer 3.
0 primary winding 18, resonant capacitor 12 and power supply 20
A charging current flows through the resonant capacitor 12 through the closed loop including the resonant capacitor 12, and the resonant capacitor 12 is charged.
ここで、上記共振コンデンサ12には、上記水平偏向コ
イル17および1次巻線18との共振によって、高電圧
が充電される。Here, the resonance capacitor 12 is charged with a high voltage due to resonance with the horizontal deflection coil 17 and the primary winding 18.
上記共振コンデンサ12の充電電流が零になると、該共
振コンデンサ12ζこ充電された電荷の放電が始まる。When the charging current of the resonant capacitor 12 becomes zero, the charges charged in the resonant capacitor 12ζ begin to be discharged.
このフライバック期間の後半の動作では、第3図Cζこ
示すように、上記共振コンデンサ12、水平偏向コイル
17および第2の8字補正コンデンサ16を含んだ閉ル
ープを通じて上記共振コンデンサ12の放電電流が流れ
るとともに、上記共振コンデンサ12、フライバックト
ランス30の1次巻線18および電源20を含んだ閉ル
ープに上記共振コンデンサ12の放電電流が流れる。す
なわち、上述のフライバック期間前半に共相当する放電
電流が、このフライバック期間後半に上記2つの閉ルー
プを通じて上記水平偏向コイル17に流れる電流IHD
Yとフライバックトランス30の1次巻線18に流れる
電流IFBlとに分けられるようになっている。そして
、上記第2の8字補正コンデンサ16は、このフライバ
ック期間後半に上記水平偏向コイル17に流れる電流■
HDYによって充電される。また、上記共振コンデンサ
12に蓄えられていた電荷が上記フライバック期間後半
に放電されその放電電圧が低下すると第2のダンパーダ
イオード14がオン動作状態になる。In the operation in the second half of this flyback period, as shown in FIG. At the same time, the discharge current of the resonant capacitor 12 flows in a closed loop including the resonant capacitor 12, the primary winding 18 of the flyback transformer 30, and the power supply 20. That is, the discharge current corresponding to the first half of the flyback period described above is the current IHD flowing through the two closed loops to the horizontal deflection coil 17 during the second half of the flyback period.
Y and a current IFBl flowing through the primary winding 18 of the flyback transformer 30. Then, the second figure-8 correction capacitor 16 controls the current flowing through the horizontal deflection coil 17 in the second half of this flyback period.
Charged by HDY. Furthermore, when the charges stored in the resonant capacitor 12 are discharged in the second half of the flyback period and the discharge voltage decreases, the second damper diode 14 is turned on.
上記第2のダンパーダイオード14がオン動作状態にな
った水平走査の前半期間では、第3図Dに示すように、
上記第2のダンパーダイオード14、水平偏向コイル1
7および第1の8字補正コンデンサ15を含んだ閉ルー
プに、上記水平偏向コイル17の電磁エネルギーによる
電流が流れる。In the first half period of horizontal scanning when the second damper diode 14 is in the ON state, as shown in FIG. 3D,
The second damper diode 14 and the horizontal deflection coil 1
A current due to the electromagnetic energy of the horizontal deflection coil 17 flows through a closed loop including the capacitor 7 and the first figure 8 correction capacitor 15 .
そして、上記第1の8字補正コンデンサ15は、この水
平走査の前半期間に上記水平偏向コイル17に流れる電
流によって充電される。The first figure-8 correction capacitor 15 is charged by the current flowing through the horizontal deflection coil 17 during the first half period of this horizontal scanning.
上述の如く第3図Aないし第3図りの各等価回路に示し
た動作により水平走査を行なうようにしたこの実施例に
おいて、図示しない陰極線管の輝度変化すなわち映像信
号の輝度変化によって、フライバックトランス30に高
圧負荷変動を生じた場合には、例えば負荷が重くなって
上述のフライバック期間後半にフライバックトランス3
0の1次巻線18に流れる電流IFIIIが増大すると
、この電流IFBIが増加した分だけ水平偏向コイル1
7に流れる電流I Hn yが減少することになる。そ
して、上記フライバック期間後半に水平偏向コイル17
に流れる電流I Ho yが減少すれば、次の水平走査
の前半に上記水平偏向コイル17に流れる電流も減少し
、第1の8字補正コンデンサ15に蓄えられる電荷も減
少する。In this embodiment, in which horizontal scanning is performed by the operations shown in the equivalent circuits of FIGS. 3A to 3 as described above, the flyback transformer is If a high voltage load fluctuation occurs in the flyback transformer 30, for example, the load becomes heavy and the flyback transformer 3
When the current IFIII flowing through the primary winding 18 of 0 increases, the horizontal deflection coil 1 increases by the amount that this current IFBI increases.
The current I Hn y flowing through 7 will decrease. Then, in the latter half of the flyback period, the horizontal deflection coil 17
When the current I Ho y flowing through the horizontal deflection coil 17 decreases, the current flowing through the horizontal deflection coil 17 during the first half of the next horizontal scan also decreases, and the charge stored in the first figure-8 correction capacitor 15 also decreases.
従って、上記陰極線管における輝度増加によって高圧出
力が低下し画面上の画像中が増大するような画像歪が生
じた場合に、上記水平偏向コイル17に流す電流を減少
させ画像の巾を減少させることができ、映像信号の輝度
レベル変動に伴なう高圧変動ζこ基因する画像歪を確実
に補正することができる。Therefore, when the high voltage output decreases due to the increase in brightness in the cathode ray tube and image distortion occurs such that the image on the screen increases, the current flowing through the horizontal deflection coil 17 can be reduced to reduce the width of the image. This makes it possible to reliably correct image distortion caused by high voltage fluctuations ζ accompanying changes in the brightness level of the video signal.
ここで、上記第2の8字補正コンデンサ16は、上述の
如く高圧負荷変動に応じて変化する偏向電流をフライバ
ック期間後半に上記水平偏向コイル17に流すために上
記水平偏向コイル17と直列接続されているのであるが
、第4図に示すように上記第1の8字補正コンデンサ1
5を介して上記水平偏向コイル17と直列接続するよう
にしても上述の実施例と同様な補正を行なうことができ
る。Here, the second figure-of-eight correction capacitor 16 is connected in series with the horizontal deflection coil 17 in order to cause the deflection current that changes according to high voltage load fluctuations to flow through the horizontal deflection coil 17 in the latter half of the flyback period. However, as shown in FIG.
Even if it is connected in series with the horizontal deflection coil 17 via the coil 5, the same correction as in the above embodiment can be performed.
また、上記第2の8字補正コンデンサ16の容量は、上
記第1の8字補正コンデンサ15の容量に好な補正を行
なうことができた。Further, the capacitance of the second figure-8 correction capacitor 16 was able to make a good correction to the capacitance of the first figure-8 correction capacitor 15.
上述の実施例の説明からも明らかなように、本発明によ
れば画面の左右に非対称に現われる高圧変動に基因する
画像歪を補正する際に、従来のフライバックトランスの
3次巻線より得られるリトレースパルスを利用する方法
とは異なり、極めて簡単な回路構成で効果的に補正でき
るので、小型で性能の良いテレビジョン受像機を得るこ
とができ、所期の目的を十分達成できる。As is clear from the description of the embodiments described above, according to the present invention, when correcting image distortion caused by high voltage fluctuations that appear asymmetrically on the left and right sides of the screen, it is possible to obtain advantages over the tertiary winding of the conventional flyback transformer. Unlike the method using retrace pulses, this method allows effective correction with an extremely simple circuit configuration, making it possible to obtain a compact and high-performance television receiver, which satisfactorily achieves the intended purpose.
第1図は高圧変動に基因する画像歪の一例を示す模式図
、第2図は本発明の具体的な実施例の回路構成を示す回
路図、第3図Aは上記実施例における水平走査の後半の
動作状態を示す等価回路図、第3図Bは同じくフライバ
ック期間の前半の動作状態を示す等価回路図、第3図C
は同じくフライバック期間の後半の動作状態を示す等価
回路図、第3図りは同じく水平走査の前半の動作状態を
示す等価回路図、第4図は本発明の別の実施例の回13
−
路構成を示す回路図である。
11・・・・・・・・・ トランジスタ12・・・・・
・・・・共振コンデンサ13.14・・・・・・ダンパ
ーダイオード15.16・・・・・・8字補正コンデン
サ17・・・・・・・・・水平偏向コイル1B・・・・
・・・・・フライバックトランスの1次巻線19・・・
・・・・・・電源入力端子
20・・・・・・・・・電源
30・・・・・・・・・フライバックトランス特許出願
人 ソニー株式会社
代理人 弁理士 小 池 晃
同 1) 村 榮 −
rQrQ
銖 昧
、((
00
区 区
「0 「0
法 昧
区 区
−〜
櫟 味
391−
区
ぐ
昧FIG. 1 is a schematic diagram showing an example of image distortion caused by high voltage fluctuations, FIG. 2 is a circuit diagram showing the circuit configuration of a specific embodiment of the present invention, and FIG. 3A is a diagram showing the horizontal scanning in the above embodiment. An equivalent circuit diagram showing the operating state in the second half, FIG. 3B, is an equivalent circuit diagram showing the operating state in the first half of the flyback period, FIG. 3C.
1 is an equivalent circuit diagram showing the operating state in the second half of the flyback period, the third diagram is an equivalent circuit diagram showing the operating state in the first half of horizontal scanning, and FIG. 4 is an equivalent circuit diagram showing the operating state in the first half of the horizontal scanning period.
− It is a circuit diagram showing the circuit configuration. 11...... Transistor 12...
... Resonance capacitor 13.14 ... Damper diode 15.16 ... Figure 8 correction capacitor 17 ... Horizontal deflection coil 1B ...
...Flyback transformer primary winding 19...
......Power input terminal 20......Power supply 30...Flyback transformer patent applicant Sony Corporation representative Patent attorney Kodo Koike 1) Mura榮 - rQrQ 閖 連, (( 00 区 区 `` 0 " 0 法 連 G G G - ~ 柟 taste 391 - く Guma
Claims (1)
に接続されたスイッチング素子と、このスイッチング素
子に並列接続された共振コンデンサと、互いに直列接続
された上記スイッチング素子に並列接続された第1およ
び第2のダンパーダイオードと、互い直列接続され上記
第1のダンパーダイオードに直列接続され上記第2のダ
ンパーダイオードに並列接続された第1の8字補正コン
デンサおよび偏向コイルと、上記第1のダンパーダイオ
ードに対して並列的で上記偏向コイルに対して直列的に
接続され上記第1の8字補正コンデンサよりも小さな容
量値の第2の8字補正コンデンサとを備えて成る画像歪
補正装置。A switching element connected to the power input terminal via the primary winding of the flyback transformer, a resonant capacitor connected in parallel to this switching element, and a first and second resonant capacitor connected in parallel to the switching elements connected in series with each other. a second damper diode, a first figure-eight correction capacitor and a deflection coil connected in series with each other, connected in series with the first damper diode and in parallel with the second damper diode, and the first damper diode. and a second figure-eight correction capacitor connected in parallel to the deflection coil and in series with the deflection coil and having a smaller capacitance value than the first figure-eight correction capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12230083A JPS6016070A (en) | 1983-07-07 | 1983-07-07 | Picture distortion correcting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12230083A JPS6016070A (en) | 1983-07-07 | 1983-07-07 | Picture distortion correcting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6016070A true JPS6016070A (en) | 1985-01-26 |
Family
ID=14832538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12230083A Pending JPS6016070A (en) | 1983-07-07 | 1983-07-07 | Picture distortion correcting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6016070A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2603442A1 (en) * | 1986-09-02 | 1988-03-04 | Radiotechnique Ind & Comm | LINE SCANNING CIRCUIT WITH DYNAMIC CORRECTION OF S |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5830279A (en) * | 1981-08-18 | 1983-02-22 | Matsushita Electric Ind Co Ltd | Correcting device for picture distortion |
JPS6016069A (en) * | 1983-07-06 | 1985-01-26 | Victor Co Of Japan Ltd | Sawtooth wave deflection current generating circuit |
-
1983
- 1983-07-07 JP JP12230083A patent/JPS6016070A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5830279A (en) * | 1981-08-18 | 1983-02-22 | Matsushita Electric Ind Co Ltd | Correcting device for picture distortion |
JPS6016069A (en) * | 1983-07-06 | 1985-01-26 | Victor Co Of Japan Ltd | Sawtooth wave deflection current generating circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2603442A1 (en) * | 1986-09-02 | 1988-03-04 | Radiotechnique Ind & Comm | LINE SCANNING CIRCUIT WITH DYNAMIC CORRECTION OF S |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2556305B2 (en) | Deflection circuit | |
JPS5813652Y2 (en) | Kouatsu Hatsusei Cairo | |
US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
JP2845879B2 (en) | Video equipment | |
CA1094225A (en) | Pincushion correction circuit | |
US3914650A (en) | Television display apparatus provided with a circuit arrangement for generating a sawtooth current through a line deflection coil | |
JP2519732B2 (en) | Horizontal output circuit | |
US4935675A (en) | Horizontal output circuit | |
US5466993A (en) | Deflection apparatus for raster scanned CRT displays | |
JPS6016070A (en) | Picture distortion correcting device | |
US3814982A (en) | Side pincushion distortion correction circuitry | |
US5043638A (en) | Dynamic focus adjusting voltage generating circuit | |
JP2836814B2 (en) | Deflection device | |
JP3056490B2 (en) | Deflection device | |
US3980927A (en) | Deflection circuit | |
JP3082423B2 (en) | Horizontal deflection current control circuit, horizontal deflection circuit including the same, high voltage / horizontal deflection integrated circuit, and pincushion distortion correction circuit | |
JP3203158B2 (en) | Display device | |
JP3832090B2 (en) | Horizontal deflection circuit | |
CN1069378A (en) | Slow turn-on in deflection circuit | |
JP2519733B2 (en) | Horizontal output circuit | |
JP2773323B2 (en) | Dynamic focus voltage generation circuit | |
GB2098424A (en) | Horizontal driver and linearity circuit | |
JP2847751B2 (en) | Flyback pulse width switching circuit in diode modulation correction circuit | |
KR800000115B1 (en) | Defection circuit | |
JPS6025177Y2 (en) | television receiver |