JPS60138624A - Controller having battery backed-up ram - Google Patents

Controller having battery backed-up ram

Info

Publication number
JPS60138624A
JPS60138624A JP58244454A JP24445483A JPS60138624A JP S60138624 A JPS60138624 A JP S60138624A JP 58244454 A JP58244454 A JP 58244454A JP 24445483 A JP24445483 A JP 24445483A JP S60138624 A JPS60138624 A JP S60138624A
Authority
JP
Japan
Prior art keywords
voltage
ram
main power
battery
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58244454A
Other languages
Japanese (ja)
Inventor
Yukio Nakase
中瀬 幸雄
Mitsuhiro Hamaguchi
浜口 光洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Electric Equipment Corp
Toshiba Denzai KK
Original Assignee
Toshiba Electric Equipment Corp
Toshiba Denzai KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Electric Equipment Corp, Toshiba Denzai KK filed Critical Toshiba Electric Equipment Corp
Priority to JP58244454A priority Critical patent/JPS60138624A/en
Publication of JPS60138624A publication Critical patent/JPS60138624A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To avoid a faulty output generated by the uncertain data in a RAM by checking the back-up voltage of the RAM when a main power supply is applied and producing a voltage reducing signal when the back-up voltage is lower than a prescribed level. CONSTITUTION:When a main power supply is applied, a control part 21 first drives a relay 25 for a fixed period of time to open a relay contact 26 and meanwhile checks the output of a voltage detecting circuit 23. In this case, the voltage applied to terminals (a) and (b) from a battery 1 and the circuit 23 produces a voltage reducing signal. Then the part 21 processes an error in response to the voltage reducing signal. For this purpose, the entire area of a RAM22, for example, is cleared to avoid the output of the wrong data or signals. While an original action is carried out when the circuit 23 produces no voltage reducing signal.

Description

【発明の詳細な説明】 (発明の分野) 本発明は、バッテリバックアップしたRAMを有する制
御装置に関し、特にRAMバックアップ用電池の電圧が
低下またはオフした時におけるフェールセーフを図った
制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of the Invention) The present invention relates to a control device having a battery-backed RAM, and more particularly to a control device that is fail-safe when the voltage of a RAM backup battery drops or is turned off.

(発明の背景) 例えば、省電力照明制御装置においては、メモリに格納
されている照明パターンデータに基づいて各照明をパタ
ーン制御する。また、マイクロプロセッサ等の中央処理
装置(CPU)を用いた機器においては、CPUの制御
プログラムや動作上必要な各種のデータをメモリに記憶
させるとともに適宜読み出して用いる。このようなメモ
リとしては、RAM (ランダムアクセスメモリ)およ
びROM<リードオンリメモリ)がある。RAMはデー
タの書込および読出を自由に行なうことができる反面、
電源断時は、格納されたデータは破壊(揮発)してしま
う。一方、ROMは電源断時もその内容は保持されるが
、データの書込や書換が困難ないしは不可能である。そ
こで、データの書込や書換と電源断時のデータ保持との
双方の要求を満足するものとしてバッテリからなる副電
源でバックアップしたRAMが用いられる。
(Background of the Invention) For example, in a power-saving lighting control device, each lighting is pattern-controlled based on lighting pattern data stored in a memory. Furthermore, in devices using a central processing unit (CPU) such as a microprocessor, control programs for the CPU and various data necessary for operation are stored in memory and read out and used as appropriate. Such memories include RAM (random access memory) and ROM (read only memory). While RAM allows data to be written and read freely,
When the power is turned off, the stored data will be destroyed (volatile). On the other hand, although the ROM retains its contents even when the power is turned off, it is difficult or impossible to write or rewrite data. Therefore, a RAM backed up by an auxiliary power source consisting of a battery is used as one that satisfies both the requirements for writing and rewriting data and for retaining data when the power is turned off.

ところで、このようなバッテリバックアップしたRAM
は、電池が所定電圧以下に低下したり、または電池もし
くは電池・RAM間のコネクタを抜いた状態で装置の主
電源をオフしたりすると、内容が破壊されて次に主電源
をオンしたときは内容が不定となってしまうため、上記
照明制御装置においては照明パターンが滅茶苦茶になり
、また上記CPLJを用いた機器においてはプログラム
が暴走して動作しなかったり、異常動作を行なったりす
るという不都合があった。
By the way, such battery-backed RAM
If the battery drops below the specified voltage, or if the main power of the device is turned off while the battery or the connector between the battery and RAM is disconnected, the contents will be destroyed and the next time the main power is turned on, Because the contents become undefined, the lighting pattern in the lighting control device described above becomes chaotic, and in the equipment using the CPLJ described above, the program may run out of control and may not operate or perform abnormal operations. There was an inconvenience.

(発明の目的) 本発明の目的は、上述の従来形における問題点に鑑み、
バッテリバックアップしたRAMを有する制御装置にお
いて、装置主電源の投入と同時にRAMバックアップ電
圧を検査して該電圧が低下または断しているときは装置
の誤動作を防止するだめの検知信号を得るという構想に
基づき、RAMバックアップ電圧不良に対するフェール
セーフ機能を付与することにある。
(Object of the invention) The object of the present invention is to solve the problems of the conventional type described above.
In a control device that has a battery-backed RAM, the idea is to check the RAM backup voltage at the same time as the device's main power is turned on, and to obtain a detection signal to prevent device malfunction when the voltage drops or is cut off. Based on this, the object is to provide a fail-safe function against RAM backup voltage failure.

(発明の構成) 上記目的を達成するため本発明では、主電源と、電池と
、主電源オフ時は該電池によりバックアップされるRA
Mとを有し、主電源オン時は該RAMに格納されたデー
タに基づいて制御出力を発生する制御装置において、主
電源投入時に前記RAMのバックアップ電圧を検査し該
電圧が所定値以下であれば電圧低下信号を発生する電圧
検出回路を設けたことを特徴とする。
(Structure of the Invention) In order to achieve the above object, the present invention includes a main power source, a battery, and an RA backed up by the battery when the main power source is turned off.
M, which generates a control output based on the data stored in the RAM when the main power is turned on; For example, it is characterized in that it is provided with a voltage detection circuit that generates a voltage drop signal.

(実施例の説明) 以下、図面を用いて本発明の詳細な説明する。(Explanation of Examples) Hereinafter, the present invention will be explained in detail using the drawings.

添附図は、本発明の1実施例に係る制御装置のブロック
構成を示す。同図において、1は電池で、制御装置2の
バックアップ電圧入力端子aおよびbに図示しないコネ
クタにより接続されている。
The accompanying drawing shows a block configuration of a control device according to an embodiment of the present invention. In the figure, 1 is a battery, which is connected to backup voltage input terminals a and b of a control device 2 by a connector (not shown).

制御装置2は、CPU等で構成される制御部21、RA
M22および本発明の特徴とする電圧検出回路23等を
具備している。
The control device 2 includes a control section 21 composed of a CPU, etc., and an RA.
M22 and a voltage detection circuit 23, which is a feature of the present invention, are provided.

制御部21は、主電源のオン時、RAM22からデータ
例えば照明パターンデータを読み出して負荷である各照
明をパターン制御したり図示しないキーボード等からの
入力データによりRAM22にデータを書き込んだりす
る。
When the main power is turned on, the control unit 21 reads data, for example, lighting pattern data, from the RAM 22 to pattern-control each lighting device that is a load, and writes data into the RAM 22 based on input data from a keyboard (not shown) or the like.

RAM22は、主電源のオン時は主電源から供給される
電圧により動作するとともに、主電源のオフ時は電池1
から供給されるバックアップ電圧により主電源オン時に
書き込まれたデータを保持する。
The RAM 22 operates on the voltage supplied from the main power supply when the main power supply is on, and operates on the battery 1 when the main power supply is off.
Data written when the main power is turned on is retained by the backup voltage supplied from the main power supply.

電圧検出回路23は、比較器24を備え、主電源を分圧
して得られる基準電圧と上記端子a、b間電圧電圧わち
バックアップ電圧とを比較器24で比較して上記l\ラ
ックップ電圧が基準電圧より低いとき電圧低下信号を発
生する。
The voltage detection circuit 23 includes a comparator 24, which compares the reference voltage obtained by dividing the main power supply with the voltage between the terminals a and b, that is, the backup voltage, and determines the l\rackup voltage. Generates a voltage drop signal when the voltage is lower than the reference voltage.

次に、この制御装置の動作を説明する。Next, the operation of this control device will be explained.

この装置において、主電源が投入されると、制御部21
は、先ず、リレー25を一定時間駆動してリレー接点2
6を開放し、この間、電圧検出回路23の出力を検査す
る。そして、もし、このとき電池1から端子a、bに印
加される電圧が前記基準電圧より低く、電圧検出回路2
3が電圧低下信号を発生すれば、制御部21は、この電
圧低下信号に応動してエラー処理を行なう。このエラー
処理としては、例えばRAM22の全領域をクリアして
出鱈目なデータや信号が出力されないようにする。また
、電圧検出回路23が電圧低下信号を発生しなかったと
きは本来の動作例えば照明パターン制御を行なう。
In this device, when the main power is turned on, the control unit 21
First, the relay 25 is driven for a certain period of time to close the relay contact 2.
6 is opened, and during this time, the output of the voltage detection circuit 23 is inspected. If the voltage applied from the battery 1 to the terminals a and b at this time is lower than the reference voltage, the voltage detection circuit 2
3 generates a voltage drop signal, the control unit 21 performs error processing in response to this voltage drop signal. As this error processing, for example, the entire area of the RAM 22 is cleared to prevent erroneous data or signals from being output. Further, when the voltage detection circuit 23 does not generate a voltage drop signal, the original operation, such as illumination pattern control, is performed.

なお、上述においては、主電源、投入直後の一定時間リ
レー接点26を開放してから端子a、b間電圧電圧査し
ているが、これは、この制御]波装置が主電源オン時は
電池1をダイオード21および充電電流制限抵抗28を
介してフローティング充電するようにしているため、そ
のままでは主電源がオンしたとき抵抗28を介して端子
a、b間に主電源電圧が印加されてしまい、本来のバッ
クアップ電圧を検査することにならないからである。
In the above description, the relay contact 26 is opened for a certain period of time immediately after the main power is turned on, and then the voltage between terminals a and b is checked. 1 is floatingly charged via the diode 21 and the charging current limiting resistor 28, so if the main power supply is turned on, the main power supply voltage will be applied between the terminals a and b via the resistor 28. This is because the original backup voltage will not be tested.

(発明の効果) このように本発明によると、主電源投入時に先ずRAM
のバックアップ電圧を検査してRAMのバッテリバック
アップが正常に行なわれたか否かを判断することができ
るので、もし、RAMのバッテリバックアップが失敗し
ていれば、適宜対処できるため、RAMのバッテリバッ
クアップを失敗した場合にRAM内の不確かなデータを
用いることによる異常な出力が発生させないようにする
ことができる。
(Effects of the Invention) According to the present invention, when the main power is turned on, the RAM is first
It is possible to determine whether RAM battery backup was performed normally by checking the backup voltage of In the event of failure, it is possible to prevent abnormal output from occurring due to the use of uncertain data in the RAM.

なお、本発明は上述の実施例に限定されるものではなく
、本発明の思想を逸脱しない範囲で適宜変形して実施す
ることができる。例えば上記実施例においては、バッテ
リバックアップしたRAMを照明パターン等の制御デー
タ格納用として用いているが、CPUの制御プログラム
を格納してもよい。この場合、バックアップ電圧低下を
検出したときはCPUをリセットして動作を停止させ、
異常な出力を発生させないようにするのが好ましい。ま
た、上述においては、RAMバックアップ用の電池をフ
ローティングしているが、充電不可能な乾電池等を用い
ることもできる。このように電池を充電しない場合は、
上記リレー25.26は不要である。また、上述におけ
るリレー接点26は、ダイオード28と直列に挿入して
もよく、また、トランスファー接点を用いて共通接点を
端子aに、常閉接点を抵抗28に、常閉接点を電圧検出
回路23の検出電圧入力端子に接続してもよい。
It should be noted that the present invention is not limited to the above-described embodiments, and can be implemented with appropriate modifications without departing from the spirit of the present invention. For example, in the above embodiment, a battery-backed RAM is used to store control data such as lighting patterns, but a CPU control program may also be stored therein. In this case, when a drop in backup voltage is detected, the CPU is reset and stops operating.
It is preferable to prevent abnormal output from occurring. Further, in the above description, the RAM backup battery is floating, but a non-rechargeable dry battery or the like may also be used. If you do not charge the battery in this way,
The relays 25, 26 mentioned above are unnecessary. Further, the relay contact 26 described above may be inserted in series with the diode 28, or a transfer contact may be used to connect the common contact to the terminal a, the normally closed contact to the resistor 28, and the normally closed contact to the voltage detection circuit 23. It may be connected to the detection voltage input terminal of

【図面の簡単な説明】[Brief explanation of the drawing]

添附図は本発明の1実施例に係る制御装置のブロック構
成図である。 1・・・電池、 2・・・制御装置、 21・・・制御部、22・・・RAM123・・・電圧
検出回路、a、b・・・バックアップ電圧入力端子。 特許出願人 東芝電材株式会社 代理人 弁理士 伊東辰雄 代理人 弁理士 伊東哲也
The accompanying drawing is a block diagram of a control device according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Battery, 2... Control device, 21... Control part, 22... RAM123... Voltage detection circuit, a, b... Backup voltage input terminal. Patent Applicant Toshiba Electric Materials Corporation Agent Patent Attorney Tatsuo Ito Attorney Patent Attorney Tetsuya Ito

Claims (1)

【特許請求の範囲】 1、主電源と、電池と、主電源オフ時は該電池によりバ
ックアップされるRAMとを有し、主電源オン時は該R
AMに格納されたデータに基づいて制御出力を発生する
制御装置において、主電源投入時に前記RAMのバック
アップ電圧を検査し該電圧が所定値以下であれば電圧低
下信号を発生する電圧検出回路を設けたことを特徴とす
る制御装置。 2、前記電圧低下信号が発生したときは前記RAMをオ
ールクリアする特許請求の範囲第1項記載の制御装置。 3、前記RAMに格納されたデータをプログラムとして
動作するCPLIを有し、前記電圧低下信号により該C
PUを特徴とする特許請求の範囲第1項記載の制御装置
[Claims] 1. It has a main power source, a battery, and a RAM that is backed up by the battery when the main power source is turned off, and the RAM is backed up by the battery when the main power source is turned off.
A control device that generates a control output based on data stored in an AM is provided with a voltage detection circuit that inspects the backup voltage of the RAM when the main power is turned on and generates a voltage drop signal if the voltage is below a predetermined value. A control device characterized by: 2. The control device according to claim 1, wherein the RAM is all cleared when the voltage drop signal is generated. 3. It has a CPLI that operates using the data stored in the RAM as a program, and the voltage drop signal causes the CPLI to operate as a program.
The control device according to claim 1, characterized by a PU.
JP58244454A 1983-12-27 1983-12-27 Controller having battery backed-up ram Pending JPS60138624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58244454A JPS60138624A (en) 1983-12-27 1983-12-27 Controller having battery backed-up ram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58244454A JPS60138624A (en) 1983-12-27 1983-12-27 Controller having battery backed-up ram

Publications (1)

Publication Number Publication Date
JPS60138624A true JPS60138624A (en) 1985-07-23

Family

ID=17118890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58244454A Pending JPS60138624A (en) 1983-12-27 1983-12-27 Controller having battery backed-up ram

Country Status (1)

Country Link
JP (1) JPS60138624A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053110U (en) * 1991-03-04 1993-01-19 バリラ ジー. イー アール. エフ. エル エル アイ ソシエタ ペル アチオニ A container for packaging food such as pasta

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053110U (en) * 1991-03-04 1993-01-19 バリラ ジー. イー アール. エフ. エル エル アイ ソシエタ ペル アチオニ A container for packaging food such as pasta

Similar Documents

Publication Publication Date Title
EP0342846B1 (en) Data protection system in a data processing system
US6081892A (en) Initial program load
JPS6159531A (en) Microprogram loader
JPS60138624A (en) Controller having battery backed-up ram
JPH0822422A (en) Memory device
JPS6289153A (en) Storage device
JPH0724917Y2 (en) Backup power supply circuit
JP2504502B2 (en) Integrated circuit card
JPH06250866A (en) Memory control device
JPS6128124B2 (en)
JPH05233474A (en) Storage contents protection system
JPH06103480B2 (en) Blackout processor
JPS61285559A (en) Battery back-up device
JPS6259400B2 (en)
KR0125579Y1 (en) Memory battery backup circuits
JPS62154082A (en) Portable electronic appliance
JPS63305444A (en) Storage device
JPS59223816A (en) Data recorder
JPS6326748A (en) Method for deciding abnormality of memory
JPH0120775B2 (en)
JPS62222318A (en) Information processor
JPH01171050A (en) Reliability deciding device for memory data
JPS61278953A (en) Method for checking error in ram
JPS61148554A (en) Memory device using c-mos
JPH06266627A (en) Detection of abnormality of shared memory sub-system