JPH05233474A - Storage contents protection system - Google Patents

Storage contents protection system

Info

Publication number
JPH05233474A
JPH05233474A JP4029869A JP2986992A JPH05233474A JP H05233474 A JPH05233474 A JP H05233474A JP 4029869 A JP4029869 A JP 4029869A JP 2986992 A JP2986992 A JP 2986992A JP H05233474 A JPH05233474 A JP H05233474A
Authority
JP
Japan
Prior art keywords
threshold level
ram
voltage
power
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4029869A
Other languages
Japanese (ja)
Inventor
Isao Watanabe
勲 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4029869A priority Critical patent/JPH05233474A/en
Publication of JPH05233474A publication Critical patent/JPH05233474A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To continuously perform stable data processing by making a power- source backup storage means hold the storage contents of a storage means for arithmetic which is not backed up by a power source even if electric feeding is stopped during a self-diagnosis. CONSTITUTION:An arithmetic processing part 1 detects a threshold level V1 during the processing of an S-RAM 4 including the self-diagnosis, gives top priority to the writing of the storage contents of the RAM 3 (power-source non-backup arithmetic storage means) to the S-RAM 4 (power-source backup storage means) which is backed up by a power source whatever operation is performed if an interruption is initiated, and performs the writing to the S-RAM 4 in a time(t) of several mS of a voltage drop from the threshold level V1 to a threshold level V2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータ等のデー
タ処理装置等におけるマイクロプロセッサに利用する記
憶内容保護方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage content protection system used for a microprocessor in a data processing device such as a computer.

【0002】[0002]

【従来の技術】従来、コンピュータ等のデータ処理装置
ではソフトウェアによるメモリースイッチが採用されて
いる。このメモリースイッチにはEEPROM、あるい
は電源バックアップされたRAMが用いられ、装置の通
電停止後にも記憶内容が保持されるようになっている。
2. Description of the Related Art Conventionally, a data processing device such as a computer employs a software memory switch. An EEPROM or a RAM whose power is backed up is used for this memory switch, and the stored contents are retained even after the power supply to the device is stopped.

【0003】ところで、マイクロプロセッサを使用する
データ処理装置では自己診断が行われる。この自己診断
は演算処理部(CPU)とともにI/O、ROM、メモ
リースイッチ用RAM(文中、必要に応じてS−RAM
と記載する)も行われる。この場合、図3に示すように
演算処理部の非電源バックアップの演算用RAMにS−
RAMの記憶内容をストアしてS−RAMにテストデー
タを書き込み、この後、読み出してS−RAMの正常動
作を確認する。この自己診断の後に演算用RAMの記憶
内容を再度、S−RAMに書き込む。
By the way, in a data processing device using a microprocessor, self-diagnosis is performed. This self-diagnosis is performed together with the arithmetic processing unit (CPU) by I / O, ROM, RAM for memory switch (in the sentence, S-RAM if necessary
Will be described). In this case, as shown in FIG. 3, S- is stored in the non-power backup arithmetic RAM of the arithmetic processing unit.
The memory contents of the RAM are stored, test data is written to the S-RAM, and then read to confirm the normal operation of the S-RAM. After this self-diagnosis, the contents stored in the calculation RAM are written again in the S-RAM.

【0004】[0004]

【発明が解決しようとする課題】ところで従来例の記憶
内容保護方式では、自己診断中、すなわち、S−RAM
の記憶内容を演算用RAMにストアしてS−RAMにテ
スト用のデータを書き込み、この後、読み出し中に通電
停止が発生するとS−RAMの記憶内容が消失してしま
い継続、安定したデータ処理ができないという欠点が有
る。
By the way, in the conventional memory content protection system, during self-diagnosis, that is, S-RAM.
Stored in the calculation RAM, write test data in the S-RAM, and if energization stops during reading after that, the stored content in the S-RAM disappears and continuous and stable data processing is performed. There is a drawback that you cannot do it.

【0005】本発明は、このような課題を解決するもの
であり、自己診断中に通電停止が発生した場合にも非電
源バックアップ演算用記憶手段の記憶内容を電源バック
アップ記憶手段に保持して継続、安定したデータ処理が
できる記憶内容保護方式を提供することを目的とする。
The present invention is intended to solve such a problem, and the contents stored in the non-power-supply backup calculation storage means are retained in the power-supply backup storage means and continued even when the power supply is stopped during self-diagnosis. An object of the present invention is to provide a storage content protection method that enables stable data processing.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に、本発明の記憶内容保護方式は、演算、制御を行う演
算処理手段と、電源バックアップ記憶手段と、非電源バ
ックアップ演算用記憶手段と、演算処理手段と電源バッ
クアップ記憶手段と非電源バックアップ演算用記憶手段
との動作をリセットする第1のスレショルドレベルの電
圧設定を行う第1のスレショルドレベル設定手段と、第
1のスレショルドレベルの設定電圧より高い電圧の第2
のスレショルドレベルの電圧設定を行う第2のスレショ
ルドレベル設定手段とを有し、第1のスレショルドレベ
ルの設定電圧以下に供給される電源電圧の降下が生じ、
且つ、第2のスレショルドレベルの設定電圧降下前に演
算処理手段がいかなる処理状態でも非電源バックアップ
演算用記憶手段の記憶内容を電源バックアップ記憶手段
に書き込む処理を行うことを特徴とするものである。
In order to achieve this object, a storage content protection system of the present invention comprises an arithmetic processing means for performing arithmetic and control, a power backup storage means, and a non-power backup arithmetic storage means. A first threshold level setting means for resetting the operation of the arithmetic processing means, the power supply backup storage means, and the non-power backup storage storage means, and a first threshold level setting voltage for setting the voltage of the first threshold level. Higher voltage second
And a second threshold level setting means for setting a voltage of the threshold level of, and a drop of the power supply voltage supplied below the first threshold level setting voltage occurs,
In addition, before the voltage drop of the second threshold level, the arithmetic processing means writes the stored contents of the non-power backup arithmetic storage means in the power backup storage means in any processing state.

【0007】[0007]

【実施例】以下、本発明の記憶内容保護方式の実施例に
ついて図面をもとに説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a storage content protection system of the present invention will be described below with reference to the drawings.

【0008】図1は実施例の構成を示している。FIG. 1 shows the configuration of the embodiment.

【0009】図1において、1は高速で演算処理を行う
演算処理部(CPU)であり、装置全体の制御を行う。
2はROMであり、演算処理部1で演算、処理を行うた
めの演算、制御プログラムが格納されている。3は、非
電源バックアップのRAMであり、演算処理部1の演算
時に使用される。いわゆるワーキング用RAMであり、
非電源バックアップであるため通電停止時に記憶内容が
消失する。4は、電源バックアップされたS−RAMで
あり、通電停止しても記憶内容を保持する。5は、S−
RAM4をバックアップする電池である。
In FIG. 1, reference numeral 1 denotes an arithmetic processing unit (CPU) that performs arithmetic processing at high speed, and controls the entire apparatus.
Reference numeral 2 denotes a ROM, which stores arithmetic and control programs for the arithmetic processing unit 1 to perform arithmetic and processing. Reference numeral 3 denotes a RAM for non-power backup, which is used when the arithmetic processing unit 1 performs arithmetic operations. It is a so-called working RAM,
Since it is a non-power backup, the stored contents are lost when the power supply is stopped. Reference numeral 4 denotes an S-RAM whose power is backed up, and retains the stored contents even when the power supply is stopped. 5 is S-
It is a battery that backs up the RAM 4.

【0010】6は、いわゆる電源オン・クリアをスレシ
ョルドレベルV2で処理する電源オン・クリア回路であ
り、スレショルドレベルV2は、この装置の信号処理部
の動作保障電圧より、高い電圧であり演算処理部1のリ
セット、S−RAMの書き込み防止等を行うために設定
される電圧である。したがって、電源電圧がスレショル
ドレベルV2以下の場合にRAM3の記憶内容は消失す
る。7は、スレショルドレベルV2の設定電圧より高い
電圧のスレショルドレベルV1を検出する電圧検出回路
である。
Reference numeral 6 denotes a power-on / clear circuit for processing so-called power-on / clear at a threshold level V2. The threshold level V2 is a voltage higher than the operation guarantee voltage of the signal processing unit of this device and is an arithmetic processing unit. This is a voltage set to reset 1 and prevent writing of the S-RAM. Therefore, when the power supply voltage is lower than the threshold level V2, the contents stored in the RAM 3 are lost. Reference numeral 7 denotes a voltage detection circuit that detects a threshold level V1 that is higher than the set voltage of the threshold level V2.

【0011】次に、この構成の動作について説明する。Next, the operation of this configuration will be described.

【0012】スレショルドレベルV1は電源電圧より低
電圧であり、且つ、スレショルドレベルV2より高電圧
に設定される。
The threshold level V1 is lower than the power supply voltage and higher than the threshold level V2.

【0013】通常、停電、電源の瞬断等により通電停止
が発生すると、先ず、スレショルドレベルV1の設定電
圧に降下し、さらに、スレショルドレベルV2の設定電
圧に低下する。この場合、スレショルドレベルV1から
スレショルドレベルV2に降下する時間は電源の容量、
放電容量等によって異なるが数mS程度で有る。この数
mSの時間は数nSオーダーで動作する演算処理部1に
対しては充分な動作時間である。
Normally, when energization is stopped due to a power failure, a momentary power interruption, etc., first, the voltage drops to the set voltage of the threshold level V1 and further to the set voltage of the threshold level V2. In this case, the time required to fall from the threshold level V1 to the threshold level V2 is the capacity of the power supply,
Although it depends on the discharge capacity and the like, it is about several ms. This time of several mS is a sufficient operation time for the arithmetic processing unit 1 operating on the order of several nS.

【0014】図2は、このスレショルドレベルV1から
スレショルドレベルV2への電圧降下の状態を示してい
る。
FIG. 2 shows the state of the voltage drop from the threshold level V1 to the threshold level V2.

【0015】図2において、正常動作電圧Vから通電停
止によりスレショルドレベルV1となり、さらにスレシ
ョルドレベルV2に電圧降下する。そして0(零)電圧
V0になる。
In FIG. 2, the threshold voltage V1 is reached from the normal operating voltage V due to the stoppage of energization, and the voltage further drops to the threshold level V2. Then, the voltage becomes 0 (zero) voltage V0.

【0016】この場合のスレショルドレベルV1からス
レショルドレベルV2への電圧降下までが数mSの時間
tである。ここで、スレショルドレベルV1の設定電圧
は正常動作電圧Vの変動電圧V±dvを考慮して変動最
低、すなわち、信号処理部の動作保障電圧以上に設定す
る。
In this case, the time from the threshold level V1 to the voltage drop to the threshold level V2 is a time t of several ms. Here, the set voltage of the threshold level V1 is set to the minimum fluctuation, that is, the operation guarantee voltage of the signal processing unit or more, in consideration of the fluctuation voltage V ± dv of the normal operation voltage V.

【0017】ここで演算処理部1は、自己診断を含めて
S−RAM4の処理中にスレショルドレベルV1を検出
して割り込み処理が発生したら、いかなる動作中でも非
電源バックアップのRAM3の記憶内容を電源バックア
ップされたS−RAM4に対して書き込む処理を最優先
する。
Here, if the arithmetic processing unit 1 detects the threshold level V1 during the processing of the S-RAM 4 including self-diagnosis and interrupt processing occurs, the storage contents of the non-power backup RAM 3 is backed up by the power supply during any operation. The writing process to the created S-RAM 4 is given the highest priority.

【0018】すなわち、スレショルドレベルV1からス
レショルドレベルV2への電圧降下までの数mSの時間
t内にS−RAM4に対する書き込む処理を行う。
That is, the writing process to the S-RAM 4 is performed within a time t of several mS from the voltage drop from the threshold level V1 to the threshold level V2.

【0019】したがって、自己診断中に通電停止が発生
した場合にも非電源バックアップのRAM3の記憶内容
をS−RAM4で保持できることになる。
Therefore, even if the energization is stopped during the self-diagnosis, the contents stored in the RAM 3 for non-power backup can be held in the S-RAM 4.

【0020】なお、S−RAM4が大記憶内容のためス
レショルドレベルV1からスレショルドレベルV2の設
定電圧への降下時間中に処理できない場合が生じる。こ
の場合はRAM3に対する記憶情報の処理を、この降下
時間中に行うように分割処理すれば良い。
There is a case where the S-RAM 4 cannot store data during the time required for the threshold level V1 to fall to the set voltage because the S-RAM 4 has a large memory content. In this case, the processing of the stored information for the RAM 3 may be divided so as to be performed during this descent time.

【0021】また、スレショルドレベルV1を検出した
場合の割込み処理でRAM3に対する記憶情報の処理が
行われていない場合、演算処理部1は、そのままの処理
を継続してスレショルドレベルV2の設定電圧でリセッ
トされて、演算処理を停止する。
Further, when the processing of the stored information for the RAM 3 is not performed in the interrupt processing when the threshold level V1 is detected, the arithmetic processing unit 1 continues the processing as it is and resets at the set voltage of the threshold level V2. Then, the arithmetic processing is stopped.

【0022】[0022]

【発明の効果】以上の説明から明らかなように、本発明
の記憶内容保護方式は、第1のスレショルドレベルの設
定電圧以下に供給される印加電圧の降下が生じ、且つ、
第2のスレショルドレベルの設定電圧降下前に演算処理
手段がいかなる処理状態でも非電源バックアップ演算用
記憶手段の記憶内容を電源バックアップ記憶手段に書き
込む処理を行うため、自己診断中に通電停止が発生した
場合にも非電源バックアップ演算用記憶手段の記憶内容
を電源バックアップ記憶手段で保持して継続、安定した
データ処理ができるという効果を有する。
As is apparent from the above description, in the memory content protection system of the present invention, the applied voltage supplied below the set voltage of the first threshold level drops, and
Before the voltage drop of the second threshold level, the arithmetic processing means writes the stored contents of the non-power backup arithmetic storage means to the power backup storage means in any processing state, so that energization stop occurs during self-diagnosis. Also in this case, there is an effect that the storage contents of the non-power backup calculation storage means can be held in the power backup storage means to perform continuous and stable data processing.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の記憶内容保護方式の実施例における構
成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration in an embodiment of a storage content protection system of the present invention.

【図2】実施例の動作説明に供され、スレショルドレベ
ルV1からスレショルドレベルV2への電圧降下の状態
を示す図である。
FIG. 2 is a diagram for explaining the operation of the embodiment and showing a state of voltage drop from the threshold level V1 to the threshold level V2.

【図3】従来例の動作説明に供され、自己診断の処理手
順を示すシーケンス図である。
FIG. 3 is a sequence diagram for explaining the operation of a conventional example and showing a processing procedure for self-diagnosis.

【符号の説明】[Explanation of symbols]

1 演算処理部 2 ROM 3 RAM 4 S−RAM 5 電池 6 電源オン・クリア回路 7 電圧検出回路 1 arithmetic processing unit 2 ROM 3 RAM 4 S-RAM 5 battery 6 power-on / clear circuit 7 voltage detection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】演算、制御を行う演算処理手段と、電源バ
ックアップ記憶手段と、非電源バックアップ演算用記憶
手段と、前記演算処理手段と電源バックアップ記憶手段
と非電源バックアップ演算用記憶手段との動作をリセッ
トする第1のスレショルドレベルの電圧設定を行う第1
のスレショルドレベル設定手段と、前記第1のスレショ
ルドレベルの設定電圧より高い電圧の第2のスレショル
ドレベルの電圧設定を行う第2のスレショルドレベル設
定手段とを有し、 第1のスレショルドレベルの設定電圧以下に供給される
電源電圧の降下が生じ、且つ、第2のスレショルドレベ
ルの設定電圧降下前に前記演算処理手段がいかなる処理
状態でも前記非電源バックアップ演算用記憶手段の記憶
内容を前記電源バックアップ記憶手段に書き込む処理を
行うことを特徴とする記憶内容保護方式。
1. An operation of arithmetic processing means for performing arithmetic and control, power supply backup storage means, non-power supply backup arithmetic storage means, operation processing means, power supply backup storage means and non-power backup arithmetic storage means. Resets the first threshold level voltage setting first
Threshold level setting means and second threshold level setting means for setting a voltage of a second threshold level higher than the first threshold level setting voltage, and a first threshold level setting voltage. The power supply voltage stored in the non-power backup calculation storage means is stored in the non-power backup calculation storage means in any processing state before the second supply of the power supply voltage drops and the setting voltage drop of the second threshold level. A storage content protection method characterized by performing a process of writing to a means.
JP4029869A 1992-02-18 1992-02-18 Storage contents protection system Pending JPH05233474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4029869A JPH05233474A (en) 1992-02-18 1992-02-18 Storage contents protection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4029869A JPH05233474A (en) 1992-02-18 1992-02-18 Storage contents protection system

Publications (1)

Publication Number Publication Date
JPH05233474A true JPH05233474A (en) 1993-09-10

Family

ID=12287981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4029869A Pending JPH05233474A (en) 1992-02-18 1992-02-18 Storage contents protection system

Country Status (1)

Country Link
JP (1) JPH05233474A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002200234A (en) * 2001-01-09 2002-07-16 Sankyo Kk Game machine
JP2009015874A (en) * 2008-10-22 2009-01-22 Konica Minolta Business Technologies Inc Information processor and program
JP2010028467A (en) * 2008-07-18 2010-02-04 Kenwood Corp Wireless unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002200234A (en) * 2001-01-09 2002-07-16 Sankyo Kk Game machine
JP2010028467A (en) * 2008-07-18 2010-02-04 Kenwood Corp Wireless unit
JP2009015874A (en) * 2008-10-22 2009-01-22 Konica Minolta Business Technologies Inc Information processor and program

Similar Documents

Publication Publication Date Title
US5485623A (en) Information processor having high speed and safety resume system
US5551008A (en) Method and system for resuming data processing in computer
JPH05233474A (en) Storage contents protection system
JPS5855591B2 (en) Power supply for bubble memory unit
JPH10134558A (en) Power source feed circuit of semiconductor memory application device
JPH0126086B2 (en)
JPH0795253B2 (en) Power recovery processing method for power supplies for information processing equipment
JP2000040037A (en) Data protective device, data protective method and storage medium
JPH0728572A (en) Automatic data preserving device at power interruption
JPH0628267A (en) Information processor
JPH04118705A (en) Programmable controller
JPH02100743A (en) Electronic equipment
JPH0373015B2 (en)
JPH06259172A (en) Battery operation type information processor
JPS61285559A (en) Battery back-up device
JPH05342115A (en) Memory data protecting device against power source interruption
JP2530595B2 (en) Information processing device
JPH07129208A (en) Numerical control unit
JPH06332808A (en) Data protective device
JPS59227094A (en) Electronic computer
JPS63280357A (en) Data save/restore system
JPH01102658A (en) File write back-up system
JPH04251317A (en) System for protecting and reproducing status of task
JPH02100744A (en) Electronic equipment
JPS6195426A (en) Control system of microprocessor