JPS6013348B2 - Timing signal correction circuit - Google Patents

Timing signal correction circuit

Info

Publication number
JPS6013348B2
JPS6013348B2 JP51120775A JP12077576A JPS6013348B2 JP S6013348 B2 JPS6013348 B2 JP S6013348B2 JP 51120775 A JP51120775 A JP 51120775A JP 12077576 A JP12077576 A JP 12077576A JP S6013348 B2 JPS6013348 B2 JP S6013348B2
Authority
JP
Japan
Prior art keywords
timing signal
signal
circuit
correction circuit
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51120775A
Other languages
Japanese (ja)
Other versions
JPS5345914A (en
Inventor
良充 岡野
薫行 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP51120775A priority Critical patent/JPS6013348B2/en
Publication of JPS5345914A publication Critical patent/JPS5345914A/en
Publication of JPS6013348B2 publication Critical patent/JPS6013348B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 差動位相変調波の検波回路において、一つの位相情報を
形成するータィムスロットの中の符号間干渉の少ない位
置でその位相情報を検波することが検波回路の特性を決
める重要な要素である。
[Detailed Description of the Invention] In a differential phase modulation wave detection circuit, detecting the phase information at a position where there is less intersymbol interference in a time slot to form one piece of phase information improves the characteristics of the detection circuit. This is an important deciding factor.

このためタイムスロットのこの検波位置を決めるタイミ
ング信号は良質のものが必要となってくる。本発明はこ
の検波位置を更に理想的な位置に補正するためのタイミ
ング信号の補正回路に関するものである。従来、一度抽
出されたタイミング信号はそのまま使用され、そのタイ
ミング信号を補正することは考えられていなかった。
Therefore, the timing signal that determines the detection position of the time slot needs to be of high quality. The present invention relates to a timing signal correction circuit for correcting this detection position to a more ideal position. Conventionally, a timing signal once extracted is used as is, and no consideration has been given to correcting the timing signal.

本発明の目的は抽出されたタイミング信号を補正するこ
とにより、更に理想的な位置で検波を行なわしめ、検波
回路の特性を向上させることにある。
An object of the present invention is to perform detection at a more ideal position by correcting the extracted timing signal, thereby improving the characteristics of the detection circuit.

従来、タイミング信号は差動位相変調波(以下受信キャ
リアと呼ぶ)の両側帯波の差信号が用いられてし、た。
Conventionally, a difference signal between both sideband waves of a differential phase modulated wave (hereinafter referred to as a received carrier) has been used as a timing signal.

この場合、受信キャリアが搬送回線を経由すると受信キ
ャリアの両側帯波はそれぞれ群遅延歪の影響を受け、こ
のため、両側帯波の差信号は、その位相を変えることに
なり、差信号より作成したタイミング信号は結果的にタ
イムスロットの位相情報を検波する位置を変化させるこ
とになる。本発明は受信キャリアを復調したベースバン
ド信号(以下アィパターンと呼ぶ)の変化点(アィパタ
ーンのクロス点と呼ぶ)を利用して、上述のタイミング
信号を元の状態に復帰させ、結果的にタイムスロットの
位相情報を検波する位相を補正するタイミング信号補正
回路である。
In this case, when the received carrier passes through the carrier line, both sideband waves of the received carrier are affected by group delay distortion, so the difference signal of both sideband waves changes its phase, and is created from the difference signal. The resulting timing signal changes the position at which the phase information of the time slot is detected. The present invention uses the changing points (referred to as cross points of the eye pattern) of the baseband signal (hereinafter referred to as the eye pattern) obtained by demodulating the received carrier to restore the above-mentioned timing signal to its original state, and as a result, the time slot This is a timing signal correction circuit that corrects the phase of detecting phase information.

一般に、アィパターンのクロス点間の中央がタイムスロ
ットの中の符号間干渉の少ない位置であり、位相情報を
検波する最良の位置とされている。
Generally, the center between the cross points of the eye pattern is a position in the time slot where there is less intersymbol interference, and is considered to be the best position for detecting phase information.

またアィパターンが複数の場合、クロス点を複数となる
(クロホ点群と呼ぶ)。この場合はクロス点群間の中央
がその最良位置とされている。以下図面を参照して本発
明の実施例について詳細に説明する。本発明の第1の実
施例を第1図に示す。
Furthermore, if there are multiple eye patterns, there will be multiple cross points (referred to as a Kuroho point group). In this case, the best position is the center between the cross point groups. Embodiments of the present invention will be described in detail below with reference to the drawings. A first embodiment of the invention is shown in FIG.

その各部の波形を第2図に示す。これは4相差動位相変
調波の検波回路(例えば1967年3月29日通研資広
帯域データ伝送用位相変調方式参照)でァィパターンを
2個有する実施例である。第1図110および120の
ベースバンド信号作成回路からの信号第2図aおよびb
は150,160の例えば微分回路で構成されるクロス
点検出回路にて第2図cおよびdの如きアィのクロス点
を示す信号を作成する。一方良く知られている全波整流
回路、リング変調器あるいは鞍算回路等の二乗検波回路
13川ま受信キャリアを検波し、140の基本波抽出回
路で第2図eの如き信号を抽出する。170のクロス点
検出回路はここの信号のクロス点を示す第2図fなる信
号を作成する。
The waveforms of each part are shown in FIG. This is an embodiment of a four-phase differential phase modulation wave detection circuit (see, for example, a phase modulation system for wideband data transmission published by Tsuken Research Fund on March 29, 1967) having two A-patterns. Signals from the baseband signal generation circuits of FIG. 1 110 and 120 FIG. 2 a and b
The cross point detection circuits 150 and 160, for example, constituted by differentiating circuits, generate signals indicating the cross points of A as shown in FIG. 2c and d. On the other hand, a square-law detection circuit 13 such as a well-known full-wave rectifier circuit, ring modulator, or saddle calculation circuit detects the received carrier, and a fundamental wave extraction circuit 140 extracts a signal as shown in FIG. 2e. A cross point detection circuit 170 generates a signal f in FIG. 2 indicating a cross point of the signals here.

180の例えばOR回路の如き合成回路にて第2図gな
る信号を作成する。
A signal shown in FIG. 2g is generated by a synthesis circuit such as an OR circuit 180.

141の例えば同調回路で構成される基本波抽出回路は
この信号から基本波を抽出し、タイミング信号第2図h
を作る。
A fundamental wave extraction circuit composed of, for example, a tuning circuit of 141 extracts the fundamental wave from this signal and generates a timing signal as shown in Fig. 2h.
make.

190の例えばデジタルPLL回路にて第2図kなる信
号をつくる。
For example, a digital PLL circuit 190 generates a signal k in FIG.

前記で説明して如く考えれば第2図a,bのアィパター
ンの最良の検出位置は第2図iの如くである。
Considering the above explanation, the best detection position for the eye patterns shown in FIGS. 2a and 2b is as shown in FIG. 2i.

一方第2図eの如く検出位置が少しずれた信号で従来の
如くタイミング信号を作成すると、第2図iなる信号と
なる。これに対し本発明で得られた第2図kなるタイミ
ング信号は、より第2図iなる理想位置に近づいている
ので検波回路の特性が向上する。他の実施例を第3図に
示す。
On the other hand, if a timing signal is created in the conventional manner using a signal whose detection position is slightly shifted as shown in FIG. 2e, the signal shown in FIG. 2i will be obtained. On the other hand, the timing signal shown in FIG. 2 k obtained by the present invention is closer to the ideal position shown in FIG. 2 i, so that the characteristics of the detection circuit are improved. Another embodiment is shown in FIG.

この実施例は第1図の実施例いおいて140,170を
省略したものである。そのかわり第3図380の合成回
路では、150および160の出力のORをとった後そ
の出力と130の出力をハイブリッド等のアナログ回路
で合成し、その出力からタイミング信号を抽出するよう
にしたものである。他の実施例を第4図に示す。
In this embodiment, 140 and 170 are omitted from the embodiment shown in FIG. Instead, in the synthesis circuit 380 in Fig. 3, after ORing the outputs of 150 and 160, the output and the output of 130 are synthesized using an analog circuit such as a hybrid, and the timing signal is extracted from the output. It is. Another embodiment is shown in FIG.

その各部の波形を第5図に示す。本実施例も第1図の実
施例を同様のアィパタ−ンを2個有する場合の実施例で
ある。第4図110および120のベースバンド信号作
成回路からの信号第5図aおよびbは150および16
0の例えば微分回路で構成されるクロス点検出回路にて
第5図cおよびdの如きァィのクロス点を示す信号を作
成する。580の例えばOR回路の如き合成回路はこれ
らの信号を合成し第5図eの如き信号を作成する。
The waveforms of each part are shown in FIG. This embodiment is also an embodiment in which two eye patterns similar to the embodiment of FIG. 1 are provided. Signals from the baseband signal generation circuits of FIG. 4 110 and 120 FIG. 5 a and b are 150 and 16
A cross point detection circuit constructed of, for example, a differential circuit of 0 generates a signal indicating a cross point of A as shown in FIG. 5c and d. A combination circuit, such as an OR circuit, at 580 combines these signals to produce a signal as shown in FIG. 5e.

540の基本波抽出回路はこの信号より第5図fなる信
号を抽出する。
The fundamental wave extraction circuit 540 extracts the signal shown in FIG. 5f from this signal.

一方130の検波回路は受信キャリアを検波し、140
の基本波抽出回路で第5図gなる信号を抽出する。58
1のタイミング信号補正回路は第6図に示すように、第
5図gなる信号の位相をfなる信号を用いてhの如く補
正する。
On the other hand, the detection circuit 130 detects the received carrier, and the detection circuit 140 detects the received carrier.
The fundamental wave extraction circuit extracts the signal shown in Fig. 5g. 58
As shown in FIG. 6, the timing signal correction circuit 1 corrects the phase of the signal g in FIG. 5 to h using the signal f.

その方法はfなる信号を例えば移相回路を用いてf′な
る信号を作成し、例えば/・ィブリットによりf′とg
を合成することによりhの如くタイミング信号を補正す
ることになる。第5図はi,i,kは第2図i,i,k
と同一なので説明を省略する。以上説明した如く本発明
のタイミング信号補正回路にて、抽出した位置のずれた
タイミング信号の位置を補正することが出来、理想的な
位置で受信キャリアを検波することが出来、検波回路の
特性を向上することが出来る。
The method is to create a signal f' using, for example, a phase shift circuit from a signal f, and then create a signal f' and g
By combining these, the timing signal is corrected as shown in h. Figure 5 is i, i, k. Figure 2 is i, i, k.
Since it is the same as , the explanation will be omitted. As explained above, with the timing signal correction circuit of the present invention, it is possible to correct the position of the extracted timing signal whose position has shifted, and it is possible to detect the received carrier at an ideal position, thereby improving the characteristics of the detection circuit. It can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図第3図第4図は本発明の実施例を、第2図第5図
は第1図第4図の各部の波形を示し、第6図は補正回路
581の詳細を示す図である。 図中、110,120はべ−スバンド信号作成回路、1
30は2乗検波回路、140,141,5401ま基本
波抽出回路、150,160,170はクロス点検出回
路、180,380,580は合成回路、581はタイ
ミング信号補正回路、100‘ま出力端子、19川まP
LL回路である。第1図第2図第3図 第4図 第6図 第5図
FIG. 1, FIG. 3, and FIG. 4 show an embodiment of the present invention, FIG. 2, FIG. be. In the figure, 110 and 120 are baseband signal generation circuits;
30 is a square law detection circuit, 140, 141, 5401 are fundamental wave extraction circuits, 150, 160, 170 are cross point detection circuits, 180, 380, 580 are synthesis circuits, 581 is a timing signal correction circuit, 100' is an output terminal , 19 Kawama P
It is an LL circuit. Figure 1 Figure 2 Figure 3 Figure 4 Figure 6 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 1 差動位相変調波の同期検波回路のタイミング信号抽
出回路において、タイミング信号を抽出する手段と、前
記同期検波回路出力のベースバンド信号の変化点を検出
する手段と、前記タイミング信号と前記変化点検出信号
との和を求める手段と、この和を求める手段の出力信号
を用いて前記タイミング信号を補正することを特徴とす
るタイミング信号補正回路。
1. In a timing signal extraction circuit of a differential phase modulated wave synchronous detection circuit, a means for extracting a timing signal, a means for detecting a change point of a baseband signal output from the synchronous detection circuit, and a means for detecting the timing signal and the change. A timing signal correction circuit comprising: means for calculating a sum with an output signal; and correcting the timing signal using an output signal of the means for calculating the sum.
JP51120775A 1976-10-07 1976-10-07 Timing signal correction circuit Expired JPS6013348B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51120775A JPS6013348B2 (en) 1976-10-07 1976-10-07 Timing signal correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51120775A JPS6013348B2 (en) 1976-10-07 1976-10-07 Timing signal correction circuit

Publications (2)

Publication Number Publication Date
JPS5345914A JPS5345914A (en) 1978-04-25
JPS6013348B2 true JPS6013348B2 (en) 1985-04-06

Family

ID=14794686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51120775A Expired JPS6013348B2 (en) 1976-10-07 1976-10-07 Timing signal correction circuit

Country Status (1)

Country Link
JP (1) JPS6013348B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61132252U (en) * 1985-02-07 1986-08-18
JPH02148953U (en) * 1989-05-15 1990-12-18

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5566464U (en) * 1978-10-30 1980-05-08

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61132252U (en) * 1985-02-07 1986-08-18
JPH02148953U (en) * 1989-05-15 1990-12-18

Also Published As

Publication number Publication date
JPS5345914A (en) 1978-04-25

Similar Documents

Publication Publication Date Title
JPS5914939B2 (en) carrier wave regenerator
US4137427A (en) Synchronizing device for the receiver clock of a data transmission system using PSK modulation
JPS6324347B2 (en)
JPS6013348B2 (en) Timing signal correction circuit
JPS58114654A (en) Reproducing circuit of reference carrier wave
JPS5918900B2 (en) demodulator
JP4930490B2 (en) Symbol synchronization method and digital demodulator
JPS58194450A (en) Demodulator
JPH059978B2 (en)
JPS5931906B2 (en) Timing signal creation method
JP3167341B2 (en) Continuous phase modulation signal demodulation circuit
JP2795761B2 (en) MSK signal demodulation circuit
JP2522045B2 (en) Automatic interference remover
JPS6173459A (en) Delay detecting circuit device of dpsk signal
US6891445B2 (en) Phase modulator
JPH11112590A (en) Pi/4 shift dqpsk digital demodulator
JPH0817408B2 (en) Signal sequence detector
JP2000151545A (en) Demodulator, demodulation method and provision medium
JP2553643B2 (en) Carrier synchronizer
JPH02112342A (en) Frame superimposing clock distributor
JPS60189354A (en) Communication system
JPH05327803A (en) Four-phase psk demodulator
JPH05110613A (en) Angular modulation signal demodulating circuit
JPS62181556A (en) Digital modulating/demodulating circuit
JPH06252964A (en) Clock reproducing circuit