JPS6012639B2 - electronic musical instruments - Google Patents

electronic musical instruments

Info

Publication number
JPS6012639B2
JPS6012639B2 JP50117430A JP11743075A JPS6012639B2 JP S6012639 B2 JPS6012639 B2 JP S6012639B2 JP 50117430 A JP50117430 A JP 50117430A JP 11743075 A JP11743075 A JP 11743075A JP S6012639 B2 JPS6012639 B2 JP S6012639B2
Authority
JP
Japan
Prior art keywords
note
key
circuit
value
grace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50117430A
Other languages
Japanese (ja)
Other versions
JPS5241516A (en
Inventor
昭夫 日吉
皓 中田
茂 山田
潔 市川
茂樹 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP50117430A priority Critical patent/JPS6012639B2/en
Publication of JPS5241516A publication Critical patent/JPS5241516A/en
Priority to US05/909,838 priority patent/US4166405A/en
Publication of JPS6012639B2 publication Critical patent/JPS6012639B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、押印された鍵の音高に対して所定の音程を
有する装飾音を自動的に演奏する電子楽器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic musical instrument that automatically plays grace notes having a predetermined pitch relative to the pitch of a stamped key.

装飾音符を実際に演奏するにはかなりの演奏テクニック
が演奏者に要求される。
In order to actually play grace notes, a performer is required to have a considerable playing technique.

この発明の目的は、装飾音符を自動的に付加できる電子
楽器を提供することであり、初心者でも簡単に装飾音符
を演奏することができるようにすることである。この発
明が適用される電子楽器は、押圧された鍵に対応するコ
ード信号(キーコード)を発生し、このコード信号をア
ドレスとして押圧鍵の周波数に比例する数値をメモリか
ら読み出し、この数値を順次累算することによって楽音
波形メモリを読み出すアドレスを進めるようにした例え
ば特願昭48−41964号(持開昭49−13023
号)・発明の名称「電子楽器」あるいは特願昭50一4
9525号・発明の名称「電子楽器」の明細書中に記載
したような方式の電子楽器である。このような方式の電
子楽器においては鍵盤で鍵が押圧されると、前記キーコ
ードのほかに、鍵が押圧されたことを表わすアタック開
始信号(あるいはキーオン信号)や鍵が離されたことを
表わすディケィ開始信号(あるいはキーオフ信号)を発
生し、楽音の振幅ェンベロープの制御に利用する。装飾
音は少なくとも半音以上の音程で音高が変化するので、
この発明によれば、押圧鍵に対応する前記キーコードの
内容を1定時間だけ変調することにより別の鍵の音高を
指定し、これにより装飾音を実現する。
An object of the present invention is to provide an electronic musical instrument that can automatically add grace notes, and to enable even beginners to easily play grace notes. An electronic musical instrument to which this invention is applied generates a code signal (key code) corresponding to a pressed key, reads out a numerical value proportional to the frequency of the pressed key from memory using this code signal as an address, and sequentially reads this numerical value. For example, Japanese Patent Application No. 48-41964 (Sho 49-13023) advances the address for reading out the tone waveform memory by accumulating
No.)・Name of the invention “electronic musical instrument” or patent application 1984
This is an electronic musical instrument of the type described in the specification of No. 9525, the title of the invention "Electronic Musical Instrument." In this type of electronic musical instrument, when a key is pressed on the keyboard, in addition to the above-mentioned key code, an attack start signal (or key-on signal) indicating that the key has been pressed and a key-on signal indicating that the key has been released is transmitted. A decay start signal (or key-off signal) is generated and used to control the amplitude envelope of musical tones. Grace notes change pitch by at least a semitone or more, so
According to this invention, the pitch of another key is specified by modulating the content of the key code corresponding to the pressed key for one fixed time, thereby realizing a grace tone.

この変調は、押圧鍵を表わす2進のキーコード‘こ対し
て例えば所望の2進値を加算または減算することにより
実現される。前記アタック開始信号が発生してから一定
時間の間だけ前記変調を実行することにより、前打音の
装飾音を得ることができる。また、前記ディケィ開始信
号が発生してから一定時間の間だけ前記変調を実行する
ことにより後打音の装飾音を得ることができる。以下こ
の発明を添付図面の実施例に関して詳細に説明しよう。
This modulation is realized, for example, by adding or subtracting a desired binary value to or from the binary key code representing the pressed key. By performing the modulation only for a certain period of time after the attack start signal is generated, a grace note of the prefix can be obtained. Further, by executing the modulation for a certain period of time after the decay start signal is generated, a grace note of the after-beat note can be obtained. The invention will now be described in detail with reference to the embodiments of the accompanying drawings.

第1図は前打音の装飾音を実現するように構成したこの
発明の一実施例を示すものである。
FIG. 1 shows an embodiment of the present invention, which is configured to realize a grace note of a pre-clap.

概略を説明すると、鍵盤1で鍵が押圧されると、押鍵検
出回路2でどの鍵が押圧されたかを検出し、発音割当て
回路3から押圧鍵を表わすキーコードKCが送出される
。このキーコードKCは装飾音に対する主要音の鍵を表
わしている。この主要音を楽譜で示すと、例えば第2図
のC3音である。つまり、仮りに、C3音が主要音であ
る場合は鍵盤1においてC3音の鍵を押圧し、C3音を
表わすキーコードKCを発生する。他方、鍵が押圧され
ると共にアタック開始信号ASが、装飾音符の長さを設
定するカウンタ4に加わり、該カウンタ4を動作させる
。第2図の場合、主要音C3の装飾音は3度上の音程の
E3である。この装飾音の長さはカウンタ4で設定され
るが、一般に装飾音符長には厳密な精度は要求されない
。カウンタ4が装飾音符長に相当する一定時間の間動作
しているとき、主要音と装飾音との間の音程に相当する
値Gが加算器5に供給され、発音割当て回路3からのキ
ーコードKCの2進数値に加算される。これによってキ
ーコードKCの内容が変調され、装飾音の鍵を指定する
キーコードKC*が周波数情報記憶装置6に加わる。装
飾音の音程を何度にするかは、選択スイッチ7によって
任意に選択設定することができる。前記一定時間が経過
するとゲート8が閉じ、値Gが加算器5に供給されなく
なるので、加算器5からは発音割当て回路3からのキー
コードKCがそのまま出力される。周波数情報記憶装置
6は、変調されたキーコードKC*あるいは本来のキー
コードKCが指定する鍵の周波数に比例する数値Fを読
み出し、この数値Fにもとづいて周波数タウン夕9、楽
音波形メモリ1O‘こおいて装飾音の音高及び主要音の
音高の楽音が相次いで作り出される。押鍵検出回路2は
鍵盤1に配され各鍵のキースィッチのオンまたはオフ動
作を検出し、押圧された鍵を識別する信号を出力する。
Briefly, when a key is pressed on the keyboard 1, a pressed key detection circuit 2 detects which key is pressed, and a sound generation assignment circuit 3 sends out a key code KC representing the pressed key. This key code KC represents the key of the main note for the grace note. If this main note is shown in a musical score, it is, for example, the C3 note in FIG. That is, if the C3 note is the main note, the key for the C3 note is pressed on the keyboard 1, and a key code KC representing the C3 note is generated. On the other hand, when the key is pressed, the attack start signal AS is applied to the counter 4 that sets the length of the grace note, causing the counter 4 to operate. In the case of FIG. 2, the grace note of the main note C3 is E3, which is a third higher. The length of this grace note is set by the counter 4, but in general, strict precision is not required for the length of the grace note. When the counter 4 is operating for a certain period of time corresponding to the grace note length, a value G corresponding to the interval between the main note and the grace note is supplied to the adder 5, and the key code from the pronunciation assignment circuit 3 is supplied to the adder 5. Added to the binary value of KC. As a result, the contents of the key code KC are modulated, and the key code KC* specifying the ornament key is added to the frequency information storage device 6. The pitch of the grace note can be arbitrarily selected and set using the selection switch 7. After the predetermined time period has elapsed, the gate 8 is closed and the value G is no longer supplied to the adder 5, so that the adder 5 outputs the key code KC from the sound generation allocation circuit 3 as is. The frequency information storage device 6 reads out a numerical value F that is proportional to the frequency of the key specified by the modulated key code KC* or the original key code KC, and based on this numerical value F, the frequency information memory 9 and the musical waveform memory 10' are stored. Here, musical tones of the pitches of the grace notes and the pitches of the main notes are successively produced. A pressed key detection circuit 2 is disposed on the keyboard 1 and detects the ON or OFF operation of the key switch of each key, and outputs a signal identifying the pressed key.

発音割当て回路3は押鍵検出回路2から前記押圧された
鍵を識別する信号を受入して、この信号が表わす鍵の発
音を同時最大発音数(例えば12音)に対応するチャン
ネルのいずれかに割当てる。発音割当て回路3は各チャ
ンネルに対応する記憶位置を有し、或る鍵の発音が割当
てられたチャンネルに対応する記憶位置にその鍵を表わ
すキーコードKCを記憶し、各チャンネルに記憶したキ
ーコードKCを時分割的に順次出力する。従って、鍵盤
1で複数の鍵が同時に押圧されている場合、各押圧鍵は
それぞれ別個のチャンネルに発音割当てされ、各チャン
ネルに対応する記憶位置には割当てられた鍵を表わすキ
ーコードKCがそれぞれ記憶される。各記憶位置は循環
型のシフトレジス外こよって形成することができる。例
えば、鍵盤1における各鍵を特定するキーコードKCが
第1表に示すように8ビットのデータで構成されるとし
、全チャンネル数が12であるとすると、12語(1語
=8ビット)のシフトレジスタを使用するとよい。第1
表 第1表において鍵名はそれぞれの鍵盤における個々の鍵
を示しており、上鍵盤及び下鍵盤はC,音からC6音ま
での61鍵を夫々有しており、ペダル鍵盤の鍵数はそれ
よりも少ない。
The sound generation assignment circuit 3 receives a signal identifying the pressed key from the pressed key detection circuit 2, and assigns the sound of the key represented by this signal to one of the channels corresponding to the maximum number of simultaneous sounds (for example, 12 notes). Assign. The sound generation assignment circuit 3 has a memory location corresponding to each channel, stores a key code KC representing a certain key in the memory location corresponding to the channel to which the sound of a certain key is assigned, and stores the key code KC stored in each channel. KC is sequentially output in a time-division manner. Therefore, when multiple keys are pressed simultaneously on the keyboard 1, each pressed key is assigned to a separate channel, and a key code KC representing the assigned key is stored in the memory location corresponding to each channel. be done. Each storage location can be formed by a rotating shift register. For example, if the key code KC that specifies each key on keyboard 1 is composed of 8-bit data as shown in Table 1, and the total number of channels is 12, then 12 words (1 word = 8 bits) It is recommended to use a shift register. 1st
In Table 1, the key names indicate the individual keys on each keyboard, and the upper and lower keyboards each have 61 keys from C, to C6, and the number of keys on the pedal keyboard is the same. less than.

各鍵盤において1鏡建毎にブロックに分け、各ブロック
に00〜11のブロックコードB2,B,を音域の低い
方から順に割当てる。1ブロック内の1鏡建‘こは00
00〜1111の16重りのノートコードN4〜N,を
低音側から順に割当てる。
Each keyboard is divided into blocks for each mirror, and block codes B2, B, from 00 to 11 are assigned to each block in order from the lowest tonal range. 1 mirror building in 1 block 'koha00
Note codes N4 to N of 16 weights from 00 to 1111 are assigned in order from the bass side.

これにより、キーコードKCにおいては2進数値の1が
半音の音程に相当することになる。ノートコードはキー
コードKCの下位4ビットに位置し、フロックコードは
キーコードKCの5ビット目と6ビット目に位置する。
また、鍵盤を表わすコードK2,K,はキーコードKC
の上位2ビットに位置し、K2,K,の内容は上鍵盤の
とき“0r、下鍵盤のとき“1び、ペダル鍵盤のとき“
11”となる。この実施例においては、複数の音を同時
に発音可能とするために各種カウンタ、論理回路、記憶
装置等を時分割的に共用せしめるようにダイナミック論
理的に構成してあるので、装置の動作を規制するクロツ
クパルスの時間関係は極めて重要である。
As a result, in the key code KC, the binary value 1 corresponds to the pitch of a semitone. The note code is located at the lower 4 bits of the key code KC, and the flock code is located at the 5th and 6th bits of the key code KC.
Also, the code K2, K, representing the keyboard is the key code KC.
The contents of K2, K are "0r" for the upper keyboard, "1b" for the lower keyboard, and "1b" for the pedal keyboard.
11". In this embodiment, in order to be able to produce a plurality of sounds at the same time, various counters, logic circuits, storage devices, etc. are dynamically configured to be shared in a time-sharing manner. The time relationships of the clock pulses that regulate the operation of the device are extremely important.

第3図aは主クロックパルスぐ,を示すグラフで、この
パルス少,は各チャンネルの時分割動作を制御するもの
であり、例えば1仏sのパルス間隔を有している。チャ
ンネル数が12であるから、主クロックパルス◇,によ
って順次区切られるlrs幅のタイムスロットは第1チ
ャンネル〜第12チャンネルに順次対応させられる。第
3図bに示すように、各タイムスロットを順に第1チャ
ンネル時間〜第12チャンネル時間ということにする。
各チャンネル時間は循環して発生する。従って、発音割
当て回路3で発音割当てされた鍵を表わすキーコードK
C(すなわち前記シフトレジスタに記憶されたキーコー
ド)は、割当てられたチャンネルの時間に一致して順次
分割的に出力される。例えば第1チャンネルにペダル鍵
盤のG3音が割当てられ、第2チャンネルに上鍵盤のC
3音が割当てられ、第3チャンネルに上鍵盤のD2音が
割当てられ、第4チャンネルに下鍵盤のC5音が割当て
られており、第5〜第12チャンネルには発音が割当て
られていないとすると、割当て回路3から各チャンネル
時間に同期して時分割的に出力されるキーコードKCの
内容は第3図cのようになる。第5チャンネルから第1
2チャンネルの出力はすべて“0”である。また、発音
割当て回路3は押圧鍵が発音割当てされたチャンネルに
おいて発音がなされるべきであることを表わすアタック
開始信号(またはキーオン信号)ASを各チャンネル時
間に同期して時分割的に出力する。
FIG. 3a is a graph showing the main clock pulse, which controls the time division operation of each channel, and has a pulse interval of, for example, 1 fs. Since the number of channels is 12, time slots of lrs width sequentially separated by main clock pulses ◇, correspond to channels 1 to 12 in sequence. As shown in FIG. 3b, each time slot is referred to as a first channel time to a twelfth channel time in order.
Each channel time occurs cyclically. Therefore, the key code K representing the key to which the pronunciation is assigned by the pronunciation assignment circuit 3 is
C (that is, the key code stored in the shift register) is sequentially and dividedly output in accordance with the time of the assigned channel. For example, the G3 note of the pedal keyboard is assigned to the first channel, and the C note of the upper keyboard is assigned to the second channel.
Suppose that 3 notes are assigned, the D2 note on the upper keyboard is assigned to the 3rd channel, the C5 note on the lower keyboard is assigned to the 4th channel, and no sound is assigned to the 5th to 12th channels. The contents of the key code KC output from the allocation circuit 3 in a time-division manner in synchronization with each channel time are as shown in FIG. 3c. 5th channel to 1st
The outputs of the two channels are all "0". Furthermore, the sound generation assignment circuit 3 outputs an attack start signal (or key-on signal) AS in a time-divisional manner in synchronization with the time of each channel, indicating that the sound should be generated in the channel to which the pressed key is assigned the sound generation.

更に、各チャンネルに発音割当てされた鍵が離鍵され、
これにより発音が減衰状態となるべきことを表わすディ
ケィ開始信号(またはキーオフ信号)DSを各チャンネ
ル時間に同期して時分割的に出力する。これらの信号A
S,DSは楽音の振幅ェンベロープ制御(発音制御)の
ために利用される。更に、発音割当て回路3では、後述
するェンベロープ発生回路11からそのチャンネルにお
ける発音が終了した(ディケィが終了した)ことを表わ
すディケィ終了信号DFを受入し、この信号DFにもと
づいて当該チャンネルに関する各種記憶をクリアし発音
割当てを完全に解消するクリア信号CCを出力する。第
3図cの例において、第1チャンネルと第2チャンネル
に割当てられた鍵が現在押圧中であり、第3チャンネル
と第4チャンネルに割当てられた鍵が離鍵されその発音
が減衰状態であり、第4チャンネルにおいてはタイムス
ロットt,のとき発音終了してディケィ終了信号DFが
発生され、12チャンネル時間遅れたタイムスロットt
2のときクIJア信号CCが出力されるとすると、第3
図d〜gに示すように各信号AS,DS,DF,CCが
生じる。なお、タイムスロットt2のときクリア信号C
Cが出力されるので、第4チャンネルのアタック開始信
号ASとデイケィ開始信号DSは消去される。このとき
第3図cの第4チャンネル時間のキーコードKCも消去
されるが、図では説明の都合上そのまま描いてある。発
音割当て回路3から出力される各種信号KC,AS,D
S,CC、がどのチャンネルのものであるかは、第3図
に示したように、チャンネル時間によって区別できるよ
になっている。
Furthermore, the keys assigned to each channel are released,
As a result, a decay start signal (or key-off signal) DS indicating that the sound generation should be attenuated is output in a time-divisional manner in synchronization with the time of each channel. These signals A
S and DS are used for amplitude envelope control (sound production control) of musical tones. Furthermore, the sound generation allocation circuit 3 receives a decay end signal DF indicating that the sound generation in that channel has ended (decay has ended) from the envelope generation circuit 11 described later, and based on this signal DF, various memories related to the channel are stored. , and outputs a clear signal CC that completely cancels the sound assignment. In the example in Figure 3c, the keys assigned to the first and second channels are currently being pressed, and the keys assigned to the third and fourth channels have been released and their sound is attenuated. , in the fourth channel, the sound generation ends at time slot t, and a decay end signal DF is generated, and at time slot t, which is delayed by 12 channel times.
Assuming that the quasi signal CC is output at the time of 2, the 3rd
Signals AS, DS, DF, and CC are generated as shown in FIGS. d to g. In addition, at time slot t2, clear signal C
Since C is output, the attack start signal AS and decay start signal DS of the fourth channel are erased. At this time, the key code KC of the fourth channel time in FIG. 3c is also erased, but is depicted as it is for convenience of explanation. Various signals KC, AS, D output from the sound generation allocation circuit 3
As shown in FIG. 3, which channel S and CC belong to can be distinguished by the channel time.

上述した発音割当て回路3あるいは押鍵検出回路2の詳
細回路例は特に図示しない。
Detailed circuit examples of the above-mentioned sound generation assignment circuit 3 or key press detection circuit 2 are not particularly shown.

これらの回路2,3としては、例えば、既に公開されて
いる特願昭47−125513号(椿関昭49一842
15号)・発明の名称「キーデータ信号発生装置」ある
いは特顔昭47−125514号(特開昭49一842
16号)・発明の名称「キーアサィナ」の明細書中に開
示された装置を使用することができる。勿論、上記出願
の明細書中に開示された装置以外の装置によって押鍵検
出回路2、発音割当て回路3を構成することもできるが
、ここでは特に詳述しない。発音割当て回路3から送出
されるキーコードKCは押圧鍵を表わしているため、こ
のキーコ−ドKCは該キーコードKCに対応する鍵の楽
音周波数に固有の数値情報Fを周波数情報記憶装置6か
ら読み出させるアドレス指定信号として使用される。
These circuits 2 and 3 are described, for example, in Japanese Patent Application No. 47-125513 (Tsubaki Seki 49-1842), which has already been published.
No. 15) - Title of the invention: "Key data signal generator"
No. 16) - The device disclosed in the specification of the invention title "Key Asina" can be used. Of course, the key press detection circuit 2 and the sound generation assignment circuit 3 may be configured by devices other than those disclosed in the specification of the above application, but these will not be described in detail here. Since the key code KC sent from the sound generation allocation circuit 3 represents a pressed key, this key code KC receives numerical information F specific to the musical tone frequency of the key corresponding to the key code KC from the frequency information storage device 6. Used as an addressing signal for reading.

周波数情報記憶装置6は各鍵のキ−コードKCに対応し
た周波数情報F(定数)を予じめ記憶した、例えばリー
ドオンリィメモリによって構成されており、或るキーコ
ードKCが加えられるとそのコードが指定するアドレス
に記憶した周波数情報Fを読み出す。
The frequency information storage device 6 is constituted by, for example, a read-only memory in which frequency information F (constant) corresponding to the key code KC of each key is stored in advance, and when a certain key code KC is added, that code is stored in advance. The frequency information F stored at the address specified by is read out.

周波数カウンタ9においてこの周波数情報Fを規則的に
逐次累算して一定の時間毎に楽音波形の振幅をサンプリ
ングするようにしているため、周波数情報Fは当該鍵の
楽音周波数に比例したデジタル的数値であり、例えば特
糠昭48−41964号(特関昭49一130213号
)・発明の名称「電子楽器」の明細書中に開示したよう
な15ビットの2進数値信号である。この周波数情報F
はIG隼数で表わすと小数点以下の値を含む数値であり
、15ビットのうち最上位ビットが整数に相当し、下位
の14ビットが小数点以下の値を表わしている。周波数
情報Fの値は或る一定のサンプリング速度のもとで楽音
周波数の値が特定されれば一義的に決定される。
Since the frequency counter 9 regularly accumulates this frequency information F and samples the amplitude of the musical sound waveform at regular intervals, the frequency information F is a digital value proportional to the musical tone frequency of the key. This is, for example, a 15-bit binary value signal as disclosed in the specification of Tokushu No. 48-41964 (Tokukan Sho 49-1130213) entitled "Electronic Musical Instrument." This frequency information F
is a numerical value including values below the decimal point when expressed as an IG Hayabusa number, the most significant bit of the 15 bits corresponds to an integer, and the lower 14 bits represent the value below the decimal point. The value of the frequency information F is uniquely determined when the value of the musical tone frequency is specified at a certain sampling rate.

例えば、周波数カウンタ9で周波数情報Fを逐次累算し
た値qF(但しq=1、2、3、・・・・・・)が1G
隻数で64になったとき、1楽音波形のサンプリングが
完了するとし、かつ、全チャンネル時間が1循環する1
2rs毎にこの累算が行なわれるとすれば、F=12×
M×〆×10‐6という式によって、周波数情報Fの値
が決定される。〃ま楽音の周波数である。このFの値を
得べき周波数〆に対応して記憶装置6に記憶すればよし
、。例えばC.音に相当する楽音周波数は65.406
HzであるからFの値は0.052325となる。他の
音に関しても同様にしてFの値が定められる。周波数カ
ウンタ9は各チャンネルの周波数情報Fを一定のサンプ
リング速度で(各チャンネル時間毎に12〆sの速さで
)累算するカワンタであり、累算値qFを得て、サンプ
リング時間毎(12一s)に読み出すべき楽音波形の位
相を進める。
For example, the value qF (where q = 1, 2, 3, ...) obtained by successively accumulating frequency information F by the frequency counter 9 is 1G.
When the number of ships reaches 64, the sampling of one musical sound waveform is completed, and the total channel time is one cycle.
If this accumulation is performed every 2rs, F=12×
The value of frequency information F is determined by the formula M×〆×10-6. It is the frequency of musical tones. It is sufficient if the value of F is stored in the storage device 6 in correspondence with the frequency at which it should be obtained. For example, C. The musical frequency corresponding to the sound is 65.406
Since it is Hz, the value of F is 0.052325. The value of F is similarly determined for other sounds. The frequency counter 9 is a counter that accumulates the frequency information F of each channel at a constant sampling rate (at a rate of 12 seconds for each channel time). The phase of the musical sound waveform to be read out is advanced to 1s).

累算値qFが10進数の64に達したときオーバフロ−
して0に戻り、1波形の読み出しを完了する。IG隼数
の64は6ビットの2進信号で表わすことができるので
、15ビット目が整数第1位である周波数情報Fを累算
しその累算値qFが64になるまで計数結果を保持する
ためには1語長が20ビット(下位桁14ビットが小数
部、上位桁6ビットが整数部)のカウンタで構成する。
周波数カウンタ9は、各チャンネルで時分割共用するた
めに、20ビットの加算器と1を渚×20ビットのシフ
トレジスタによって構成すると好都合である。楽音波形
メモリ10は楽音波形を複数の(例えば64)サンプル
点に分割し、順次各サンプル点の振幅値を各アドレスに
記憶している。
Overflow occurs when cumulative value qF reaches 64 in decimal
and returns to 0, completing reading of one waveform. Since the IG Hayabusa number of 64 can be expressed as a 6-bit binary signal, the frequency information F where the 15th bit is the first integer is accumulated and the counting result is held until the accumulated value qF reaches 64. In order to do this, a counter is constructed with a word length of 20 bits (the lower 14 bits are the decimal part and the upper 6 bits are the integer part).
It is convenient for the frequency counter 9 to be configured with a 20-bit adder and a 20-bit shift register in order to time-divisionally share the frequency counter 9 with each channel. The musical tone waveform memory 10 divides the musical tone waveform into a plurality of (for example, 64) sample points, and sequentially stores the amplitude value of each sample point in each address.

周波数カウンタ9の出力である値qFはメモリー0から
読み出すべきアドレスを指定する入力となる。メモリー
0のアドレス数は64であるから値qFの整数値に相当
する上位6ビットのデータがアドレス入力としてメモリ
10に加えられるようになっている。発音割当て回路3
と周波数情報記憶装置6との間に設けた加算器5は前述
のように、音程に相当する値GをキーコードKCに加算
もしくは減算するための回路で、第1表の場合、音高が
高くなる程キーコードKCの値が大きくなるようになっ
ているため、値Gを加算したとき変調されたキーコード
KC*は主要音より高い装飾音を指定する。
The value qF, which is the output of the frequency counter 9, becomes an input that specifies the address to be read from the memory 0. Since the number of addresses in memory 0 is 64, the upper 6 bits of data corresponding to the integer value of the value qF are added to the memory 10 as address input. Sound assignment circuit 3
As mentioned above, the adder 5 provided between the key code KC and the frequency information storage device 6 is a circuit for adding or subtracting the value G corresponding to the pitch to the key code KC. Since the value of the key code KC increases as the value increases, the key code KC* modulated when the value G is added specifies an ornament tone higher than the main note.

また、値Gを減算したときは変調キーコードKC*は主
要音より低い装飾音を指定する。加算器5を加算動作に
するかあるいは減算動作にするかの選択は選択スイッチ
12を切換えることによって行なえる。スイッチ12を
○位置に接続すると信号1が加算器5に加わり、加算動
作を指示する。スイッチ12をU位置に接続すると信号
0が加算器5に加わり、減算動作を指示する。カウンタ
4は6ビットの加算器13と1卑語×6ビットのシフト
レジスタ14を具えており、12チャンネル分の時分割
共用が可能になっている。
Furthermore, when the value G is subtracted, the modulation key code KC* specifies an ornament tone lower than the main note. The selection of whether the adder 5 is to perform addition or subtraction operation can be made by switching the selection switch 12. When the switch 12 is connected to the o position, signal 1 is applied to the adder 5, instructing an addition operation. When switch 12 is connected to the U position, signal 0 is applied to adder 5, indicating a subtraction operation. The counter 4 includes a 6-bit adder 13 and a 1 base word x 6-bit shift register 14, and is capable of time-division sharing for 12 channels.

以下、1つのチャンネル例えば第2チャンネルだけを注
目して説明する。第4図は第2チャンネルの時間だけを
抽出して示したものである。第2図に示すように主要音
がC3音で3度上の装飾音E3を付加する場合について
考える。鍵盤1でC3音の鍵が押圧され、発音割当て回
路3で第2チャンネルに割当てられると、第2チャンネ
ル時間にアタック開始信号AS(第4図b)が発生する
。この信号ASはァンド回路15を動作可能にし、クロ
ック発振源16からのクロツクパルスCPを加算器13
に加える。加算器13ではこのクロツクパルスCPとシ
フトレジスター4の最終段の出力を加算し、レジスタ1
4の最初の段に送出する。加算結果は12チャンネル時
間毎にレジスタ14から加算器13に入力され、循環し
て保持され、クロックパルスCPが加わる毎に1加算さ
れる。従って、クロックパルスCPがカウンタ4におい
て積算計数されることになる。レジスタ14の出力全ビ
ットはナンド回路17に加えられる。ナンド回路17は
しジスタ14の計数出力に0ビットが1つでもあれば信
号1を出力するので、シフトレジスター4の当該チャン
ネルの計数出力が最大値になるまではナンド回路17か
ら信号1がゲート8に加わり、該ゲート8を導適する。
レジスタ14の計数出力が最大値になると全ビットが“
1”となるのでナンド回路17の出力は“0”となりア
ンド回路15が動作不能となる。従ってクロックパルス
CPが阻止され、レジスター4の当該チャンネルでは最
大値を保持する。同時にアンド回路18の出力C(第4
図c)は“1”となり、装飾音の終了を表わす。従って
、アタック開始信号ASが発生してから装飾音終了信号
Cが発生するまでの一定時間Tgの間だけゲート8が導
通し、Tg経過後はナンド回路1 7の出力は“0”で
あるのでゲート8は不導通となる。ゲート8が導適する
一定時情mgの間だけ装飾音の音程に相当する2進値G
が加算器5に供給される。
Hereinafter, only one channel, for example the second channel, will be explained. FIG. 4 shows only the time of the second channel extracted. As shown in FIG. 2, consider the case where the main note is C3 and a grace note E3, which is a third above the note, is added. When the C3 tone key is pressed on the keyboard 1 and assigned to the second channel by the sound generation assignment circuit 3, an attack start signal AS (FIG. 4b) is generated at the second channel time. This signal AS enables the band circuit 15, and transmits the clock pulse CP from the clock oscillation source 16 to the adder 13.
Add to. Adder 13 adds this clock pulse CP and the output of the final stage of shift register 4,
Send to the first stage of 4. The addition result is input from the register 14 to the adder 13 every 12 channel times, is circulated and held, and is added by 1 every time a clock pulse CP is added. Therefore, the clock pulses CP are integrated and counted by the counter 4. All bits output from register 14 are applied to NAND circuit 17. Since the NAND circuit 17 outputs signal 1 if there is even one 0 bit in the count output of the shift register 14, the signal 1 from the NAND circuit 17 is gated until the count output of the corresponding channel of the shift register 4 reaches the maximum value. 8 and conducts the gate 8.
When the count output of register 14 reaches the maximum value, all bits become “
1", the output of the NAND circuit 17 becomes "0" and the AND circuit 15 becomes inoperable. Therefore, the clock pulse CP is blocked, and the corresponding channel of the register 4 holds the maximum value. At the same time, the output of the AND circuit 18 C (4th
Figure c) becomes "1", indicating the end of the grace note. Therefore, the gate 8 is conductive for a certain period of time Tg from when the attack start signal AS is generated until the grace note end signal C is generated, and after Tg has elapsed, the output of the NAND circuit 17 is "0". Gate 8 becomes non-conductive. A binary value G corresponding to the pitch of the grace note only during a certain time period mg that gate 8 is suitable for.
is supplied to adder 5.

値Gは各種音程に対応した複数の値を予じめ記憶するり
ードオンリィメモリ19から読み出され、ゲート8に供
給される。このリードオンリィメモリ19は音程選択ス
イッチ7の設定位置に応じて値Gを読み出す。スイッチ
7を位置7aに設定すると、例えば半音の音程に相当す
る値Gが読み出される。これは第1表の場合1である。
位置7bに設定すると、3度の音程に相当する値Gを読
み出し、位置7cに設定すると5度の音程に相当する値
Gを読み出す。例えば3度の値はIG隼の4であり、5
度の値は1G隻の7である。従って第2図の3度音程の
場合、スイッチ7を7bの位置に設定し、値が4(2進
では“10ぴ)である音程値Gを加算器5に供給する。
第2図の場合主要音がC3音であるから、加算器5に加
わるキーコードKCの内容は“011000”(但し鍵
盤コードK2,K,を除く)であり、これに値G“10
0’1が加算され(スイッチ12をD位置にする)、“
01110びという内容の変調キーコードKC*が一定
時間Tgの間周波数情報記憶装置6に加わる。
The value G is read out from a read-only memory 19 that stores in advance a plurality of values corresponding to various pitches, and is supplied to the gate 8. This read-only memory 19 reads out the value G according to the setting position of the pitch selection switch 7. When switch 7 is set to position 7a, a value G corresponding to, for example, a semitone interval is read out. This is 1 in Table 1.
When set to position 7b, a value G corresponding to a 3rd interval is read out, and when set to position 7c, a value G corresponding to a 5th interval is read out. For example, the value of 3 degrees is IG Hayabusa's 4, and 5
The degree value is 7 for a 1G ship. Therefore, in the case of the third interval shown in FIG. 2, the switch 7 is set to the position 7b, and the interval value G having a value of 4 ("10 pi" in binary) is supplied to the adder 5.
In the case of Fig. 2, the main note is C3, so the content of the key code KC added to the adder 5 is "011000" (excluding keyboard codes K2, K,), and the value G is "10".
0'1 is added (switch 12 is placed in D position), "
The modulation key code KC* having the content 01110 is added to the frequency information storage device 6 for a certain period of time Tg.

この変調キーコードKC*は、第1表から明らかなよう
に、E3音を表わすものであるから、E3音の周波数情
報Fが読み出され、楽音波形メモリ10からはE3音の
音高の楽音波形が読み出される。こうして、神鍵当初か
ら一定時間Tgの間は装飾音E3の音高で楽音が発生さ
れる。
As is clear from Table 1, this modulation key code KC* represents the E3 note, so the frequency information F of the E3 note is read out, and the musical sound having the pitch of the E3 note is read out from the musical waveform memory 10. The waveform is read out. In this way, a musical tone is generated at the pitch of the grace note E3 for a certain period of time Tg from the beginning of the divine key.

該時間Tgが経過すると値Gは0となるのでキーコード
KCがそのまま記憶装置6に加わり、主要音C3の音高
で楽音が発生される。装飾音の持続時間Tgはクロック
発振源16の発振クロックパルスCPの周波数を可変制
御することにより任意に設定できる。レジスタ14が6
ビットであるから、クロツクCPの周期を7とすると、
Tq=ぞ・丁(秒)である。ところで、アタック開始信
号ASはェンベロープ発生回路11にも加えられ、クロ
ック選択回路20でアタッククロツクパルスACPを選
択してェンベロープカゥンタ21を駆動する。
When the time Tg has elapsed, the value G becomes 0, so the key code KC is directly added to the storage device 6, and a musical tone is generated at the pitch of the main note C3. The duration time Tg of the grace note can be arbitrarily set by variably controlling the frequency of the oscillation clock pulse CP of the clock oscillation source 16. register 14 is 6
Since it is a bit, if the period of clock CP is 7,
Tq = zo ding (seconds). Incidentally, the attack start signal AS is also applied to the envelope generation circuit 11, and the clock selection circuit 20 selects the attack clock pulse ACP to drive the envelope counter 21.

ェンベロープカウンタ21の出力によつてエンベロープ
メモリ22からアタック部分のェンベロープ振幅EVを
読み出し、これによって楽音波形メモリ10から出力さ
れる楽音波形の振幅を制御する。従って、第4図aに示
すように装飾音E3にはアタックェンベロープが付与さ
れる。アタックが終了するとアタック終了信号AFがカ
ウンタ21から発生しクロツク選択回路20でアタック
クロツクパルスACPを阻止する。これにより楽音波形
の振幅は一定のサステインレベルに保持される。さて、
装飾音の発音時間Tgが終了するとアンド回路18から
装飾音終了信号Cが発生する。この信号Cは12ビット
のシフトレジスタ23で12チャンネル時間遅延された
後ィンバー夕24で反転されアンド回路25に加わると
共にアンド回路25に直接加わるようになっている。こ
れにより「信号Cは実質的に微分され、第4図dに示す
ようにアンド回路25の出力C′が“1”となる。この
出力〇はオア回路26を経てェンベロープカゥンタ21
のリセット入力C″(第4図e)となり、カゥンタ21
の当該チャンネルをリセットする。従って第4図aに示
すように装飾音E3のェンベロープ振幅が0になる。。
このときアタック終了信号AF(第4図f)が消滅し、
アタック開始信号ASによって再びアタッククロックパ
ルスACPが選択され「 カウンタ2 1に加わる。こ
れにより、エンベロープメモリ22からはアタック部分
のェンベロープ振幅を読み出し、第4図aに示すように
主要音C3の立上りにアタック特性が施される。離鍵さ
れるとディケィ開始信号DS(第4図g)が発生し、ェ
ンベロープカウンタ21でディケィクロツクパルスDC
Pを計数し、メモリ22からディケィ部分のェンベロー
プを読み出して、第4図aに示すように主要音C3を減
衰させる。デイケイが終了するとカウンタ21からディ
ケィ終了信号DF(第4図h)が発生し、発音割当て回
路3からクリア信号CC(第4図i)を発生させる。こ
のクリア信号CCは装飾音長設定用のカウンタ4のィン
バータ27で反転されてアンドゲート28を不動作にし
、カウン夕4の当該チャンネルに保有していた最大値を
リセットする。これによりアンド回路18の出力Cは“
0”となる(第4図c)。またクリア信号CCはオア回
路26を経て、ェンベロープカウソタ21のリセット入
力〇′に加わり、カウンタ21をリセットする。以上の
ようにして、第4図aに示すような装飾音E3及び主要
音C3のェンベロープが制御される。これは第2図aに
示すような装飾音を演奏する場合である。しかし、第2
図bに示すように装飾音E3と主要音(C3との間がス
ラーで結ばれている場合は上記のように装飾音と主要音
に各別にアタックをつけずに、第4図jのように最初に
発音する装飾音E3にアタックをつけ、サスティンのま
ま音高だけを主要音C3に変えるようにする。この場合
装飾音終了信号Cによってヱンベロープカウン夕21を
リセットする回路23,24,26は不要である。なお
、楽音波形メモリ10から出力された楽音信号は音色及
び音量等を制御するための適宜の回路29に加わり、適
宜音色、音量等を制御した後、オーディオシステム30
を経て発音される。
Based on the output of the envelope counter 21, the envelope amplitude EV of the attack portion is read out from the envelope memory 22, thereby controlling the amplitude of the musical tone waveform output from the musical tone waveform memory 10. Therefore, as shown in FIG. 4a, an attack envelope is added to the grace note E3. When the attack ends, an attack end signal AF is generated from the counter 21, and the clock selection circuit 20 blocks the attack clock pulse ACP. As a result, the amplitude of the musical sound waveform is maintained at a constant sustain level. Now,
When the ornamentation sound generation time Tg ends, the AND circuit 18 generates the ornamentation end signal C. This signal C is delayed by 12 channel times in a 12-bit shift register 23, inverted by an inverter 24, and applied to an AND circuit 25, as well as directly to the AND circuit 25. As a result, the signal C is substantially differentiated, and the output C' of the AND circuit 25 becomes "1" as shown in FIG.
becomes the reset input C'' (Fig. 4 e), and the counter 21
Reset the corresponding channel. Therefore, as shown in FIG. 4a, the envelope amplitude of grace note E3 becomes 0. .
At this time, the attack end signal AF (Fig. 4 f) disappears,
The attack clock pulse ACP is selected again by the attack start signal AS and added to the counter 21. As a result, the envelope amplitude of the attack portion is read from the envelope memory 22, and as shown in FIG. 4a, the attack clock pulse ACP is added to the counter 21. An attack characteristic is applied. When the key is released, a decay start signal DS (Fig. 4g) is generated, and the envelope counter 21 generates a decay clock pulse DC.
P is counted, the envelope of the decay part is read out from the memory 22, and the main tone C3 is attenuated as shown in FIG. 4a. When the decay ends, the counter 21 generates a decay end signal DF (FIG. 4h), and the sound generation allocation circuit 3 generates a clear signal CC (FIG. 4i). This clear signal CC is inverted by the inverter 27 of the grace note length setting counter 4, disabling the AND gate 28, and resetting the maximum value held in the corresponding channel of the counter 4. As a result, the output C of the AND circuit 18 is “
0'' (FIG. 4c). Also, the clear signal CC passes through the OR circuit 26 and is applied to the reset input 〇' of the envelope counter 21, resetting the counter 21. The envelopes of the grace note E3 and the main note C3 as shown in Figure a are controlled.This is the case when playing the grace note shown in Figure 2a.
As shown in Figure b, if the grace note E3 and the main note (C3) are connected by a slur, instead of attacking the grace note and the main note separately as shown above, use the slur as shown in Figure 4 j. Attach an attack to the grace note E3 that is first sounded, and change only the pitch to the main note C3 while sustaining it.In this case, the circuits 23 and 24 reset the envelope counter 21 by the grace note end signal C. , 26 are unnecessary. Note that the musical tone signal output from the musical waveform memory 10 is applied to an appropriate circuit 29 for controlling the timbre, volume, etc., and after controlling the timbre, volume, etc.
It is pronounced after

なお、上記実施例では楽音波形メモリ1川こアナログ量
のェンベロープ振幅EVを直接加え、該メモリ10から
読み出される楽音波形の振幅を直接制御するように図示
した。これは一楽音波形メモリ10として特願昭47−
106945号(特開昭49−66121号)・発明の
名称「半導体波形記憶装置」の明細書中に記載された構
成のメモリを使用した場合であって、アナログ電圧で出
力される楽音波形サンプル点振幅値の電源電圧をェンベ
ロープ波形EVに応じて変動させるようになっている。
従って、メモリ10として、別のりードオンリイメモリ
等を用いた場合は、別途に重みづけ回路(図示せず)を
設け「 この重みづけ回路において楽音波形の振幅をェ
ンベロープ波形EVに応じて制御する。第5図は後打音
の装飾音を実現するように構成したこの発明の別の実施
例の要部を示すもので、第1図と同一符号は同一装置を
示す。
In the embodiment described above, the analog envelope amplitude EV is directly added to each tone waveform memory 10, and the amplitude of the tone waveform read from the memory 10 is directly controlled. This is a patent application filed in 1972 as Ichiraku sound waveform memory 10.
No. 106945 (Japanese Unexamined Patent Publication No. 49-66121), the name of the invention is "Semiconductor waveform storage device", when a memory having the configuration described in the specification is used, and the musical waveform sample points are output as analog voltages. The power supply voltage of the amplitude value is varied according to the envelope waveform EV.
Therefore, if another read-only memory or the like is used as the memory 10, a separate weighting circuit (not shown) may be provided to control the amplitude of the musical sound waveform in accordance with the envelope waveform EV. FIG. 5 shows the main parts of another embodiment of the present invention configured to realize the ornamentation of the after-beat note, and the same reference numerals as in FIG. 1 indicate the same devices.

後打音の場合、まず第6図に示す主要音(例えばG3音
)の鍵が押圧されると、第7図aに示すように主要音0
3の音葛で楽音が発生される。つまりカウンタ4の計数
値は0であり、オア回路31の出力が“0堺であるので
ゲート8が遮断され装飾音の音程値Gが阻止されており
、加算器5はキーコードKCをそのまま周波数情報記憶
装置6に加えるからである。鍵が離鍵されると第7図b
に示すようにディケィ開始信号DSが発生し、アンド回
路32を動作可能にしてクロックパルスCPをカゥンタ
4に加える。カウンタ4で計数が開始すると、計数出力
のいずれかのビットが“1”となるからオア回路31の
出力が“1”となりゲート8を導通し、スイッチ7(第
1図)で設定した音程値Gを加算器5に供給する。第6
図の場合装飾音E3は音程が主要音の下であるため、ス
イッチ12(第1図)をU位置に設定して加算器5を減
算態勢としてキーコードKCから値Gを減算し、変調キ
ーコードKC*(KC−G)を得る。アンド回路18の
出力C(第7図c)は“0”であるので、アンド回路3
3は不動作であり、ディケィ開始信号DSはェンベロー
プ発生回路11に加わらない。従ってサスティンレベル
が維持され、第7図aのように振幅を持続したまま音高
だけが装飾音E3に変化する。カゥン夕4の計数値が最
大値になるとアンド回路18の全入力が“1”になるの
で同回路18の出力Cは“1”となり、ィンバータ34
を介してアンド回路32を不動作にし、カウンタ4の計
数値を保持すると共に、ァンド回路33を動作可能にし
てデイケイ開始信号DSをェンベロープ発生回路11に
加える。
In the case of a post-strike note, when the key of the main note (for example, G3 note) shown in Figure 6 is pressed, the key of the main note 0 is pressed as shown in Figure 7a.
Musical sounds are generated by the sound of 3. In other words, the count value of the counter 4 is 0, and the output of the OR circuit 31 is "0", so the gate 8 is blocked and the pitch value G of the grace note is blocked. This is because the information is added to the information storage device 6. When the key is released, the information shown in FIG.
As shown in FIG. 2, a decay start signal DS is generated, enabling the AND circuit 32 and applying a clock pulse CP to the counter 4. When the counter 4 starts counting, any bit of the count output becomes "1", so the output of the OR circuit 31 becomes "1", which makes the gate 8 conductive and sets the pitch value set by the switch 7 (Fig. 1). G is supplied to the adder 5. 6th
In the case shown, the grace note E3 is pitched below the main note, so the switch 12 (Figure 1) is set to the U position, the adder 5 is in the subtraction mode, and the value G is subtracted from the key code KC. Obtain code KC* (KC-G). Since the output C (FIG. 7c) of the AND circuit 18 is "0", the AND circuit 3
3 is inactive, and the decay start signal DS is not applied to the envelope generating circuit 11. Therefore, the sustain level is maintained, and only the pitch changes to grace note E3 while maintaining the amplitude as shown in FIG. 7a. When the count value of the counter 4 reaches the maximum value, all the inputs of the AND circuit 18 become "1", so the output C of the circuit 18 becomes "1", and the inverter 34
The AND circuit 32 is disabled and the count value of the counter 4 is held, and the AND circuit 33 is enabled and the decay start signal DS is applied to the envelope generating circuit 11.

従って装飾音E3が減衰する。ディケイが終了するとデ
ィケィ終了信号DFが発生し、クリア信号CC(第7図
d)がカゥンタ4及びェンベロープカゥン夕21(第1
図)をリセットする。これによりゲート8が遮断される
。後打音である装飾音が持続される時間Tg,(第7図
)はクロックパルスCPとディケィクロックパルスDC
Pによって適宜設定される。第8図はトリルといわれる
装飾音を実現するように構成したこの発明の別の実施例
の裏部を示すもので、第1図と同一符号は同一装置であ
る。
Therefore, the grace note E3 is attenuated. When the decay ends, a decay end signal DF is generated, and a clear signal CC (Fig. 7d) is sent to the counter 4 and the envelope counter 21 (the first
(Figure). This blocks gate 8. The duration time Tg (Fig. 7) of the grace note, which is the afterbeat note, is determined by the clock pulse CP and the decay clock pulse DC.
It is set appropriately by P. FIG. 8 shows the back of another embodiment of the present invention configured to realize a grace note called a trill, and the same reference numerals as in FIG. 1 indicate the same devices.

トリルは第9図aに示すような記法で楽譜に表わされ、
これを第9図bに示すように主要音(例えばD4音)と
装飾音(例えばE4音)を繰返して演奏する。主要音D
4の鍵が押圧されるとアタック開始信号ASがァンド回
路35を動作可能にし、クロツクパルスCPをカウン夕
4‘こ加える。カウンタ4の計数出力のうち所望のビッ
トBxの信号を1つだけとり出しゲート8に加える。例
えばビットBxが3ビット目であれば「 クロツクパル
スCPの周期丁とすると、T&=ぞ・7(秒)の周期で
ビットBxに信号1が繰返し現われる。周期ng2でゲ
ート8は遮断、導通を繰返し、本来のキーコードKCと
変調キーコードKC*が交互に繰返して周波数情報記憶
装置6に加わる。なお、第9図の場合、主要音○4と装
飾音E4の音程は2度であるから、スイッチ7(第1図
)には2度用の髭点を予じめ設ける。かくして第10図
に示すように主要音D4と装飾音E4が繰返し発生する
。主要音D4の鍵が離鍵されるとディケィ開始信号DS
がオァ回路36を介してカウンタ4のリセット入力に加
わりカウンタ4をリセットする。またインバータ37を
介してァンド回路35を不動作にする。これによりゲー
ト8が遮断され、主要音D4の音高で楽音が減衰し、発
音が終了する。なお、この場合カウンタ4の代わりに1
ビットのフリツプフロツプを使用することができる。ト
リルの場合も、装飾音E4の繰返し持続時間T&はクロ
ックパルスCPの周波数を変化することにより自在に設
定できる。以上説明したようにこの発明によれば、装飾
音の演奏が極めて簡単になる。
Trills are represented in music scores using the notation shown in Figure 9a,
As shown in FIG. 9b, the main note (for example, D4 note) and ornamental note (for example, E4 note) are played repeatedly. Main note D
When key 4 is pressed, attack start signal AS enables band circuit 35 and clock pulse CP is applied to counter 4'. Out of the count outputs of the counter 4, only one signal of a desired bit Bx is taken out and applied to the gate 8. For example, if bit Bx is the third bit, "If the period of clock pulse CP is 1, signal 1 will repeatedly appear on bit Bx with a period of T&=7 (seconds). Gate 8 will repeatedly shut off and conduct with period ng2. , the original key code KC and the modulated key code KC* are alternately repeated and added to the frequency information storage device 6. In the case of FIG. 9, the interval between the main note ○4 and the grace note E4 is 2 degrees, so The switch 7 (Fig. 1) is pre-provided with a whisker point for the second.Thus, the main note D4 and grace note E4 are repeatedly generated as shown in Fig. 10.When the key of the main note D4 is released, Decay start signal DS
is applied to the reset input of the counter 4 via the OR circuit 36 to reset the counter 4. Further, the band circuit 35 is made inoperable via the inverter 37. As a result, the gate 8 is shut off, the musical tone is attenuated at the pitch of the main note D4, and the sound generation ends. In addition, in this case, the counter is 1 instead of 4.
A bit flip-flop can be used. In the case of a trill as well, the repetition duration T& of the grace note E4 can be freely set by changing the frequency of the clock pulse CP. As explained above, according to the present invention, it is extremely easy to play grace notes.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
は第1図の回路で実現する前打音の装飾音符の一例を示
す図、第3図は第1図の発音割当て回路の動作を説明す
るタイミングチャート、第4図は第1図要部の動作を説
明するタイミングチャート、第5図はこの発明の他の実
施例の要部を示すブロック図、第6図は第5図の回路で
実現する後打音の装飾音符の一例を示す図、第7図は第
5図の動作を説明するタイミングチャート、第8図はこ
の発明の更に他の実施例要部を示すブロック図、第9図
は第8図の回路で実現するトリルの楽譜の一例を示す図
、第10図は第8図の回路で発生する装飾音の付加され
た楽音の一例を示すグラフである。 4......装飾音の長さ設定用のカゥンタ、5・・
.・・・加算器、7・・…・装飾音の音程設定用選択ス
イッチ、11・・・・・・ェンベロープ発生回路、12
・・・・・・加算器の加算/減算動作モード選択用のス
イッチ、16・・・・・・クロック発振源、19・・・
・・・装飾音の音程値を多数記憶したメモリ。 第10図 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図 第9図
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a grace note for pre-clap realized by the circuit shown in FIG. 1, and FIG. 3 is a pronunciation assignment circuit shown in FIG. 1. FIG. 4 is a timing chart explaining the operation of the main part of FIG. 1, FIG. 5 is a block diagram showing the main part of another embodiment of the present invention, and FIG. FIG. 7 is a timing chart explaining the operation of FIG. 5, and FIG. 8 is a block diagram showing the essential parts of still another embodiment of the present invention. 9 is a diagram showing an example of a trill musical score realized by the circuit of FIG. 8, and FIG. 10 is a graph showing an example of a musical tone to which grace notes are added generated by the circuit of FIG. 8. 4. .. .. .. .. .. Counter for setting grace note length, 5...
.. ... Adder, 7 ... Selection switch for setting the pitch of grace note, 11 ... Envelope generation circuit, 12
. . . Adder addition/subtraction operation mode selection switch, 16 . . . Clock oscillation source, 19 . . .
...Memory that stores a large number of pitch values for grace notes. Figure 10 Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8 Figure 9

Claims (1)

【特許請求の範囲】[Claims] 1 押圧された鍵に対応する内容のコード信号を発生し
、このコード信号にもとづいて前記押圧鍵の音高の楽音
を発生する電子楽器において、前記押圧鍵の発音区間の
間の所定区間を前記押圧鍵のコード信号に対して所定の
音程を有するコード信号に変調する装置を具え、前記所
定区間の間は前記変調したコード信号にもとづいて押圧
鍵に対して所定の音程の楽音を発生し、前記所定区間以
外のときは前記押圧鍵のコード信号にもとづいて楽音を
発生するようにした電子楽器。
1. In an electronic musical instrument that generates a code signal with content corresponding to a pressed key, and generates a musical tone of the pitch of the pressed key based on this code signal, a predetermined interval between the sounding intervals of the pressed key is comprising a device that modulates the code signal of the pressed key into a code signal having a predetermined pitch, and during the predetermined period, generates a musical tone of a predetermined pitch for the pressed key based on the modulated code signal; The electronic musical instrument generates a musical tone based on the code signal of the pressed key when the period is other than the predetermined period.
JP50117430A 1975-09-29 1975-09-29 electronic musical instruments Expired JPS6012639B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50117430A JPS6012639B2 (en) 1975-09-29 1975-09-29 electronic musical instruments
US05/909,838 US4166405A (en) 1975-09-29 1978-05-26 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50117430A JPS6012639B2 (en) 1975-09-29 1975-09-29 electronic musical instruments

Publications (2)

Publication Number Publication Date
JPS5241516A JPS5241516A (en) 1977-03-31
JPS6012639B2 true JPS6012639B2 (en) 1985-04-02

Family

ID=14711441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50117430A Expired JPS6012639B2 (en) 1975-09-29 1975-09-29 electronic musical instruments

Country Status (1)

Country Link
JP (1) JPS6012639B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4845221A (en) * 1971-10-04 1973-06-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4845221A (en) * 1971-10-04 1973-06-28

Also Published As

Publication number Publication date
JPS5241516A (en) 1977-03-31

Similar Documents

Publication Publication Date Title
JPS6326869Y2 (en)
JPH035758B2 (en)
JPS6157640B2 (en)
JPS5952434B2 (en) electronic musical instruments
JPS6246880B2 (en)
US4083283A (en) Electronic musical instrument having legato effect
JPS6023355B2 (en) electronic musical instruments
US5262581A (en) Method and apparatus for reading selected waveform segments from memory
JPS6048759B2 (en) electronic musical instruments
US4152966A (en) Automatic chromatic glissando
KR930007833B1 (en) Electronic music instrument
US4612839A (en) Waveform data generating system
JPS6012639B2 (en) electronic musical instruments
US4561338A (en) Automatic accompaniment apparatus
JPH0579996B2 (en)
JPS6312393Y2 (en)
JP2636393B2 (en) Automatic performance device
US4183277A (en) Rhythm accent circuit
JPS62223796A (en) Automatic accompanying apparatus
JPS631597B2 (en)
JP2007178890A (en) Automatic playing musical device
JPS62183495A (en) Automatic performer
KR890010787A (en) Electronic musical instrument with rhythm playing function
JPS59140495A (en) Automatically accompanying apparatus for electronic musical instrument
KR830000592B1 (en) Electronic musical instrument