JPS60120475A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS60120475A
JPS60120475A JP22850283A JP22850283A JPS60120475A JP S60120475 A JPS60120475 A JP S60120475A JP 22850283 A JP22850283 A JP 22850283A JP 22850283 A JP22850283 A JP 22850283A JP S60120475 A JPS60120475 A JP S60120475A
Authority
JP
Japan
Prior art keywords
address
circuit
output
image data
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22850283A
Other languages
Japanese (ja)
Inventor
Toichi Kudo
工藤 統一
Hidetaka Suzuki
秀孝 鈴木
Hitoshi Nagakura
永倉 均
Masahiro Adachi
正博 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP22850283A priority Critical patent/JPS60120475A/en
Publication of JPS60120475A publication Critical patent/JPS60120475A/en
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)
  • Processing Or Creating Images (AREA)
  • Control Of Position Or Direction (AREA)

Abstract

PURPOSE:To find a deflection in a short time with a picture processor using an one-dimensional image sensor even when the image forming position repeatedly fluctuates in the vicinity of the reference picture element position by using a detected image forming address. CONSTITUTION:By changing picture data Dv from ''1'' to ''0'' in contrast with a rise detecting circuit 29, the Q1 output and q output of a shift register 38 become ''0'' and ''1'', respectively. Moreover, the output of an AND circuit 41 becomes ''1'' when the lowest order bit n0 of the count value (n) of the 2nd counter 21 is ''1''. When the output of ''1'' of AND circuits 37 and 41 is inputted, a latch circuit 32 latches a reading out address RE outputted from the address converting circuit 22 of a reading out circuit 20 at the time as an image forming address X corresponding to the image forming position of the shadow SH of a sealing line SL at the one-dimensional image sensor of a camera 7 by using the output ''1'' as a latch signal.

Description

【発明の詳細な説明】 ■朱公且 この発明は、−次元イメージセンサを用いた撮像手段を
有する位置補正装置に好適な画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [0010] ■ The present invention relates to an image processing device suitable for a position correction device having an imaging means using a -dimensional image sensor.

W来援4 近時、例えば自動車の組立工程でなされるシーリング作
業をプレーバック形のロボットに行なわせようとする試
みが盛んになされている。
Recently, many attempts have been made to have playback robots perform sealing work, which is performed in the assembly process of automobiles, for example.

ところで、この種のロボツl−にシーリング作業のよう
な比較的緻密な作業を行なわせる場合、ロボット自体の
繰り返し精度及びティーチング精度等に基づく作業誤差
や、ワークの位置決め精度及びワーク間誤差等に基づく
誤差を考慮する必要から、ロボットのアームの先端部に
シーリングノズルの位置を補正するようにした装置を設
ける試みもなされている。
By the way, when this type of robot is used to perform relatively precise work such as sealing work, there are work errors based on the repetition accuracy and teaching accuracy of the robot itself, workpiece positioning accuracy, errors between workpieces, etc. Because of the need to take errors into account, attempts have been made to provide a device at the tip of the robot arm to correct the position of the sealing nozzle.

ところで、このような位置補正装置としては、次のよう
なものが考えられる。
By the way, as such a position correction device, the following can be considered.

すなわち、ロボツ1−のアームの先端部に、−次元イメ
ージセンサを用いた撮像手段等を搭載した駆動機構を設
けて、この駆動機構にシーリングノズルを取り付けてお
く。
That is, a drive mechanism equipped with an imaging means using a -dimensional image sensor is provided at the tip of the arm of the robot 1-, and a sealing nozzle is attached to this drive mechanism.

但し、この駆動機構によってアーム先端部に対して相対
移動する撮像手段及びシーリングノズルの移動方向は、
アームの移動方向であるシーリング方向と例えば直交す
る方向とし、この方向に撮像手段の直線状の撮像視野が
向いているものとする。
However, the direction of movement of the imaging means and sealing nozzle, which are moved relative to the arm tip by this drive mechanism, is as follows:
It is assumed that the direction is perpendicular to the ceiling direction, which is the moving direction of the arm, and that the linear imaging field of the imaging means faces in this direction.

そして、例えば鉄板の継目のシーリングラインに光を当
てて付けた一定幅のライン状の陰影を、前述の駆動機構
に取り付けた撮像手段によって撮像する。
Then, for example, a line-shaped shadow of a constant width created by shining light on a sealing line of a seam of iron plates is imaged by an imaging means attached to the above-mentioned drive mechanism.

そして、ロボットのプレーバック中に、撮像手段から出
力される画像信号を画像処理装置によって処理しながら
、撮像した陰影の結像位置と一次元イメージセンサにお
ける予め定めた基準画素位置との間の偏差を逐次求め、
そのめた偏差に応じて、該偏差が零となるように前述の
駆動機構を動かすことによって、その駆動機構に取り付
けたシーリングノズルとシーリングラインとの位置ずれ
を補正するようにしたものである。
During playback of the robot, the image signal output from the imaging means is processed by the image processing device, and the deviation between the imaging position of the imaged shadow and the predetermined reference pixel position on the one-dimensional image sensor is detected. Find sequentially,
By moving the above-mentioned drive mechanism according to the deviation so that the deviation becomes zero, the positional deviation between the sealing nozzle attached to the drive mechanism and the sealing line is corrected.

画像処理装置は、シーリングノズルとシーリングライン
との位置ずれを検知する機能を果し、撮像手段から出力
される画像信号に基づく1フレ一ム分の画像データを順
次画像メモリに記憶した後、その画像メモリから特定の
アドレス範囲の画像データを、記憶した順番又はその逆
の順番に順次読み出しながら、その読み出した画像デー
タとその画像データが記憶されていたアドレスとに基づ
いて、シーリングラインの陰影の結像位置に対応するア
ドレスを検知し、その検知したアドレスと基準画素に対
応する画像データ柘記憶したアドレス=3− とに基づいて、前述の偏差を演算するようにしている。
The image processing device has the function of detecting a positional deviation between the ceiling nozzle and the ceiling line, and sequentially stores one frame of image data in an image memory based on the image signal output from the imaging means, and then processes the image data. While sequentially reading image data in a specific address range from the image memory in the order in which they were stored or in the reverse order, the shading of the ceiling line is determined based on the read image data and the address where the image data was stored. The address corresponding to the imaging position is detected, and the above-mentioned deviation is calculated based on the detected address and the address stored in the image data corresponding to the reference pixel=3-.

ところで、このような画像処理装置では、処理の高速化
を削るために設定したウィンドウ処理範囲である特定の
アドレス範囲の上限又は下限を示すアドレスから、順番
に画像データを読み出して処理を行なっているため、次
のような問題があった。
By the way, in such an image processing device, image data is sequentially read and processed starting from an address indicating the upper or lower limit of a specific address range, which is a window processing range set to speed up processing. Therefore, there were the following problems.

すなわち、通常シーリンクノズルとシーリングラインと
の位置ずれの変動は小さく、シーリングラインの陰影の
結像位置が基準画素位置の近傍で繰り返し変動する場合
が多いが、このような場合でも、上限又は下限を示すア
ドレスから基準画素に対応するアドレス付近までの画像
データの読み出しを行なわなくてはならないため、前述
の偏差をめるまでの処理時間が不必要に長くなってしま
う問題があった。
In other words, the variation in the positional deviation between the ceiling nozzle and the ceiling line is usually small, and the imaging position of the shadow on the ceiling line often fluctuates repeatedly near the reference pixel position, but even in such cases, the upper or lower limit Since the image data must be read from the address indicating the reference pixel to the vicinity of the address corresponding to the reference pixel, there is a problem in that the processing time required to correct the deviation described above becomes unnecessarily long.

目 的 この発明は、上記の問題点に鑑みてなされたもであり、
上記のようにシーリングラインの陰影の4− 結像位置が基準画素位置の近傍で繰り返し変動している
ような場合でも、短時間に前述の偏差がまるようにする
ことを目的とする。
Purpose This invention was made in view of the above problems,
The object of the present invention is to correct the deviation in a short time even when the imaging position of the shadow of the ceiling line repeatedly fluctuates in the vicinity of the reference pixel position as described above.

青□腹 そのため、この発明による画像処理装置においては、画
像データを読み出す順番を、基準画素に対応する基準ア
ドレスから、この基準アドレスを増加及び減少させる方
向に夫々交互に順を追って変化させることによって得ら
れる続出アドレスの順番とし、その順番に読み出された
画像データと続出アドレスとに基づいて、結像位置に対
応する結像アドレスを検知して、その検知した結像アド
レスと基準アドレスとによって両者の偏差をめている。
Therefore, in the image processing device according to the present invention, the order in which image data is read is changed from the reference address corresponding to the reference pixel to the direction in which the reference address is increased and decreased, respectively. Based on the image data read out in that order and the successive addresses, the imaging address corresponding to the imaging position is detected, and the detected imaging address and the reference address are used as the order of the successive addresses obtained. I am aware of the deviation between the two.

ヌ][討 以下、この発明の実施例を添付図面を参照しながら説明
する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

第1図は、この発明による画像処理装置を適用する位置
補正装置の機構部の構成図である。
FIG. 1 is a configuration diagram of a mechanical section of a position correction device to which an image processing device according to the present invention is applied.

同図において、互いに溶接等で重ね合せたワ−り(板材
)Wr 、W2におけるシーリングラインSLに対応し
て予めティーチングによって定めた作業軌跡を移動する
プレーバック形ロボット1のアーム1aの先端部には、
以下に述べる各部によって構成した制御系を除いた位置
補正装置2を取り付けている。
In the same figure, workpieces (plate materials) Wr, which are overlapped by welding or the like, are attached to the tip of the arm 1a of the playback robot 1, which moves along a work trajectory determined in advance by teaching, corresponding to the ceiling line SL at W2. teeth,
A position correction device 2 excluding a control system composed of various parts described below is installed.

なお、このアーム1aは、矢示A方向に回転するように
なっているが、ロボット1の他の部分を含めて公知のロ
ボットをそのまま利用できるので、その詳細は省略する
The arm 1a is designed to rotate in the direction of arrow A, but since any known robot including the other parts of the robot 1 can be used as is, the details will be omitted.

位置補正装置2において、アーム1aの先端部に取り付
けたブラケット乙には、軸線Rのまわりに取付盤4を揺
動回転させるパルスモータ5及び減速機6等を取り付け
てあり、ブラケット3が図示の姿勢にある時に取付盤4
は、ロボット1の移動方向であるシーリング方向Bと直
交する方向(以下、「位置補正方向」と云う)Cに動く
In the position correction device 2, a pulse motor 5 and a speed reducer 6, etc., which swing and rotate the mounting plate 4 around the axis R are attached to the bracket B attached to the tip of the arm 1a, and the bracket 3 is Mounting board 4 when in position
moves in a direction C (hereinafter referred to as the "position correction direction") perpendicular to the ceiling direction B, which is the moving direction of the robot 1.

そして、この取付盤4には、撮像手段であるMOS又は
CC,D型でNビット(例えば512ビツト)の−次元
イメージセンサカメラ(以下、「カメラ」と略称する)
7と、高圧吹付方式のシーリングノズル8とを次のよう
な条件で取り付けである。
This mounting board 4 is equipped with a MOS or CC, D-type, N-bit (for example, 512-bit) -dimensional image sensor camera (hereinafter abbreviated as "camera") as an imaging means.
7 and a high-pressure spray type sealing nozzle 8 were installed under the following conditions.

すなわち、カメラ7は、その内部の一次元イメージセン
サの配置方向が取付盤4の揺動回転方向、すなわち位置
補正方向Cを含む面と平行となるようにして、ブラケッ
ト3が図示の位置にある時に破線で示すカメラ7の直線
状の撮像視野Eがシーリング方向Bと直交する方向に向
くようにすると共に、カメラ7の光軸りと取付盤4の揺
動回転軸線Rとが一次元イメージセンサの中心位置(N
/2ビツトの画素位置)で直角に交差し、且つ取付盤4
を揺動回転の基準位置で固定した時に光軸りがアーム1
aの回転中心と同軸となるように取り付け、シーリング
ノズル8はその先端部8aが光軸りと軸線Rとを含む面
内に位置し、′且っシーリング方向Bに対して光軸りよ
り若干遅れた位置に位置するように取り付けている。 
゛ なお、シーリングノズル8は、ホルダ9によって取り付
けてあり、又このホルダ日によってシー7− リングノズル8とシーリング材を圧送する可撓性ホース
10とを連結している。
That is, the camera 7 is arranged such that the one-dimensional image sensor therein is arranged parallel to the swing rotation direction of the mounting board 4, that is, the plane including the position correction direction C, and the bracket 3 is in the illustrated position. The linear imaging field of view E of the camera 7, indicated by a broken line, is oriented in a direction perpendicular to the ceiling direction B, and the optical axis of the camera 7 and the swing rotation axis R of the mounting plate 4 are aligned with the one-dimensional image sensor. center position (N
/2 bit pixel position) and intersect at right angles at the mounting board 4.
When fixed at the reference position for rocking rotation, the optical axis is aligned with arm 1.
The tip 8a of the sealing nozzle 8 is located in a plane that includes the optical axis and the axis R, and is slightly away from the optical axis with respect to the sealing direction B. It is installed so that it is located in a delayed position.
Note that the sealing nozzle 8 is attached by a holder 9, and this holder connects the sealing nozzle 8 and a flexible hose 10 for pumping the sealing material.

次に、スポットランプ11は、固定の減速機6に取り付
けたステー12の先端に設けてあり、ロボット1の移動
方向であるシーリング方向Bにおけるシーリングノズル
8の前方斜め上方から平行光線(スポット光)を、撮像
視野Eを含む予め定めた領域に照射して、ワークW2側
にシーリングラインSLに沿った一定幅の陰影SHを付
けるようにしている。
Next, the spot lamp 11 is provided at the tip of the stay 12 attached to the fixed speed reducer 6, and emits parallel light (spot light) from diagonally above the front of the ceiling nozzle 8 in the ceiling direction B, which is the moving direction of the robot 1. is irradiated onto a predetermined area including the imaging field of view E, so that a shadow SH of a constant width along the ceiling line SL is formed on the workpiece W2 side.

スポットランプ13は、やはり減速機6に取り付けたス
テー14の先端に設けて、カメラ7の光軸りに関してス
ポットランプ11と対称な位置に位置するようにしてあ
り、ワークWI I w2の重ね合せが第1図と逆にな
っている場合に用いる。
The spot lamp 13 is also provided at the tip of the stay 14 attached to the reducer 6, and is located at a position symmetrical to the spot lamp 11 with respect to the optical axis of the camera 7, so that the overlapping of the workpieces WI I w2 is prevented. Used when the situation is reversed to that shown in Figure 1.

次に、第2図を参照しながら、位置補正装置2の制御系
に用いるこの発明による画像処理装置の一実施例に就て
説明する。
Next, with reference to FIG. 2, an embodiment of the image processing device according to the present invention used in the control system of the position correction device 2 will be described.

先ず、カメラ7から出力される信号に就で説明すると、
カメラ7は、第1図における撮像視野E8− に入った被撮像部の明暗に応じた第3図(イ)に示す画
像(ビデオ)信号Svと、同図(ロ)に示すスキャニン
グ用のクロックパルス信号Scと、同図(ハ)に示すビ
デオクリア信号Soとを出力する。
First, to explain the signal output from camera 7,
The camera 7 receives an image (video) signal Sv shown in FIG. 3 (a) according to the brightness of the imaged part that has entered the imaging field of view E8- in FIG. 1, and a scanning clock shown in the same figure (b). It outputs a pulse signal Sc and a video clear signal So shown in FIG.

なお、画像信号Svは、アナログ信号で被撮像部が明る
い程信号レベルが高く、逆に暗い程信号レベルが低くな
る。また、クロックパルス信号Scは、画像信号Svの
1フレームにつきN回゛1″になるパルス信号であり、
ビデオクリア信号Soは、1フレームに相当する時間だ
け1″になる信号である。
Note that the image signal Sv is an analog signal, and the brighter the imaged part, the higher the signal level, and conversely, the darker the imaged part, the lower the signal level. Further, the clock pulse signal Sc is a pulse signal that occurs N times "1" per one frame of the image signal Sv,
The video clear signal So is a signal that becomes 1'' for a time corresponding to one frame.

次に1位置ずれ検出機能を果す画像処理装置15におい
て、2値化回路16は、カメラ7からの画像信号Svを
入力して、第1図の撮像視野Eにおけるシーリングライ
ンSLの陰影SHの投影像に対応する画像信号Sv(第
3図(イ)参照)のノツチ部を検出し、その検出したノ
ツチ部の幅に相当する幅だけ1フレームにおいて0″と
なる2値化信号を画像データDv (第3図(ニ)参照
)として出力する。
Next, in the image processing device 15 that performs the function of detecting one positional deviation, the binarization circuit 16 inputs the image signal Sv from the camera 7 and projects the shadow SH of the ceiling line SL in the imaging field of view E in FIG. The notch portion of the image signal Sv (see Fig. 3 (a)) corresponding to the image is detected, and a binarized signal that becomes 0'' in one frame by a width corresponding to the width of the detected notch portion is converted into image data Dv. (See Figure 3 (d)).

データセレクタ17は、後述する第1のカウンタ1Bか
らの書込アドレスWR又はアドレス変換回路22からの
読出アドレスREの何れか一方を選択するためのもので
あり、カメラ7からのビデオクリア信号So(第6図(
ハ)参照)がl′′の時に書込ア]くレスWRを、0″
の時に読出アドレスREを夫々選択する。
The data selector 17 is for selecting either the write address WR from the first counter 1B, which will be described later, or the read address RE from the address conversion circuit 22, and is for selecting the video clear signal So( Figure 6 (
(C)) When WR is l'', write a] write WR to 0''.
The read addresses RE are respectively selected at the time of .

第1のカウンタ(バイナリカウンタ)18は、カメラ7
からのビデオクリア信号Soが0″に立ち下る毎にクリ
アされ、カメラ7からクロックパルス信号Scが入力さ
れる毎にカウンI−値である書込アドレスWRを+1イ
ンクリメン1−する。
The first counter (binary counter) 18 is the camera 7
Each time the video clear signal So from the camera 7 falls to 0'', it is cleared, and each time the clock pulse signal Sc is input from the camera 7, the write address WR, which is the counter I- value, is incremented by +1.

したがって、この第1のカウンタ18から出力される書
込アドレスWRは、カメラ7から出力されるタロツクパ
ルス信号Scに同期して「0」〜rNJまで変化する。
Therefore, the write address WR output from the first counter 18 changes from "0" to rNJ in synchronization with the tarock pulse signal Sc output from the camera 7.

なお、カメラ7として512ビツトのものを用いた場合
、第1のカウンタ18として少なくとも9ピッ1−のバ
イナリカウンタを用意すれば、書込アドレスWRは、0
OOH−IFFnまで変化する。
Note that when a 512-bit camera is used as the camera 7, if a binary counter with at least 9 pips is prepared as the first counter 18, the write address WR will be 0.
It changes from OOH to IFFn.

記憶手段としての画像メモリ(少なくともN×1ビット
の構成容量)1日は、カメラ7からのビデオクリア信号
Soが” 1 ″となってデータセレクタ17が第1の
カウンタ18からの書込アlくレスWRを選択している
時には、その書込アドレスWRに基づいて2値化回路1
6からの画像データDvを順次1フレー11分記憶し、
カメラ7からのビデオクリア信号Soが0゛′となって
データセレクタ17がアドレス変換回路22からの読出
アドレスREを選択している時1′−は、その読出アド
レスREに基づく順番で記憶した画像データDvを順次
出力する。
On one day, the image memory as a storage means (configuration capacity of at least N x 1 bits), the video clear signal So from the camera 7 becomes "1", and the data selector 17 selects the write alarm from the first counter 18. When the write address WR is selected, the binarization circuit 1 is selected based on the write address WR.
The image data Dv from 6 is sequentially stored for 11 minutes per frame,
When the video clear signal So from the camera 7 becomes 0'' and the data selector 17 selects the read address RE from the address conversion circuit 22, 1'- means the images stored in the order based on the read address RE. The data Dv are sequentially output.

なお、第2図では簡略して示しであるが、実際には画像
メモリ19のR/W端子には、例えばビデオクリア信号
Soを反転した信号を入力して、ビデオ信号Soが” 
1 ″の時に書込モードに、又゛0″の時に読出モード
に夫々なるようにしている。
Although it is shown in a simplified manner in FIG. 2, in reality, a signal obtained by inverting the video clear signal So, for example, is input to the R/W terminal of the image memory 19, so that the video signal So becomes "
When the value is 1'', the write mode is set, and when the value is 0, the read mode is set.

アドレス指定手段の機能も果す読出回路20は、11− 例えば9ビツトバイナリカウンタによって構成した第2
0カウンタ21と、この第2のカウンタのカラン1〜値
nを後述する所定の読出アドレスREに変換するリード
オンリメモリ (ROM)からなるアドレス変換回路2
2と、一定周期のクロックパルスckを出力する発振器
23と、第2のカウンタ21の9ビットのカウント値n
の論理積の否定を取るNANDAND回路24振器23
からのクロックパルスckとNANDAND回路24と
の論理積を取るAND回路25と、カメラ7からのビデ
オクリア信号Soを反転するNOT回路26と、AND
回路25とNOT回路26の出力の論理積を取るAND
回路27等とによって構成しである。
The readout circuit 20, which also functions as an addressing means, includes a second readout circuit 20 constituted by, for example, a 9-bit binary counter.
0 counter 21, and an address conversion circuit 2 comprising a read only memory (ROM) that converts the values 1 to n of this second counter into a predetermined read address RE to be described later.
2, an oscillator 23 that outputs a clock pulse ck of a constant period, and a 9-bit count value n of the second counter 21.
NAND AND circuit 24 which takes the negation of the logical product of
An AND circuit 25 that takes the logical product of the clock pulse ck from the NAND AND circuit 24, a NOT circuit 26 that inverts the video clear signal So from the camera 7, and
AND to take the logical product of the outputs of the circuit 25 and the NOT circuit 26
It is composed of a circuit 27 and the like.

そして、第2のカウンタ21は、カメラ7からのビデオ
クリア信号Soが1″から0″に立ち下る毎にクリアさ
れ、そのカウント値nが000 HとなってNANDA
ND回路24が” 1 ″となることにより開<AND
回路25及びビデオクリア信号Soが0″となってNO
T回路26の12− 出力が”1”となることにより開<AND回路27を介
して発振器23からのクロックパルスckが入力される
毎に、その各立ち下りでカウント値nを+1インクリメ
ントする。
The second counter 21 is cleared every time the video clear signal So from the camera 7 falls from 1'' to 0'', and the count value n becomes 000H and the NAND
When the ND circuit 24 becomes "1", it opens <AND
The circuit 25 and video clear signal So become 0'' and NO.
When the 12- output of the T circuit 26 becomes "1", it is opened.

したがって、この第2のカウンタ21のカウント値nは
、ビデオクリア信号Soが1″から0″に立ち下った時
、すなわち1フレ一ム分の画像データDvが画像メモリ
1日に記憶された時点からクロックパルスckの周期で
000■からl FFHまで変化する。
Therefore, the count value n of the second counter 21 is determined when the video clear signal So falls from 1'' to 0'', that is, when the image data Dv for one frame is stored in the image memory on one day. It changes from 000■ to lFFH with the period of the clock pulse ck.

アドレス変換回路22を構成するROMの各アドレスに
は、表Iに示すような内容を予め書き込んである。
Contents shown in Table I are written in advance in each address of the ROM constituting the address conversion circuit 22.

すなわち、アドレスOOOHには、カメラ7の一次元イ
メージセンサの総画素数が512の場合、中心画素に対
応する0FFI((255)なる基準アドレスを、奇数
アドレス(00in、003H。
That is, when the total number of pixels of the one-dimensional image sensor of the camera 7 is 512, the address OOOH is a reference address of 0FFI ((255) corresponding to the center pixel, and an odd number address (00in, 003H).

005■・・・・・・)には、夫々基準アドレスOFF
H(255)から+1ずつ増加させた読出アドレス10
0H(256)、l0IT((257)、1021((
258)、・・・・を、偶数アドレス(002TI、0
04H,00611,・・・・・)には、夫々基準アド
レス0FFrr(255)から−1ずつ減少させた読出
アドレスorErt(25u、0FDH(253)。
005■......), the reference address is OFF.
Read address 10 increased by +1 from H (255)
0H(256), l0IT((257), 1021((
258), ..., even address (002TI, 0
04H, 00611, . . . ) are read addresses orErt (25u, 0FDH (253)) that are decreased by -1 from the reference address 0FFrr (255), respectively.

OFCH(252)、・・・・・を夫々書き込んである
OFCH (252), . . . are written respectively.

このようにしておけば、第2のカウンタ21のカラント
イ直n(OOOt+〜IFFH)によってアドレス変換
器!822のROMをアドレシングすることにより、続
出アドレスR,Eを基準アドレスo。
If this is done, the address converter will be converted to the address converter by the number (OOOt+~IFFH) of the second counter 21. By addressing the ROM of 822, the successive addresses R and E are converted to the reference address o.

F IIから、この基?(リアドレスOF F Hを増
加及び減少させる方向に夫々交互に順を追って変化させ
ることができる。
From F II, this group? (The rear address OF F H can be sequentially changed in the directions of increasing and decreasing, respectively.

換言すれば、このアドレス変換回路22から出力される
読出アドレスREは、夫々基準アドレス0FFHから+
]、、−1.+2.−2. +3.−3、・・・・・ 
変化した値になる。
In other words, the read addresses RE output from the address conversion circuit 22 are respectively from the reference address 0FFH to +
],,-1. +2. -2. +3. -3,...
The value will change.

したがって、データセレクタ17が読出回路20のアド
レス変換回路22からの読出アドレスREを選択いして
いれば、画像メモリ1日から基準アドレスOF F t
rを基点にそこから近いアドレス順に画像データDvを
読み出すことができる。
Therefore, if the data selector 17 selects the read address RE from the address conversion circuit 22 of the read circuit 20, the reference address OF F t from the image memory 1st
The image data Dv can be read out in the order of addresses close to r starting from there.

表■ 次に、検知回路28は、画像メモリ1日から読み出され
た画像データDvが0″からl″に立ち上ったことを検
知する立上検知回路2日と。
Table ■Next, the detection circuit 28 is a rise detection circuit 2nd which detects that the image data Dv read from the image memory 1st has risen from 0'' to 1''.

画像データDvが1″から0″に立ち下ったことを検知
する立下検知回路30と、両検知回路15− 29.30の出力の論理和を取るOR回路31と、この
OR回路31の出力に基づいて、アドレス変換回路22
の読出アドレスREをラッチするラッチ回路32と、読
出回路20におけるNOT回路2日の出力が1″となっ
ている間のみ、発振器23からのクロックパルスckを
立上及び立下検知回路29.30に出力するAND回路
33等とによって構成しである。
A fall detection circuit 30 that detects that the image data Dv falls from 1'' to 0'', an OR circuit 31 that takes the logical sum of the outputs of both detection circuits 15-29, and 30, and an output of this OR circuit 31. Based on the address conversion circuit 22
The latch circuit 32 that latches the read address RE of the oscillator 23 and the NOT circuit in the read circuit 20 output the clock pulse ck from the oscillator 23 only while the output on the 2nd day is 1''. It is composed of an AND circuit 33, etc., which outputs an output to the output signal.

立上検知回路2日は、図示を省略しているがビデオクリ
ア信号Soが0″から1′′に立ち上った時点でクリア
されると共に、Q1= ”1= 。
Although not shown, the rising detection circuit 2 is cleared when the video clear signal So rises from 0'' to 1'', and Q1="1=".

Q2=゛1″となるようにデータがプリセットされ、A
ND回路33を介してクロックパルスckが入力される
毎にその各立ち上りで画像メモリ1日からの画像データ
Dvをシフトしていく2ビツトのシフトレジスタ34と
、このシフトレジスタ34のQ1出力とQ2出力との排
他的論理和を取るEX−OR回路35と、このEX−O
R回路35の出力+Q+出力、及び読出回路20におけ
る第2のカウンタ21のカウント値nの最下位ビー16
− ツト(LSB)noを反転するNOT回路3日の出力の
論理積を取るAND回路37等とによって構成しである
The data is preset so that Q2=゛1'', and A
A 2-bit shift register 34 shifts image data Dv from the first day of the image memory at each rising edge every time a clock pulse ck is inputted via the ND circuit 33, and a Q1 output and a Q2 output of this shift register 34. EX-OR circuit 35 that takes exclusive OR with the output and this EX-OR circuit 35
The output +Q+ output of the R circuit 35 and the lowest bead 16 of the count value n of the second counter 21 in the readout circuit 20
- It is constituted by an AND circuit 37, etc., which takes the logical product of the outputs of the NOT circuit and the output of the third day.

このように構成すると、画像メモリ1日から前述の読出
アドレスREの順番で読み出された画像データDvが、
シーリングラインSLの陰影S Hに対応するデータ゛
0″からスポットランプ11又は13によって明るく照
射されている部分に対応するデータ゛1″に変化(立ち
上る)することによって、シフトレジスタ34のQ1出
力が1″でQ2出力が0″になり、且つ第2のカウンタ
21のカウント値nの最下位ビットn。が0″の時、す
なわちアドレス変換回路22から出力される読出アドレ
スREが、基準アドレスOF F Hを含めてそれより
小さい値の時にのみ、AND回路37の出力が1″とな
る。
With this configuration, the image data Dv read out from the image memory 1st in the order of the readout address RE described above,
The Q1 output of the shift register 34 changes (rises) from data ``0'' corresponding to the shadow SH of the ceiling line SL to data ``1'' corresponding to the portion brightly illuminated by the spot lamp 11 or 13, so that the Q1 output of the shift register 34 becomes 1''. , the Q2 output becomes 0'', and the least significant bit n of the count value n of the second counter 21. The output of the AND circuit 37 becomes 1'' only when is 0'', that is, when the read address RE output from the address conversion circuit 22 is smaller than the reference address OFFH, including the reference address OFFH.

次に、立下検知回路30は、やはり図示を省略している
がビデオクリア信号Soが0″から1″に立ち上った時
点でクリアされると共に、Q+ = O” 、Q2 =
 ”O=となるようにデータがプリセットされ、AND
回路33を介してクロックパルスckが入力される毎に
その各立ち上りで画像メモリ1日からの画像データDv
をシフトしていく2ビツトのシフトレジスタ38と、こ
のシフトレジスタ38のQ1出力とQ2出力との排他的
論理和を取るEX−OR回路3日と、 このEX−OR
回路3日の出力+Q+出力を反転するNOT回路40の
出力、及び第2のカウンタ21のカウント値nの最下位
ビットnoの論理積を取るAND回路41等とによって
構成しである。
Next, although not shown, the fall detection circuit 30 is cleared when the video clear signal So rises from 0'' to 1'', and Q+ = O'', Q2 =
The data is preset so that “O=”, and
Every time the clock pulse ck is input through the circuit 33, the image data Dv from the image memory 1st is displayed at each rising edge.
A 2-bit shift register 38 that shifts
It is composed of the output of a NOT circuit 40 which inverts the output +Q+ of the third circuit, and an AND circuit 41 which takes the AND of the least significant bit no of the count value n of the second counter 21.

このように構成すると、立上検出回路2日とは逆に、画
像データDvが1″がら0゛′に変化することによって
、シフトレジスタ38のQ1出力が0″でQ2出力が1
″になり、且つ第2のカウンタ21のカウント値nの最
下位ビットn(1が” 1 ″の時、すなわち読出アド
レスREが基準アドレス0FFHより大きい時にのみ、
AND回路41の出力が1″となる。
With this configuration, contrary to the rise detection circuit 2, when the image data Dv changes from 1'' to 0'', the Q1 output of the shift register 38 is 0'' and the Q2 output is 1''.
”, and only when the least significant bit n (1 of the count value n of the second counter 21 is “1”, that is, when the read address RE is larger than the reference address 0FFH,
The output of the AND circuit 41 becomes 1''.

なお、このように作用する立上及び立下検知回路29.
30を設けた理由は、シーリングラインSLの陰影SH
の一方のエツジのみを常に検知するようにして、検知精
度を向上させるためであり、画像メモリ1日をアクセス
する方向によって検知仕様を異ならせたのは、アクセス
する方向によって処理順序が時系列的に逆になるためで
ある。
Note that the rise and fall detection circuit 29. which operates in this manner.
The reason for providing 30 is the shadow SH of the ceiling line SL.
This is to improve detection accuracy by always detecting only one edge of the image memory. This is because it is the opposite.

そして、ラッチ回路32は、OR回路31を介して立上
又は立下検知回路29.30におけるAND回路37.
41の” 1 ″なる出力が入力されると、それをラッ
チ信号として、その時読出口路20のアドレス変換回路
22から出力されている続出アドレスREを、カメラ7
の一次元イメージセンサにおけるシーリングラインSL
の陰影SHの結像位置に対応する結像アドレスXとして
ラッチする。
The latch circuit 32 is connected via the OR circuit 31 to the AND circuits 37 .
When the output "1" of 41 is input, it is used as a latch signal and the subsequent address RE outputted from the address conversion circuit 22 of the readout path 20 at that time is sent to the camera 7.
Ceiling line SL in one-dimensional image sensor
The image forming address X corresponding to the image forming position of the shadow SH is latched.

演算回路42は、ラッチ回路32にラッチされている結
像アドレスXと、データレジスタ43に予め書き込んで
ある基準アドレスOF F Hとの偏差ΔXをめると共
に、そのめた偏差ΔXをK(定数)倍した数値データに
ΔXをパルスモータ5を駆動するコントローラ44に出
力する。
The arithmetic circuit 42 calculates the deviation ΔX between the imaging address X latched in the latch circuit 32 and the reference address OF ) The multiplied numerical data is multiplied by ΔX and outputted to the controller 44 that drives the pulse motor 5.

19− なお、当然のことながら、シーリングノズル8の先端と
シーリングラインSLとが一致して、陰影SHの結像位
置がカメラ7の一次元イメージセンサにおける基準画素
である中心画素位置にきていれば偏差ΔXはrOJとな
り、位置ずれしていればその位置ずれ方向及び位置ずれ
量に応じた正又は負の値となる。
19- It should be noted that, as a matter of course, the tip of the ceiling nozzle 8 and the ceiling line SL should match and the imaging position of the shadow SH should be at the center pixel position, which is the reference pixel in the one-dimensional image sensor of the camera 7. In this case, the deviation ΔX becomes rOJ, and if there is a positional deviation, it becomes a positive or negative value depending on the direction and amount of the positional deviation.

また、定数には、コントローラ44に数値データαを与
えた時に、コントローラ44によって駆動されるパルス
モータ5が回転して、カメラ7も回転し、それによって
陰影SHの結像位置がアドレス値にしてβだけ動いたと
した場合、β/αによって決定する。
The constant also includes that when numerical data α is given to the controller 44, the pulse motor 5 driven by the controller 44 rotates and the camera 7 also rotates, thereby changing the imaging position of the shadow SH to the address value. If it moves by β, it is determined by β/α.

コントローラ44は、演算回路42からの数値データに
ΔXに応じた駆動パルスをパルスモータ5に出力して、
取付盤4に取り付けたカメラ7の光軸り及びシーリング
ノズル8の先端部8aの位置補正を行なう。
The controller 44 outputs a drive pulse according to ΔX to the numerical data from the arithmetic circuit 42 to the pulse motor 5,
The optical axis of the camera 7 attached to the mounting board 4 and the position of the tip 8a of the sealing nozzle 8 are corrected.

したがって、以上のように構成された位置補正装置を取
り付けたロボット1を用いて、カメラ720− の直線状の撮像視野EにシーリンクラインSLが交差す
る条件のみを満したラフなティーチング作業を行なった
後、そのティーチングデータに基づいてロボット1をプ
レーバックしても、画像処理装置15が、カメラ7によ
って撮像したシーリングラインSLの陰影SHの一次元
イメージセンサにおける結像位置と中心画素位置との偏
差ΔXを速やかに検出して、その偏差ΔXに応じた数値
データにΔXをコントローラ44に出力し、コントロー
ラ44がその数値データにΔXに応じてパルスモータ5
を回転させてシーリングノズル8の先端を、常にシーリ
ンクラインSL上に位置させるようにするので、シーリ
ングラインSLに沿った正確なシーリングを行なうこと
ができる。
Therefore, using the robot 1 equipped with the position correction device configured as described above, rough teaching work is performed that satisfies only the condition that the ceiling line SL intersects with the linear imaging field of view E of the camera 720-. After that, even if the robot 1 is played back based on the teaching data, the image processing device 15 calculates the difference between the imaging position and the center pixel position on the one-dimensional image sensor of the shadow SH of the ceiling line SL imaged by the camera 7. The deviation ΔX is promptly detected, ΔX is outputted to the controller 44 as numerical data corresponding to the deviation ΔX, and the controller 44 controls the pulse motor 5 according to the numerical data ΔX.
Since the tip of the sealing nozzle 8 is always positioned on the sealing line SL by rotating the sealing nozzle 8, accurate sealing can be performed along the sealing line SL.

勿論ワークWr 、W2の重ね合せ誤差や作業エリアへ
の位置決゛め誤差等があっても、それ等の誤差を充分に
吸収することもできる。
Of course, even if there is an error in overlapping the workpieces Wr and W2 or an error in positioning them to the work area, these errors can be sufficiently absorbed.

しかも、画像処理装置15においては、画像メモリ1日
からの画像データDvを読み出す順番を、位置ずれが発
生していない時にシーリングラインSLの陰影SHが結
像するカメラ7における一次元イメージセンサの中心画
素位置に対応する基準アドレスOF F IIを中心に
して、そこから近い順に読み出すようにしているので、
シーリングノズル8の先端とシーリングラインSLとの
位置すれの変動が小さく、シーリングラインSLの陰影
SHの結像位置が中心画素位置の近傍で繰り返し変動し
ている場合でも、非常に短時間に位置ずれを示す偏差Δ
Xをめることが可能となる。
Moreover, in the image processing device 15, the order in which the image data Dv from the image memory 1 are read out is set at the center of the one-dimensional image sensor in the camera 7, where the shadow SH of the ceiling line SL forms an image when no positional shift occurs. Since the reference address OF F II corresponding to the pixel position is the center and the data is read in order of proximity from there,
Even if the fluctuation in the positional misalignment between the tip of the ceiling nozzle 8 and the ceiling line SL is small and the imaging position of the shadow SH on the ceiling line SL repeatedly fluctuates in the vicinity of the center pixel position, the positional misalignment will occur in a very short time. The deviation Δ
It becomes possible to add X.

そして、このような画像処理装置15を備えていれば、
次のような場合に大変効果がある。
If such an image processing device 15 is provided,
It is very effective in the following cases:

すなわち、画像データDvの中に、シーリングラインS
Lの陰影S Hに対応するデータと共に、それとあまり
区別が付かない何らかの陰影に対応するデータが、陰影
S Hの結像アドレスより基準アドレスから離れたとこ
ろに複数台まれているような場合、前述の画像処理装置
15にあっては、そのような陰影の結像位置を検知する
こなく陰影SHの結像位置のみを速やかに検知できる。
That is, there is a ceiling line S in the image data Dv.
If data corresponding to the shadow SH of L and data corresponding to some shadow that is not very distinguishable from it are stored in multiple units at a location farther from the reference address than the imaging address of the shadow SH, the above-mentioned procedure will be applied. The image processing device 15 can quickly detect only the imaging position of the shadow SH without detecting the imaging position of such a shadow.

このことは、次のような事例と対比すると一段と明瞭に
なる。
This becomes even clearer when compared with the following example.

すなわち、上記のような陰影に対応するデータが画像デ
ータDvに含まれている場合、従来例として掲げた処理
によって行なうと、一旦陰影S Hを含む全ての陰影の
結像位置を検知して、新たなメモリに記憶した後、その
メモリから検知した結像位置データを順次読み出して基
準アドレスに近いもの選び出す処理を行なわなければな
らす、処理に多くの時間を要する。
In other words, when the image data Dv includes data corresponding to the shadows as described above, if the conventional processing is performed, the imaging positions of all the shadows including the shadows SH are detected, After storing data in a new memory, it is necessary to sequentially read out the detected imaging position data from the memory and select data close to the reference address, which takes a lot of time.

なお、処理時間が長くなると、画像信号Svのサンプリ
ング時間内に処理を終了しきれなくなり、延いてはロボ
ットの高速移動時における位置補正精度が悪くなってし
まう。
Note that if the processing time becomes longer, the processing cannot be completed within the sampling time of the image signal Sv, and as a result, the accuracy of position correction during high-speed movement of the robot deteriorates.

次に、画像処理装置の他の実施例に就て説明する。Next, another embodiment of the image processing device will be described.

第4図は、マイクロコンピュータを用いた画像処理装置
の実施例を示す構成図である。
FIG. 4 is a block diagram showing an embodiment of an image processing device using a microcomputer.

同図において、画像処理装置45は、中央処理装置(c
po)46. プログラムメモリ(ROM)47、デー
タメモリ(RAM)4B、入力ポート23− (I/P)49.及び出力ポート(0/P)50からな
るマイクロコンピュータ51と、前実施例と同様な2値
化回路16とによって構成してあり、CPU46が第5
図に示すフロー図に基づくプログラムを実行することに
よって、前実施例の画像処理装置15と同様な機能を果
す。
In the figure, the image processing device 45 is a central processing unit (c
po)46. Program memory (ROM) 47, data memory (RAM) 4B, input port 23- (I/P) 49. and an output port (0/P) 50, and a binarization circuit 16 similar to the previous embodiment.
By executing a program based on the flowchart shown in the figure, the image processing apparatus 15 performs the same functions as the image processing apparatus 15 of the previous embodiment.

なお、マイクロコンピュータ51の入力ボート4日には
、2値化回路16からの画像データDvと、カメラ7か
らのクロックパルス信号Sc及びビデオクリア信号So
とが入力され、出力ポート50からは、数値データΔ■
 (前実施例のKAXに相当する)がコントローラ44
に出力される。
Note that the input port 4 of the microcomputer 51 receives the image data Dv from the binarization circuit 16, the clock pulse signal Sc from the camera 7, and the video clear signal So.
is input, and from the output port 50, numerical data Δ■
(corresponding to KAX in the previous embodiment) is the controller 44
is output to.

以下、第5図のフロー図を順を追って説明する。The flowchart shown in FIG. 5 will be explained step by step below.

5TEP l カウンタCNにRAM4Bのデータ格納
エリアの先頭アドレスM1を書き込む。
5TEP l Write the start address M1 of the data storage area of RAM4B to counter CN.

5TEP 2 カメラ7からのビデオクリア信号SO(
第3図(ハ)参照)が” o ”から1″に立ち上るま
で特機する。
5TEP 2 Video clear signal SO from camera 7 (
(see Fig. 3 (c))) rises from "o" to 1".

STE’P 3 カメラ7からのクロックパルス信号S
c(第3図(ロ)参照)の1″から0″への24− 立ち下りをチェックし、立ち下った時に5TEP 4に
進む。
STE'P 3 Clock pulse signal S from camera 7
24- Check the fall from 1'' to 0'' in c (see Figure 3 (b)), and when it falls, proceed to 5TEP 4.

5TEP42値化回路1日からの画像データDvを取り
込む。
5TEP4 binarization circuit takes in the image data Dv from the 1st day.

5TEP 5 カウンタCNが示すRAM48のアドレ
スに5TEP 4で取り込んだ画像データDvを記憶す
る。
5TEP 5 Stores the image data Dv captured in 5TEP 4 at the address of the RAM 48 indicated by the counter CN.

5TEP 6 カウンタCNのアドレスを+1インクリ
メントする。
5TEP 6 Increment the address of counter CN by +1.

5TEP 7 ビデオクリア信号Soが” 1 ″がら
0″に立ち下って1フレ一ム分の画像データDvの取り
込みが終了したか否かをチェックし、終了していなけれ
ば5TEP 3に戻って5TEP 3〜7までの処理を
繰り返し、終了していれば5TEP 8に進む。
5TEP 7 Check whether the video clear signal So falls from "1" to 0" and capture of image data Dv for one frame has been completed. If not, return to 5TEP 3 and proceed to 5TEP 3. Repeat the processes up to 7, and if completed, proceed to 5TEP 8.

このようにして、■フレーム分の画像データD v t
t RA M 48のデータ格納エリア(画像メモリに
相当する)に記憶する。
In this way, the image data for ■frames D v t
t RAM 48 data storage area (corresponding to image memory).

但し、上記のように一次元イメージセンサの1画素分ず
つデータを取り込む場合、クロックパルス信号Scの周
期(例えば1.36μ5ec)では通常のCPUで処理
しきれないので1例えばクロックパルス信号Scをm分
周すると共に、シリアルの画像データDvt!:mビッ
トのパラレルデータに変換して、上記m分周した信号に
同期してmビットのパラレルデータを一度に取り込むよ
うにすると良い。
However, when acquiring data for each pixel of a one-dimensional image sensor as described above, the cycle of the clock pulse signal Sc (for example, 1.36μ5ec) cannot be processed by a normal CPU, so for example, if the clock pulse signal Sc is Along with frequency division, serial image data Dvt! : It is preferable to convert it into m-bit parallel data and import the m-bit parallel data at once in synchronization with the m-divided signal.

5TEP 8 カウンタCNを0″にリセットすると共
に、レジスタTE、Toに夫々゛1″を書き込む。
5TEP 8 Reset counter CN to 0'' and write 1'' to registers TE and To, respectively.

5TEP 9 カウンタC’Nのカラントイ直(CN)
と、ROM47に格納した表■のメモリマツプに示す読
出アドレステーブルの先頭アドレスM2とに基づいて、
アドレスY=2(CN)十M2.を演算する。
5TEP 9 Counter C'N's Karatoi direct (CN)
Based on the start address M2 of the read address table shown in the memory map of Table 3 stored in the ROM 47,
Address Y=2(CN)+M2. Calculate.

なお、このようなアドレスM2から+2ずつ変化するア
ドレスYを演算するのは、読出アドレスIyC前実施例
の読出アドレスREに相当する)が表■に示すように2
バイト仕様となっているためである。
Note that the calculation of the address Y that changes by +2 from the address M2 is performed when the read address IyC (corresponding to the read address RE in the previous embodiment) is 2 as shown in Table 3.
This is because it is a byte specification.

表■ また、表■には基準アドレス0OFF(255)を含め
て5つ分の読出アドレスIYL/か示していないが、ア
ドレス(M2+10)以下には、10進数で252,2
58,251,259,250゜260、・・・・・・
のように続く読出アドレスIyが順27一 番に格納されている。
Table ■ Table ■ also does not show only five read addresses IYL/ including the reference address 0OFF (255), but the addresses below address (M2+10) are 252, 2 in decimal.
58,251,259,250°260,...
The following read addresses Iy are stored in the order 27 first.

5TEPIOROM 47のアドレスY(最初はM2)
から読出アドレスIYを読み出す。
5 TEPIOROM 47 address Y (initially M2)
Read the read address IY from.

5TEPII 5TEPIOで読み出した読出アドレス
ryに基づいてRAM49から画像データDvを読み出
す。
5TEPII Reads the image data Dv from the RAM 49 based on the read address ry read at 5TEPIO.

5TIEP ] 2 カウンタCNのカラントイ直[:
CN)が「0」又は偶数か否かをチェックし、「0」又
は偶数なら5TEP13に進み、(CN)が奇数なら5
TEP16に進む。
5TIEP ] 2 Counter CN KARANTOI Direct [:
Check whether CN) is "0" or an even number. If it is "0" or an even number, proceed to 5TEP13; if (CN) is an odd number, proceed to 5
Proceed to TEP16.

5TEP13 5TEPIIで読み出した画像データD
vが1″か否かをチェックし、1″なら 5TEP14に進み、0″なら5TEP15に進む。
5TEP13 Image data D read out with 5TEPII
It is checked whether v is 1'' or not, and if it is 1'', proceed to 5TEP14, and if it is 0'', proceed to 5TEP15.

5TEP14 レジスタTEの内容(TE)が0″か否
かをチェックし、” o ″なら5TEP20に進み、
1″なら5THP15に進む。
5TEP14 Check whether the contents of register TE (TE) is 0" or not. If "o", proceed to 5TEP20,
If it is 1″, proceed to 5THP15.

なお、5TEP13.14では、読み出した画像データ
Dvの立ち上りを検知している。
Note that in 5TEP13.14, the rising edge of the read image data Dv is detected.

5TEP15 レジスタTEに5TEPIIで読み出し
た画像データDvを書き込んだ後、5TEP19に進む
5TEP15 After writing the image data Dv read in 5TEPII to the register TE, the process advances to 5TEP19.

28− 5TEP]6 5TEPIIで読み出した画像データD
vが0″か否かをチェックし、” o ”なら5TEP
17に進み、” 1 ”なら5TEP18に進む。
28-5TEP]6 Image data D read out with 5TEPII
Check whether v is 0" or not, if "o", 5TEP
Proceed to 17, and if "1", proceed to 5TEP18.

5TEP17 レジスタToの内容(TO)が1″か否
かをチェックし、” 1 ″なら5TEP20に進み、
” o ”なら5TEP18に進む。
5TEP17 Check whether the contents of register To (TO) is 1" or not. If it is "1", proceed to 5TEP20,
If “o”, proceed to 5TEP18.

なお、5TEPi6.17では、読み出した画像データ
Dvの立ち下りを検知している。
Note that in 5TEPi6.17, the falling edge of the read image data Dv is detected.

5TEP 1 g レジスタToに5TEP11で読み
出した画像データDvを書き込む。
5TEP 1 g Writes the image data Dv read in 5TEP11 to register To.

5TEP19 カウンタCNのカウント値(CAN)を
+1インクリメントした後、5TEP 9に戻って5T
EP 9〜19の処理を繰り返す。
5TEP19 After incrementing the count value (CAN) of counter CN by +1, return to 5TEP 9 and 5T
Repeat the process of EP 9-19.

5TEP20 5TEPIOで読み出した読出アドレス
Iy(これが結像アドレスである)と、基準アドレスT
o(OOFFH)及び定数にとに基づいて、数値データ
ΔI=K(Iy Io)を演算する。
5TEP20 Read address Iy read out at 5TEPIO (this is the imaging address) and reference address T
Numerical data ΔI=K(Iy Io) is calculated based on o(OOFFH) and constants.

5TEP21 5TEP20でめた数値データム工をコ
ントローラ44に出力して5TEP 1に戻る。
5TEP21 Output the numerical datum obtained in 5TEP20 to the controller 44 and return to 5TEP1.

なお、」二記各実施例では、2値化回路16によって形
成した画像データDvを処理するようにした例に就で述
べたが、これに限るものではなく、2値化回路16の代
りにA7n変換器を用いて画像データを形成するように
し−Cも良い。
In each of the embodiments described in Section 2, an example was described in which the image data Dv formed by the binarization circuit 16 was processed, but the invention is not limited to this, and instead of the binarization circuit 16, It is also possible to use an A7n converter to form image data.

但し、そのようにした場合、立ち上り又は立ち下りの検
知をする代りに、撮像対象の明暗を示す画像データが一
定値以上増加する方向又は減少する方向に変化したか否
かを検知する必要がある。
However, in this case, instead of detecting the rise or fall, it is necessary to detect whether the image data indicating the brightness or darkness of the imaged object has changed in the direction of increasing or decreasing by a certain value or more. .

仇−■ 以上説明してきたように、この発明による画像処理装置
にあっては、記憶手段から画像データを読み出す順番を
、−次元イメージセンサにおける基準画素に対応する基
準アドレスから、この基準アドレスを増加及び減少させ
る方向に夫々交互に順髪追って変化させることによって
得られる読出アドレスの順番とし、その順番に読み出さ
れた画像データと読出アドレスとに基づいて、撮像対象
の結像位置に対応する結像71−レスを検知して、その
検知した結像アドレスと基準アドレスとによって両者の
偏差をめるようにしたので、撮像対象の結像位置が一次
元イメージセンサによりける予め定めた基準画素位置の
近傍で繰り返し変動しているような場合でも、短時間に
上記偏差をめることが可能となる。
-■ As explained above, in the image processing device according to the present invention, the order in which image data is read from the storage means is increased from the reference address corresponding to the reference pixel in the -dimensional image sensor by increasing this reference address. The order of the readout addresses is obtained by sequentially changing the readout addresses in the direction of increasing Since the image 71-res is detected and the deviation between the two is calculated based on the detected image forming address and the reference address, the image forming position of the object to be imaged is set to the predetermined reference pixel position by the one-dimensional image sensor. Even if there are repeated fluctuations in the vicinity of , it is possible to correct the deviation in a short time.

そのため、この画像処理装置を用いた位置補正装置によ
って、例えばシーリングノズル1〜のシーリングノズル
の位置補正を行なえば、ロボットの作業精度及び速度が
向」ニする効果がある。
Therefore, if the position correction device using this image processing device corrects the position of the sealing nozzles 1 to 1, for example, the working accuracy and speed of the robot can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明による画像処理装置を適用する位置
補正装置の機構部の構成図、 第2図は、第1図の位置補正装置の制御系に用いるこの
発明による画像処理装置の一実施例を示すブロック図、 第3図は、第2図の動作説明に供する各部の信号波形図
、 第4図は、この発明による画像処理装置の他の実施例を
示すブロック図、 31− 第5図は、第4図のCP Uの動作説明に供するフロー
図である。 1・・・ロボット 2・・・位置補正装置5・・・パル
スモータ 7・・・カメラ(撮像手段) 8・・・シーリングノズル 15・・・画像処理装置1
6・・・2値化回路 1日・・・画像メモリ(記憶手段
) 20・・・読出回路(アドレス指定手段の機能も含む)
28・・・検知回路 42・・・演算回路32−
FIG. 1 is a configuration diagram of a mechanical section of a position correction device to which the image processing device according to the present invention is applied, and FIG. 2 is an implementation of the image processing device according to the present invention used in the control system of the position correction device shown in FIG. A block diagram showing an example; FIG. 3 is a signal waveform diagram of each part for explaining the operation of FIG. 2; FIG. 4 is a block diagram showing another embodiment of the image processing device according to the present invention; 31-5 This figure is a flow diagram for explaining the operation of the CPU in FIG. 4. 1... Robot 2... Position correction device 5... Pulse motor 7... Camera (imaging means) 8... Ceiling nozzle 15... Image processing device 1
6...Binarization circuit 1st...Image memory (storage means) 20...Reading circuit (including the function of addressing means)
28...Detection circuit 42...Arithmetic circuit 32-

Claims (1)

【特許請求の範囲】 1 ライン状の撮像対象を、それに交差する方向に直線
状の撮像視野を向けて撮像する一次元イメージセンサを
用いた撮像手段から出力される画像信号に基づく1フレ
一ム分の画像データを順次記憶する記憶手段と、 前記−次元イメージセンサにおける予め定めた基準画素
に対応する画像データを記憶した前記記憶手段のアドレ
スを基準アドレスとして指定するアドレス指定手段と、 このアドレス指定手段によって指定した基準アドレスか
ら、該基準アドレスを増加及び減少させる方向に夫々交
互に順を追って変化させることによって得られる読出ア
ドレスの順番で、前記記憶手段から画像データを読み出
す読出手段と、この読出手段によって順次読み出した画
像データと前記読出アドレスとに基づいて、前記−次元
イメージセンサにおける前記撮像対象の結像位置に対応
する読出アドレスを結像アドレスとして検知する検知手
段と。 この検知手段よって検知した結像アドレスと前記基準ア
ドレスとの偏差を演算する演算手段とによって構成した
ことを特徴とする画像処理装置。
[Claims] 1. One frame based on an image signal output from an imaging means using a one-dimensional image sensor that images a linear imaging target with a linear imaging field directed in a direction intersecting the linear imaging target. storage means for sequentially storing image data corresponding to a predetermined reference pixel in the -dimensional image sensor; and addressing means for specifying, as a reference address, an address of the storage means storing image data corresponding to a predetermined reference pixel in the -dimensional image sensor; reading means for reading image data from the storage means in the order of readout addresses obtained by sequentially changing the reference address in increasing and decreasing directions from a reference address designated by the storage means; Detection means for detecting a readout address corresponding to an imaging position of the imaging target in the -dimensional image sensor as an imaging address based on the image data sequentially read by the means and the readout address. An image processing apparatus comprising: a calculation means for calculating a deviation between the imaging address detected by the detection means and the reference address.
JP22850283A 1983-12-05 1983-12-05 Picture processor Pending JPS60120475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22850283A JPS60120475A (en) 1983-12-05 1983-12-05 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22850283A JPS60120475A (en) 1983-12-05 1983-12-05 Picture processor

Publications (1)

Publication Number Publication Date
JPS60120475A true JPS60120475A (en) 1985-06-27

Family

ID=16877448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22850283A Pending JPS60120475A (en) 1983-12-05 1983-12-05 Picture processor

Country Status (1)

Country Link
JP (1) JPS60120475A (en)

Similar Documents

Publication Publication Date Title
US5049028A (en) Control system of multi-joint arm robot apparatus
US4294543A (en) Optical system for developing point coordinate information
JP2763041B2 (en) Auto focus camera
US5739912A (en) Object profile measuring method and apparatus
TWI526671B (en) Board-warping measuring apparatus and board-warping measuring method thereof
JPH0641924B2 (en) Defect detection device for bottle body
JPS60120475A (en) Picture processor
JPH0886622A (en) Apparatus for measuring shape
JPS60120408A (en) Position correcting device
JPS5997830A (en) Tracing method and device
JPS60120478A (en) Picture processor
JPS6045803A (en) Position correcting device
JPS60120476A (en) Picture processor
JPS60120477A (en) Picture processor
JPS6257772A (en) Profiling device for butt welding
JP2668663B2 (en) Shape measuring device
JP3448074B2 (en) Correlation detection type 3D position measurement device
JPS6350758A (en) Apparatus for measuring speed for moving body
JPS63249018A (en) Method for detecting electronic component part
JPH0486956A (en) Pattern inspecting device
JP2988676B2 (en) Imaging device
JPS60120407A (en) Position correcting device
JP3098830B2 (en) Object shape measuring device
JPS60120405A (en) Position correcting device
JPS6096088A (en) Defect detector of shaft symmetrical object