JPS60118946A - Write and read method of picture processing memory - Google Patents

Write and read method of picture processing memory

Info

Publication number
JPS60118946A
JPS60118946A JP58226564A JP22656483A JPS60118946A JP S60118946 A JPS60118946 A JP S60118946A JP 58226564 A JP58226564 A JP 58226564A JP 22656483 A JP22656483 A JP 22656483A JP S60118946 A JPS60118946 A JP S60118946A
Authority
JP
Japan
Prior art keywords
column
read
picture
data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58226564A
Other languages
Japanese (ja)
Inventor
Yoshihiro Nakajima
中嶋 義弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Mita Industrial Co Ltd
Original Assignee
Mita Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mita Industrial Co Ltd filed Critical Mita Industrial Co Ltd
Priority to JP58226564A priority Critical patent/JPS60118946A/en
Publication of JPS60118946A publication Critical patent/JPS60118946A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To read easily the area of a picture plane to be read by forming a storage position on a matrix to a picture processing memory and writing either column or row to picture planes individually while they are corresponded thereto. CONSTITUTION:The screen of a display device is square and each coordinate of corners F1-F4 is scanned laterally from the corner F1 in unidirection in the order of lines l1, l2... and the entire picture plane is scanned. An area AR desired to be read in said plane is square or rectangular and has coordinates of corners G1-G4. The 1st-qth bits exist in the column direction 13 in a random access memory for picture data, each column corresponds individually to each plural pattern to be displayed and a picture data at scanning in the direction 9 of the pattern corresponding to each bit location along the direction 13 is written and stored in the row direction 14. The area AR decides one bit (t) of the column corresponding to the pattern to be read and reads data based on coordinates a-d and (n).

Description

【発明の詳細な説明】 本元明は、1則塚データを画像処理用メモリに婚込みお
よび直出す方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for embedding and directly outputting one-nokizuka data into an image processing memory.

:jfJ1図は、不発明の一犬施例を不し、かつ光行技
術を、説明するためのブロック図である。マイクロコン
ピュータなどによって実現される処理回路1は、リード
オンリメモリ2にストアされているプログラムに従って
!I/IfIl:全村ない、ランダムアクセスメモリ3
,4が用いられる。LL!II象デーク送デー収5から
の1−理データは、−画面ずつ瑯出される。IU 14
1デ一タ送出手段5.70ツビデイスク6、または碌気
ドラム7からの画像データは、ランダムアクセスメモリ
3にストアされる。このランダムアクセスメモリ3のス
トア内存を処理回路1によって演算する。その演算結果
は、もう1つのランダムアクセスメモリ4にストアされ
、かつ表示手段8によって目視表示される。表示手段8
は、たとえば陰極線管などである。
:jfJ1 is a block diagram for explaining an inventive example and optical technology. The processing circuit 1 realized by a microcomputer etc. follows the program stored in the read-only memory 2! I/IfIl: No whole village, random access memory 3
, 4 are used. LL! The data from the second data transfer data collection 5 is extracted one screen at a time. IU 14
1 data sending means 5. Image data from the 70-bit disc 6 or the mechanical drum 7 is stored in the random access memory 3. The storage capacity of the random access memory 3 is calculated by the processing circuit 1. The calculation result is stored in another random access memory 4 and visually displayed by display means 8. Display means 8
is, for example, a cathode ray tube.

第2図は、表示手段8の1目向を示す。この−曲は、直
角形または長方形であり、谷角端61≦Fl。
FIG. 2 shows the first view of the display means 8. This curve is a right angle or a rectangle, and the valley edge 61≦Fl.

F2 、F3 、F4の谷座孫は(010)l(nTO
)、(0,m)、(n、m)である。umの表示にあた
っては、角喘都F1から第2図の横に第1方向にライン
21で示すように走査し、周端部F2に到達して第1方
向の走をか終了した後には弾線12を経て第1方向に直
角な第2図の縦である第2方向にずれ、再ひ%1方向9
にライン13で示されるように走査を行なう。このよう
な動作を操り返して、il而面囲を走査する。この画面
において訳出したい唄秋ARは、正方形または民力形で
あって、それらの周端部Gl、G2.G3゜G4の各座
grit、(a+b)y(c+b)+(a+d)、(c
、d)で示される。
Mago Taniza of F2, F3, F4 is (010)l(nTO
), (0, m), (n, m). When displaying um, scan from the corner point F1 in the first direction horizontally in Figure 2 as shown by the line 21, and after reaching the circumferential end F2 and completing the travel in the first direction, the bullet Shifted in the second direction, which is vertical in Figure 2 and perpendicular to the first direction, through line 12, and again in the %1 direction 9
Scanning is performed as shown by line 13 in FIG. By repeating this operation, the il surface area is scanned. The Utaki AR that you want to translate on this screen is square or minroku-shaped, and its peripheral edges Gl, G2 . Grit, (a+b)y(c+b)+(a+d),(c
, d).

第3図は、ランダムアクセスメモリ3のストア頭載を示
している。従来では、ストア位置は、マトリックスのカ
ラムの方向11 K ’J 1ビツトから第qビット記
直され、ロクの方向12に第O番地〜弔X番地にIt 
t&される。各11而全開ごとの1ペ一ジ分ずつの画像
データは、カラム方向11に沿って順次的にストアされ
、たとえば第0養地のロクにおいて第1ピントから4Q
ビツトまでストアされた後には、次に第1番地の第1ビ
ツトか5)56qピントまでストアされ、以後、同様に
ロクの方向12.にストアが行なわれる。
FIG. 3 shows the storage loading of the random access memory 3. Conventionally, the store position is rewritten from the 1st bit to the qth bit in the column direction of the matrix, and from the Oth address to the Xth address in the column direction 12.
T&ed. The image data of one page for each of the 11 full-open images is stored sequentially along the column direction 11, and for example, from the 1st focus to the 4Q in the 0th nourishment position.
After the bit is stored, the 1st bit of the 1st address or 5) 56q pinto is stored, and thereafter, the data is stored in the same way in the direction of 12. The store is performed.

このような第3図に示された従来がらのストア状恣でり
るときに、第2図の予め定めたlIM囲に含まれている
領域ARの画像データを読出すには、第4A図および第
4B図の動作を処理回路1によって行なう必要がある。
In order to read out the image data of the area AR included in the predetermined lIM area of FIG. 2 when using the conventional storage format shown in FIG. 3, the method shown in FIG. It is necessary for the processing circuit 1 to perform the operations shown in FIG. 4B.

ステップn1がらn2に多り、画面の第1万回9の最大
座標1+a nと、メモリのカラムの方向11の最大値
qとを収り入れ、また読出すべき須坂ARの座標値a、
b、c、dの伽がステップn3において敢シ入れられる
。ステップn4では、座標値すを工とし、ステップn5
においてその値工を座標値dと比べる。ステップn6で
は、 余りT の@算を行なう。またステップn7では、d−b+1 余りV の演算を行なう。そこでステップn8では、T+d−b
+1≦q ・・・(3) の演算を行なう。ステップn9では、1直v=0か否か
が判断され、そうであればステップnlOに移り、T−
0であるか否かが判断される。T=0であるときにはス
テップnilに移す、W=S+U−1・・・(4) の演算を行なう。このようなステップnilにおいて、
演算が行なわれるときKは、第5図(1)で示されるよ
うに、たとえばS二1、T=0、U=3、V=Oのとき
であって、 W=1+3−1=3 ・・・(5) となる。
Steps n1 to n2 contain the maximum coordinate 1+a n of the 10,000th 9th screen and the maximum value q of the column direction 11 of the memory, and also the coordinate value a of Suzaka AR to be read,
The letters b, c, and d are inserted in step n3. In step n4, the coordinate value is set as work, and in step n5
The value is compared with the coordinate value d. In step n6, the remainder T is calculated. In step n7, d-b+1 remainder V is calculated. Therefore, in step n8, T+d-b
+1≦q...(3) Perform the calculation. In step n9, it is determined whether 1 shift v=0 or not, and if so, the process moves to step nlO, and T-
It is determined whether the value is 0 or not. When T=0, the process moves to step nil, and the following calculation is performed: W=S+U-1 (4). In such a step nil,
When the calculation is performed, K is, for example, S21, T=0, U=3, V=O, as shown in FIG. 5 (1), and W=1+3-1=3. ...(5) becomes.

ステップnlOにおいてT=0でないときには、ステッ
プn14に嵌り、 W=S+U ・・・(6) の+NM−が行なわれる。こうしてステップnlOがら
ステップn14に移るときは、第5凶(2)で示される
ようにたとえばS=1、T=5、U=3、V=Oの場合
であり、W=4となる。
When T=0 is not determined in step nlO, step n14 is entered, and +NM- of W=S+U (6) is performed. In this way, when moving from step nlO to step n14, as shown in the fifth case (2), for example, S=1, T=5, U=3, V=O, and W=4.

ステップn9においてV−oでないときには、ステップ
n13において V≦Q −T ・・・(7) の!FIJ祈が行なわれる。この第7式が成立するとき
は、第5図(3)で示されるようにたとえばS=1、T
=0、U=3、V=5のときであって、ステップn14
に移り、これによって第5図(3)で示される場合には
W=4となる。
When it is not V-o in step n9, V≦Q −T (7) in step n13! FIJ prayers will be held. When this seventh equation holds true, for example, S=1, T
=0, U=3, V=5, and step n14
As a result, in the case shown in FIG. 5(3), W=4.

ステップn13において、第7式がrL立しないときに
は、ステップn15に移す、 W=S+U+1 ・・・(8) の演算が行なわれる。このときはたとえば第5図(4ノ
テ示されるよ5KS=1.T=5、U=3、■=6であ
り、W=5である。ステップnll、n14、n15か
らステップn12に移り、領SをJにおきかえる。ステ
ップn20においてその瀧JをWと比軟し、JがWを超
えないときには、ステップn21において第1番地のデ
ータを読出す。
In step n13, when the seventh equation does not hold rL, the calculation of W=S+U+1 (8) is performed, which is moved to step n15. At this time, for example, as shown in Fig. 5 (4 notes), 5KS = 1. S is replaced with J. In step n20, the waterfall J is compared with W, and if J does not exceed W, the data at the first address is read out in step n21.

ステップn22において1直JがSK等しいががモ」V
l「され、そうであればステップn23に移り、第1番
地における(T+l)がらqビットまでのデータを収り
出し、ステップn24において侭Jを1だけインクリメ
ントし、ステップn20にもどる。
In step n22, 1st shift J is equal to SK, but
If so, the process moves to step n23 and retrieves the data from (T+l) to q bits at the first address. In step n24, J is incremented by 1, and the process returns to step n20.

ステップn22において・1直Jが直Sに等しくないと
きには、ステップn25においてT=V=0であるかが
≠Jw+され、そうであればステップn28に移り、第
1番地の第1ビツトから第qビットまでのデータを収り
出してステップn24に多る。
In step n22, if 1 direct J is not equal to direct S, in step n25 it is checked whether T=V=0 or not. The data up to the bit is extracted and the process proceeds to step n24.

ステップn25において”1”=O,V=0が成立しな
いときには、ステップn26に移り値J、Wが等しいか
が4−IJ所され、そうであればステップn27におい
て(V+T )がq以下のとき第J査地の第1ビツト〜
第(V十T )ビットのデータを収り出してステップn
24に多る。な2、ステップn27において(V+T 
)がqを超えるときには、第J J地の第1ビツトから
A(V+T−q)ピントまでを―出し、次のステップn
 24 VCφる。
If "1" = O, V = 0 does not hold in step n25, the process moves to step n26, and it is checked whether the values J and W are equal, and if so, in step n27, when (V+T) is less than or equal to q, The 1st bit of the J location~
Step n
There are 24 people. 2. In step n27, (V+T
) exceeds q, output the value from the first bit of the JJ position to the A(V+T-q) focus, and proceed to the next step n.
24 VCφru.

ステップn26において(l1m J 、 Wが等しく
ないときには、ステップn28に移る。
In step n26, if l1m J and W are not equal, the process moves to step n28.

ステップn20において、11耳Jが徂Wを超えること
がq4J祈されるときには、ステップn29に捗り、■
を1だけインクリメントしてステップn5にもどる。
In step n20, when it is prayed q4J that 11 ears J surpasses the next W, step n29 progresses, ■
is incremented by 1 and returns to step n5.

ステップn8において、前述の、63式が1戎立すると
きには、ステップn16に2いて第5ill地のデーク
τ続出して、ステップn17において45番地の第(T
+1)ビットから、*(T+d−b十1)ビットのデー
タを収り出す。そこでステップn18[おいて、1ll
Iを1だけインクリメントしステップn5にもどる。
In step n8, when the above-mentioned formula 63 is established, the data τ at the 5ill location is continuously outputted in step n16, and in step n17, the data τ at the 45th address (T
*(T+d-b+1) bits of data are extracted from the +1) bit. Therefore, step n18 [Place, 1ll
Increment I by 1 and return to step n5.

ステップn5において、1直Iが座g%偏dを超えたと
ぎには、ステップn19に移り、d出し幼作を停止する
In step n5, when the first shift I exceeds the position g% deviation d, the process moves to step n19, and the d output young crop is stopped.

このような先行技術によれば1,62図に示されたニー
面の線域ARを、第3図に示されたメモリがら選択1メ
]K屯出す友めに多大の贋′卑処理を行なわなければな
らず、したがって屯田すために時間がかかる。
According to such prior art, the line area AR of the knee plane shown in FIGS. 1 and 62 is selected from the memory shown in FIG. Therefore, it takes time to complete the process.

本元男の1巨jば、仮置の自問のうちの1つにおける特
定の履域の画像データを進運に読出すことかできるよう
にした1−像処理用メモリの薔込みおよび跳出し方法を
提供することである。
Motomoto's 1st major feature was the ability to read out image data in a specific range in one of the temporary self-examinations. The purpose is to provide a method.

第6図は、本!Anの一メ施例のランダムアクセスメモ
リ3のストア状悪を示す図である。この実施例のグロン
ク区P′i第1図に示されたとおりであり、表示装置d
 8によって表示される11而は第2図に示さnると2
りであり、したがって説明を省略する。第6図のストア
状席では、ストア立直はマトリックス状に配umされて
いる。カラムまたはロクのいずれか一方(この実施例で
はカラム)の方1IjJ l 3 IIこは第1ビツト
〜弔qピントを有し、谷カラムは衣示手設8Vcよって
表示されるべき被成の谷fil Lllに個別的に対応
している。カラムまたはロクのいすnか能力(この゛宍
弛例ではロク)の方向14に沿って配置さnたストア位
mVcFi、カラム方間13に沿う6ビット位置に対応
した11」囲における第2凶の第1万同9の産金時に2
ける醐蓮データ?順次属・込んでストアしてゆく。tj
11述のように、−回の月梼郡Fl、F2.F3.F4
の6座tり鷺1d(0,0) + (n * ’ ) 
+ (o r In ) r (” rm)であり、屯
田したい履域ARは角橘郡Gl。
Figure 6 is a book! FIG. 3 is a diagram illustrating the poor storage condition of the random access memory 3 in one embodiment of An. The Gronk area P'i of this embodiment is as shown in FIG. 1, and the display device d
11 represented by 8 is shown in Figure 2 as n and 2.
Therefore, the explanation will be omitted. In the store-like seat shown in FIG. 6, the store stands are distributed in a matrix. Either the column or the column (column in this example) has the 1st bit to q focus, and the valley column is the created valley that should be displayed by the clothing setting 8Vc. It corresponds to fil Lll individually. The second storage position mVcFi in the 11" box corresponding to the 6-bit position along the column direction 13 is located along the direction 14 of the column or position (in this example, the position). 2 at the time of the 10,000th and 9th gold production of
Kiren Ren data? Store the items in sequence. tj
As mentioned in 11, the -th Gekisho-gun Fl, F2. F3. F4
The 6th heron 1d(0,0) + (n*')
+ (or In) r (''rm), and the target area AR for Tonden is Kakutachibana-gun Gl.

G2 、G3 、G4の各座標(a 、b ) 、(c
 r b)、(a、d)、(c、d)を有する。
Each coordinate of G2, G3, G4 (a, b), (c
r b), (a, d), (c, d).

この須坂ARを読出すには、第7因の1作が処理回路l
によって行なわれる。第6図に示されるストア状&にお
いて梯出すべき画面に対応するカラム方間13の第1ビ
ツト〜第qピントのうちの1つたとえば第tビットを決
疋する。そこでステップm1からステップm2に移り、
1直nを収り入れ、ステップm3では座446Fm a
 、 b 、 C、d filxり入れる。ステップm
4では、碩すをif Iとし、ステップm5では1m1
Iが凪dを超えるかが判−fさn1超えていないときに
はステップm6に移る。
To read this Suzaka AR, one of the seventh causes is the processing circuit l.
It is carried out by In the store state & shown in FIG. 6, one of the 1st to qth bits of the column 13 corresponding to the screen to be moved, for example, the tth bit, is determined. Therefore, moving from step m1 to step m2,
1 shift n, and in step m3 seat 446Fm a
, b, C, d filx. step m
In step 4, set if I, and in step m5, 1m1
It is determined whether I exceeds the calm d. If it does not exceed the calmness d, the process moves to step m6.

ステップm6では、読出すべ@自囲に対層した第6図の
カラム方F可13の第tビット目における【I (n 
+1ン+a +1 ) 詐sから(I(n+1)+c+
1 JJ地までのデータを収り出す。こうしてCm f
il A Rの設初のm保G1 (a 、 b ) 〜
G2 (c、b)までのデータがロクの方間14に斜f
候で示すように読出される。次にステップm7において
+m Iが1だけインクリメントされ、ステップm5に
移る。これによって角咽部G1から第2図の下方に1疋
延ラインだけずれた走食方回に沿う値域ARのデータが
、読出される。このような前作をf譲り返し、座標G1
〜G4−Eでのデータを読出した仮には、ステップm5
からステップm8に移り、1〃じ出し動作r終了する。
In step m6, [I (n
+1n+a +1) from s (I(n+1)+c+
1 Collect data up to JJ location. Thus Cm f
il AR's first mho G1 (a, b) ~
G2 The data up to (c, b) is diagonal f in the direction of Roku 14
It is read out as shown in the example below. Next, in step m7, +m I is incremented by 1, and the process moves to step m5. As a result, data in the range AR along the gyrus gyrus shifted downward in FIG. 2 by one horizontal line from the angular pharynx G1 is read out. Transferring this previous work to f, the coordinates G1
〜G4-E is read, step m5
Then, the process moves to step m8, and the first starting operation r is completed.

このような弔6図に示されたストア状態によれば、第7
図に示される面単な別作によって、−面内の待疋の頭載
ARi谷易に+IJ(、出すことかり能になる。
According to the store state shown in Figure 6, the seventh
By the simple separate work shown in the figure, it becomes Noh by putting out +IJ(,) in the ARI TANIYI of Machihiki in the - plane.

以−ヒのように本拍鴫によれば、id球処理用メモリに
マトリックス上のストア位mtjβ成し、カラム捷たは
ロクのいずnか一万が仮置の谷11面に個別に対心して
おり、カラムまたはロクのいずれか匣方の方間VC沿っ
て上置されたストア位置にカラムfたはロクの目り一己
一方に対心し/ヒ1」囲における第1万同の定食時の画
像データを順次ストアして昔込んでゆくようにしたので
、11!JI而の、読出すべき領域は、カラム捷たはロ
クの目IJ記−万とカラムまたはロクの目11記他方の
ストア位置とを指定して容易に!′C出すことがでさる
ようになる。
According to Honbyoshu, as shown in I-hi, the memory for processing the ID sphere has a storage position mtjβ on the matrix, and either the column switch or the roku is individually stored on the 11th surface of the temporary valley. They are opposite to each other, and in the store position placed above along the VC in either the column or the direction of the column, the eyes of the column f or Roku are opposite to one side. I stored the image data of the set meals one after another so that it becomes more and more old, so 11! The area to be read can easily be specified by changing the column or specifying the storage position of the column or the other side! 'C will make you feel better.

4、区間の間車な1況明 第1図は木始例の一夫h!、例を示しかつ先行技術を説
明するだめのブロック図、第2図は表示手段8の■而を
示す図、第3凶はランダムアクセスメモリ3のストア領
域を示す図、第4A図および第4B図は先行技術におけ
る処理回路lの前作を示すフローチャート、第5図は光
行fi術における祝用されるストア部分を示す図、第6
図は本発明の一実施例のランダムアクセスメモリ3のス
トア状態を示す図、第7図は弔6図におけるストア状跡
において処理回路1の前作を説明するフローチャートで
ある。
4. The first situation in the car during the section is shown in Figure 1, which is Kazuo h! , a block diagram for illustrating an example and explaining the prior art, FIG. 2 is a diagram showing the display means 8, third diagram is a diagram showing the storage area of the random access memory 3, FIGS. 4A and 4B. Figure 5 is a flowchart showing the previous work of the processing circuit l in the prior art, Figure 5 is a diagram showing the store part used in the optical technique, Figure 6
7 is a diagram showing the storage state of the random access memory 3 according to an embodiment of the present invention, and FIG. 7 is a flowchart illustrating the previous operation of the processing circuit 1 in the storage state trace in FIG. 6.

1・・・処理回路、2・・・リードオンリメモリ、3゜
4−ランダムアクセスメモリ、5・・lL!!l渾デー
タ源、6・・・フロンビデスフ、7・・・娠気ドラム、
8川衣示掟直、9 リろ1〃回、1o・・・躬2方同、
13・・・カラム力同、14・ ロク万回、AR・・・
―田ナベき刷版 代理人 弁理士 西教圭一部 第 1 図 第4B図 第5図 (1) (2) (3) (4)
1... Processing circuit, 2... Read-only memory, 3゜4-Random access memory, 5...lL! ! l Hun data source, 6... Frombidesf, 7... Pregnancy drum,
8 Kawagi Jiyoku Nao, 9 Liro 1 time, 1o... 2 sides same,
13... Column force same, 14. Roku million times, AR...
-Tanabeki Printing Agent, Patent Attorney Kei Nishi, Part 1, Figure 4B, Figure 5 (1) (2) (3) (4)

Claims (1)

【特許請求の範囲】[Claims] 1朝塚を第1万回に走食し、その第1方向に走食し終っ
た後に第1方同に直角な第2方向にずれて第lカー」K
定食し、この動作を繰り返して画面全[mkf査し、マ
トリックス上のストア位置を有するメモリを1$i’+
u L/ 、カラムまたはロクのいずれか一方はi′i
故の谷1¥1lll向に個別的に対応しており、カラム
またはロクのいずれか他方の方向に沿って配置されたス
トア位1鉦には、カラムまたはロクの前記一方に対16
 したl!ill田における前記第1方向の定食時のデ
ータ/l、1li1.を次書込んでいき、読出すべき+
1!II間に対応した力2ムまたはロクの前記一方にお
けるカラム、捷たはロクの前記他方のストア位置を指定
して飢出すことを特徴とする画像処理用メモリの臀込み
およびjt、:出し方法。
1 Asazuka was eclipsed for the 10,000th time, and after it had finished grazing in the first direction, it shifted to the second direction perpendicular to the first direction and became the 1st car.
Eat a set meal, repeat this operation, scan the entire screen [mkf, and store the memory with the store location on the matrix by 1$i'+
u L/, either column or lok is i′i
The store position 1 key, which corresponds individually to the direction of the valley 1¥1llll, and which is arranged along either the column or the other direction, has a pair 16 in the said one of the column or the direction.
I did it! Data at the time of the set meal in the first direction in ill field /l, 1li1. Next, write and read +
1! A method for loading and unloading an image processing memory, characterized by specifying and emptying a column in the one of the force 2m or the locator, and the storage position of the other of the cursor or the locator, which corresponds to the interval between the two. .
JP58226564A 1983-11-30 1983-11-30 Write and read method of picture processing memory Pending JPS60118946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58226564A JPS60118946A (en) 1983-11-30 1983-11-30 Write and read method of picture processing memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58226564A JPS60118946A (en) 1983-11-30 1983-11-30 Write and read method of picture processing memory

Publications (1)

Publication Number Publication Date
JPS60118946A true JPS60118946A (en) 1985-06-26

Family

ID=16847129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58226564A Pending JPS60118946A (en) 1983-11-30 1983-11-30 Write and read method of picture processing memory

Country Status (1)

Country Link
JP (1) JPS60118946A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126A (en) * 1975-06-23 1977-01-05 Nippon Telegr & Teleph Corp <Ntt> Multi-purpose picture display unit using multi-layer memory
JPS584470A (en) * 1981-07-01 1983-01-11 Hitachi Ltd Memory controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126A (en) * 1975-06-23 1977-01-05 Nippon Telegr & Teleph Corp <Ntt> Multi-purpose picture display unit using multi-layer memory
JPS584470A (en) * 1981-07-01 1983-01-11 Hitachi Ltd Memory controller

Similar Documents

Publication Publication Date Title
JPS60118946A (en) Write and read method of picture processing memory
JPS6217236B2 (en)
JPH04354068A (en) Method and device for interpolating picture data
JP2904433B2 (en) Image pattern data extension method
JP2512252B2 (en) Image scaling device
JPS60107181A (en) Image processing system
JPS5883884A (en) Dot pattern generation
JPS6035075B2 (en) CRT display device
JPS61251897A (en) Image processor
JP2867482B2 (en) Image processing device
JPS6223031A (en) Variable magnification copying machine
JPS5971092A (en) Image data processor
JPS6044631B2 (en) Scintigram data processing method
JPS61212895A (en) Processing for smearing area with in polygon
JPH0863595A (en) Method and device for rotation processing of image
JPH03219373A (en) Method and device for two-dimensional coordinate transformation
JPH0477941A (en) Picture controller
JPH01259398A (en) Address generating device
JPS62269192A (en) Rule generator/eraser
JPS6151190A (en) Image information processor
JPS5870276A (en) Writing and reading of video memory
JPS6075867A (en) Character image data processing system
JPH0528399B2 (en)
JPS63257881A (en) Picture plane information processing method
JPH01172994A (en) Display device