JPS60117385A - Pattern recognizing method and its pattern recognizing device - Google Patents

Pattern recognizing method and its pattern recognizing device

Info

Publication number
JPS60117385A
JPS60117385A JP58225625A JP22562583A JPS60117385A JP S60117385 A JPS60117385 A JP S60117385A JP 58225625 A JP58225625 A JP 58225625A JP 22562583 A JP22562583 A JP 22562583A JP S60117385 A JPS60117385 A JP S60117385A
Authority
JP
Japan
Prior art keywords
pattern
dictionary
circuit
memory
dictionary pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58225625A
Other languages
Japanese (ja)
Inventor
Tetsuo Hizuka
哲男 肥塚
Masahito Nakajima
雅人 中島
Noriyuki Hiraoka
平岡 規之
Hiroyuki Tsukahara
博之 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58225625A priority Critical patent/JPS60117385A/en
Publication of JPS60117385A publication Critical patent/JPS60117385A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the recognition rate of a pattern to be recognized, by finding the degree of correlation between the pattern areas of an input pattern and dictionary pattern. CONSTITUTION:An analog signal from an image pickup system 2 is digitized at a binary coding circuit 3 and the digitized signal is stored in a frame memory 4. By providing a dictionary pattern extension-contraction controlling circuit 8 which compares the pattern area of a pattern to be recognized of the frame memory 4 with the pattern area of a dictionary memory 6 and performs extension or contraction of a dictionary pattern in accordance with the compared result, the degree of correlation between the pattern to be recognized and the dictionary pattern after extension or contraction is found by a pattern matching circuit 5 and pattern recognition is performed.

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明はパターン認識方法及びこれを用いたパターン認
識装置に係り、特に入カバターンが辞書パターンに対し
て呈する不一致の度合に応じて辞書パターンの拡縮を生
じさせるパターン認識方法及びこの方法を用いて被認識
パターンを認識するパターン認識装置に関する。
Detailed Description of the Invention (a) Technical Field of the Invention The present invention relates to a pattern recognition method and a pattern recognition device using the same, and in particular, the invention relates to a pattern recognition method and a pattern recognition device using the same. The present invention relates to a pattern recognition method that causes scaling and a pattern recognition device that recognizes a pattern to be recognized using this method.

(σ)技術の背景 パターン認識装置には、Ii!織率の向上を図りつつ誤
認識率の低下を達成したいという要求がある。
(σ) Technology Background Pattern recognition devices include Ii! There is a demand for achieving a reduction in the false recognition rate while improving the weaving rate.

そして、この種装置の一型式としてパターンマツチング
法を用いたものがあり、その装置に対しても上記要求は
変わるところなく存在する。
One type of this type of device is one that uses a pattern matching method, and the above-mentioned requirements still exist for that device as well.

しかしながら、パターンマツチング法を用いる装置にお
けや従来技法では、それ固有の性質上、認識率を上げよ
うとすると、誤認識率も上がってしまうという不具合が
ある。
However, devices using the pattern matching method and conventional techniques have a problem in that, due to their inherent characteristics, when attempting to increase the recognition rate, the false recognition rate also increases.

(ハ)従来技術と問題点 従来のパターンマツチング法を用いる装置には、被認識
パターンの太り、細りに対処する手段として辞書パター
ンに不感領域を設定し、その辞書パターンと被認識パタ
ーンとのパターンマツチングを行なってパターン認識を
為さんとするものがある。この技法によると、被認識パ
ターンが正しい場合におけるそのg識率は向上するので
あるが、正しくないパターンに対しても辞書パターンと
の整合がとれ易いため誤認識率も高まってしまうという
望ましくない傾向を有する。
(C) Prior art and problems In devices using conventional pattern matching methods, a dead area is set in the dictionary pattern as a means of dealing with thickening or thinning of the recognized pattern, and the dictionary pattern and the recognized pattern are There is a method that attempts to recognize patterns by performing pattern matching. According to this technique, the g recognition rate improves when the recognized pattern is correct, but since it is easy to match incorrect patterns with dictionary patterns, there is an undesirable tendency that the misrecognition rate also increases. has.

仁)発明の目的 本発明は上述したような従来技法の有する欠点に鑑みて
創案されたもので、その目的は入カバターンの辞書パタ
ーンに対して呈する領域的な大小関係に対応して辞書パ
ターンを領域的に拡大又は縮小させる辞書パターンの拡
縮方法及びこの方法で得られる結果の辞書パターンをパ
ターン認識に用いて認識率の向上を得る一方、誤認識率
を低下させ得るパターン認識装置を提供することにある
Object of the Invention The present invention was devised in view of the drawbacks of the conventional techniques as described above, and its purpose is to create a dictionary pattern corresponding to the regional magnitude relationship that exists for the dictionary pattern of the input pattern. To provide a method for enlarging/reducing a dictionary pattern by regionally enlarging or reducing it, and a pattern recognition device capable of improving the recognition rate and reducing the false recognition rate by using the resulting dictionary pattern obtained by this method for pattern recognition. It is in.

(ト)発明の構成 そして、この目的達成のため、本発明方法は人カバター
ンと辞書パターンとの面積差をめ、その結果に応じて辞
書パターンの拡縮を生ぜしめるようにし、又本発明装置
は撮像系と、該撮像系からのアナログ信号をディジタル
化する二値化回路と、そのディジタル信号を格納するフ
レームメモリと、辞書パターンメモリと、上記フレーム
メモリの被認識パターンのパターン面積と上記−書パタ
ーンメモリの辞書パターンのパターン面積とを比較し、
その結果に応じて上記辞書パターンの拡大又は縮小を行
なう辞書パターン拡縮制御回路と、上記被護1パターン
と上記拡大又は縮小後の辞書パターンとの相関度をめる
パターンマツチング回路とを備えてパターン認識を遂行
するように構成したものである。
(G) Structure of the Invention In order to achieve this object, the method of the present invention calculates the area difference between the human cover pattern and the dictionary pattern, and the dictionary pattern is expanded or contracted according to the result. an imaging system, a binarization circuit that digitizes an analog signal from the imaging system, a frame memory that stores the digital signal, a dictionary pattern memory, a pattern area of the recognized pattern of the frame memory, and the above-mentioned book. Compare the pattern area of the dictionary pattern in the pattern memory,
A dictionary pattern enlargement/reduction control circuit for enlarging or reducing the dictionary pattern according to the result, and a pattern matching circuit for determining the degree of correlation between the one protected pattern and the dictionary pattern after the enlargement or reduction. It is configured to perform pattern recognition.

(へ)発明の実施例 以下、添付図面を参照しながら、本発明の詳細な説明す
る。
(F) Embodiments of the Invention The present invention will now be described in detail with reference to the accompanying drawings.

第1図は本発明の一実施例を示す。この図において、1
は辞書パターンを得るためのマスクサンプル又は被認識
パターンを得るための認識対象物である。2はマスクサ
ンプル又は認1対象物を撮像する撮像系で、3は撮像系
2からのアナログ信号をディジタル化する二値化回路で
ある。4はディジダル値を格納するフレームメモリで、
その出力はパターンマツチング回路5及び辞書メモリ6
へ接続されている。7は回路5の出力及び辞書メモリ6
に接続された制御系で、認識結果出力端子を有する。
FIG. 1 shows an embodiment of the invention. In this figure, 1
is a mask sample for obtaining a dictionary pattern or a recognition target for obtaining a recognized pattern. Reference numeral 2 denotes an imaging system that images a mask sample or a recognition object, and 3 a binarization circuit that digitizes an analog signal from the imaging system 2. 4 is a frame memory that stores digital values;
Its output is a pattern matching circuit 5 and a dictionary memory 6.
connected to. 7 is the output of the circuit 5 and the dictionary memory 6
The control system is connected to the control system and has a recognition result output terminal.

そして、フレームメモリ4及び辞書メモリ6に接続され
た辞書パターン拡縮制御回路(パターン幅制御回路)8
があり、これが本発明の特徴部分をなす。
A dictionary pattern expansion/reduction control circuit (pattern width control circuit) 8 is connected to the frame memory 4 and the dictionary memory 6.
This is a characteristic part of the present invention.

このパターン幅制御回路8はフレームメモリ4に接続さ
れた面積計数回路9と、回路9の出力に接続された辞書
パターン面積メモリ10と、回路9及びメモリ10の出
力に接続された面積比較回路11と、回路11と辞書メ
モリ6との間に接続されたパターン幅拡縮回路12と、
処理中断回路13とから成る。
This pattern width control circuit 8 includes an area counting circuit 9 connected to the frame memory 4, a dictionary pattern area memory 10 connected to the output of the circuit 9, and an area comparison circuit 11 connected to the outputs of the circuit 9 and the memory 10. and a pattern width expansion/contraction circuit 12 connected between the circuit 11 and the dictionary memory 6;
and a processing interrupt circuit 13.

そのパターン幅拡縮回路12は辞書パターン幅の拡大又
は縮小にも、又辞書パターンへの不感帯の設定にも用い
られるもので、それは次のように構成されている。この
回路は第2図に示すように、辞書メモリ6から被処理メ
モリ20へ入力された2次元の辞書パターンの、パター
ンの拡大又は縮小をなさんとする着目点くこれは例えば
、1つのビットで表わされる。・)のビットが1ビツト
シフトレジスタ2にあるときその周囲8ビツトが1ビツ
トシフトレジスタし1〜L8に存在するように、被処理
メモリ20からシフトレジスタ21へ入り、該シフトレ
ジスタ21から1ビツトシフトレジスタし1〜L3を経
てシフトレジスタ22へ入す、該シフトレジスタ22か
ら1ピントシフトレジスタL4.Z、Laを経てシフト
レジスタ23へ入り、そして1ビットシフトレジスタi
−s〜L8を経てシフトアウトされるように構成される
と共に、シフトインされたビット内容を出力し得る形式
の1ビツトシフトレジスタZ及びり、〜L8のその出力
はアンドゲート24及びオアゲート25へ入力され、こ
れらゲートの出力ビットは面積比較回路11からデータ
レジスタ26にセットされたサイン部26Aのサインの
制御の下にある選択回路27を経て結果メモリ28に格
納されるように構成されている。その選択回路27はア
ンドゲート24の出力に一方の入力を接続し、他方の入
力をデータレジスタ26のサイン部26Aに接続したア
ンドゲート30と、オアゲート25の出力に一方の入力
を接続し、他方の入力をインバータ31を介してデータ
レジスタ26のサイン部26Aに接続したアンドゲート
32と、アンドゲート30゜32の出力に入力を接続し
たオアゲート33とから成る。
The pattern width enlarging/reducing circuit 12 is used for enlarging or reducing the dictionary pattern width and also for setting a dead zone for the dictionary pattern, and is constructed as follows. As shown in FIG. 2, this circuit is designed to enlarge or reduce a two-dimensional dictionary pattern input from the dictionary memory 6 to the processing memory 20. It is expressed as・) When the bit of ) is in the 1-bit shift register 2, the surrounding 8 bits become a 1-bit shift register, and the bit is transferred from the memory to be processed 20 to the shift register 21 so that it exists in 1 to L8, and 1 bit is transferred from the shift register 21. 1 pinto shift register L4. It enters the shift register 23 via Z and La, and then enters the 1-bit shift register i.
A one-bit shift register Z configured to be shifted out via L8 and capable of outputting the contents of the bits shifted in; its output of L8 goes to AND gate 24 and OR gate 25; The output bits of these gates are stored in the result memory 28 via the selection circuit 27 under the control of the sign of the sign section 26A set in the data register 26 from the area comparison circuit 11. . The selection circuit 27 has one input connected to the output of the AND gate 24, the other input connected to the sign part 26A of the data register 26, and one input connected to the output of the OR gate 25, and the other input connected to the output of the OR gate 25. It consists of an AND gate 32 whose input is connected to the sign section 26A of the data register 26 via an inverter 31, and an OR gate 33 whose input is connected to the output of an AND gate 30.32.

次に、上記構成装置の動作を説明する。Next, the operation of the above-mentioned component device will be explained.

パター6ン認識処理に先立って、辞書パターンが辞書メ
モリ6に次のようにして格納される。そのために、撮像
系2の撮像視野内にマスクサンプル1が置かれてそのパ
ターンが撮像され、そのアナログ映像信号が二値化回路
3でディジタル映像信号に変換されてフレームメモリ4
に格納される。
Prior to the pattern recognition process, the dictionary pattern is stored in the dictionary memory 6 as follows. For this purpose, the mask sample 1 is placed within the imaging field of the imaging system 2, and its pattern is imaged, and the analog video signal is converted into a digital video signal by the binarization circuit 3 and stored in the frame memory 4.
is stored in

そのフレームメモリ4の内容は辞書パターンとして辞書
メモリ6に格納されると共に、辞書パターンのパターン
面積SMを面積計数回路9でめ、これを辞書パターン面
積メモリ10に格納する。
The contents of the frame memory 4 are stored as a dictionary pattern in the dictionary memory 6, and the pattern area SM of the dictionary pattern is determined by the area counting circuit 9 and stored in the dictionary pattern area memory 10.

このような格納が所要辞書パターンについて終了した後
、辞書パターンの取得と同様にしてm織対象物1から被
認識パターンがフレームメモリ4に格納されてその認識
処理に入る。
After such storage is completed for the required dictionary pattern, the pattern to be recognized from the m-weave object 1 is stored in the frame memory 4 in the same manner as the acquisition of the dictionary pattern, and the recognition process begins.

先ず、フレームメモリ4の被認識パターンのパターン面
積SRを面積計数回路9で計数してめ、その面積SRを
辞書パターン面積メモリ10に予め格納されているパタ
ーン面積SMと面積比較回路11で比較する。この比較
において、被認識パターンが細まったパターンである即
ちSR<SMである(第3図の(3−1)参照)なら、
面積比較回路11はパターン幅拡縮回路12のデータレ
ジスタ26のサイン部26A及びデータ部26Bに夫々
、縮めサインビットとして1″及び縮め幅Ws(これは
l SR−8M!によって決められる。)を示すデータ
をセットする。これと並行して、被処理メモリ20に辞
書メモリ6から辞書パターンが入力される。そして、次
のような辞書パターン幅狭幅化処理が開始される。
First, the pattern area SR of the recognized pattern in the frame memory 4 is counted by the area counting circuit 9, and the area comparing circuit 11 compares the area SR with the pattern area SM stored in advance in the dictionary pattern area memory 10. . In this comparison, if the recognized pattern is a narrow pattern, that is, SR<SM (see (3-1) in Figure 3), then
The area comparison circuit 11 indicates 1'' as a contracted sign bit and the contracted width Ws (this is determined by lSR-8M!) to the sign section 26A and data section 26B of the data register 26 of the pattern width expansion/contraction circuit 12, respectively. Data is set.In parallel with this, a dictionary pattern is input from the dictionary memory 6 to the memory to be processed 20.Then, the following dictionary pattern width narrowing process is started.

被処理メモリ20から先ず、シフトレジスタ21に入り
、次いで1ビツトシフトレジスタL1〜L3、シフトレ
ジスタ22.1ビツトシフトレジスタL41 ZI L
5、シフトレジスタ23、そして1ビツトシフトレジス
タし6〜L8をシフトされていきつつある、1ビツトシ
フトレジスタL1〜L3.L4.Z、La、Le〜L8
にて表わされるパターン部分の上述着目点(Z)周囲に
1つでも“0”のビット(パターン領域を1”と二値化
されている。)があるならば、アンドゲート24の入力
条件は満たされずその着目点を表わすビットは・O″と
化されて選択回路27を経て結果メモリ29に格納され
る。このような処理が辞書パターンの全体について行な
われる。これによって辞書パターンが1ビツトだけ縮小
されることになる。このような処理回数はデータレジス
タ26にセットされた縮め幅Wsによって決定され、そ
の回数だけ上述処理が繰り返されて第3図の(3−2)
に示すような狭幅化された辞書パターンが発生される(
第4図の(4−2)も参照、なお、第4図の(4=1)
・は標準辞書パターンの一部を示す)。第4図の(4−
2)において、Sは標準辞書パターン幅Mから縮め幅W
Sだけ縮められた辞書パターン幅を示している。
From the memory to be processed 20, the data first enters the shift register 21, then the 1-bit shift registers L1 to L3, and the shift register 22.1 bit shift register L41 ZI L
5, shift register 23, and 1-bit shift registers L1-L3.6-L8 are being shifted. L4. Z, La, Le~L8
If there is at least one "0" bit (the pattern area is binarized as 1) around the above-mentioned point of interest (Z) in the pattern part represented by , the input condition of the AND gate 24 is The bit that is not satisfied and represents the point of interest is changed to .O'' and is stored in the result memory 29 via the selection circuit 27. Such processing is performed for the entire dictionary pattern. This results in the dictionary pattern being reduced by one bit. The number of times of such processing is determined by the reduction width Ws set in the data register 26, and the above-mentioned processing is repeated that number of times, resulting in (3-2) in FIG.
A narrowed dictionary pattern is generated as shown in (
See also (4-2) in Figure 4, and (4=1) in Figure 4.
・indicates a part of the standard dictionary pattern). (4-
In 2), S is the width W reduced from the standard dictionary pattern width M.
It shows the dictionary pattern width reduced by S.

このようにして、狭幅化された辞書パターンに対して不
感領域(その幅をWNと表わす。)が設定される(第3
図の(3−2)、第4図のく4−3)参照)。この設定
は上述のパターン幅拡縮回路12を用いて、狭幅化され
た辞書パターンに対して上述のような狭幅化処理と後述
するような拡幅化処理とを施すことで行なうことが出来
る。これらの処理が施行されて生成される不感領域を有
する辞書パターンが第3図の(3−2)であり、その拡
大された一部が第4図の(4−3)に示されている。第
4図の(4−3)において、Asは辞書パターンのパタ
ーンマツチングに供されるパターン幅、Bsは不感領域
を含めた辞書パターンのパターン幅である。
In this way, a dead area (the width is expressed as WN) is set for the narrowed dictionary pattern (the third
(See (3-2) in Figure 4 and (4-3) in Figure 4). This setting can be performed by using the pattern width enlarging/reducing circuit 12 described above to perform the above-mentioned width narrowing process and the later-described width widening process on the narrowed dictionary pattern. The dictionary pattern with a dead area generated by performing these processes is shown in (3-2) in Figure 3, and an enlarged part of it is shown in (4-3) in Figure 4. . In (4-3) of FIG. 4, As is the pattern width used for pattern matching of the dictionary pattern, and Bs is the pattern width of the dictionary pattern including the dead area.

又、上述比較において、被認識パターンが太まったパタ
ーンである即ちSR>SMである(第3図の(3−3)
参照)なら、次のような拡幅化処理がなされる。そのた
めに、被処理メモリ20からシフトレジスタ21.1ビ
ツトシフトレジスタし、〜L3、シフトレジスタ22.
1ビツトシフトレジスタL4 、Z、Ls 、シフトレ
ジスタ23.1ビツトシフトレジスタし6〜L8へのパ
ターンビットのシフト態様は上述狭幅化処理と何ら変わ
るところはないが、面積比較間llFr11からデータ
レジスタ26のサイン部26A及びデータ部26Bにセ
ットされる内容が異なる。即ち、サイン部26Aには拡
めサインビットとして0″がセットされ、・データ部2
6Bには拡め幅WL(これはl SR−3M lによっ
て決められる。)を示すデータがセントされる。これに
より、1ビツトシフトレジスタL1〜Ls 、L4.Z
、L5.L8〜L8にて表わされるパターン部分の上述
着目点(Z)周囲に1つでも1”のビットがあるならば
、その着目点のビットが“1″であるかO″であるかを
問わず、その着目点のビットをオアゲート25にて強制
的に”1”と化し、そして上述サインビトの制御の下に
ある選択回路27を経て結果メモリ29に格納される。
Furthermore, in the above comparison, the recognized pattern is a thick pattern, that is, SR>SM ((3-3 in Figure 3)).
), the following widening process is performed. For this purpose, shift register 21.1 bits are shifted from memory 20 to be processed, and shift register 22.
1-bit shift register L4, Z, Ls, shift register 23. The manner of shifting pattern bits from 1-bit shift register 6 to L8 is no different from the width narrowing process described above, but between area comparison llFr11 and data register The contents set in the signature section 26A and data section 26B of 26 are different. That is, 0'' is set as the expanded sign bit in the sign section 26A, and the data section 2
Data indicating the widening width WL (this is determined by lSR-3Ml) is sent to 6B. This causes the 1-bit shift registers L1 to Ls, L4 . Z
, L5. If there is at least one 1" bit around the above-mentioned point of interest (Z) in the pattern portion represented by L8 to L8, regardless of whether the bit at that point of interest is "1" or O". , the bit of interest is forcibly set to "1" by the OR gate 25, and stored in the result memory 29 via the selection circuit 27 under the control of the sign bit.

このような処理が辞書パターンの全体について行なわれ
る。これによって、辞書パターンが1ビツトだけ拡大さ
れることになる。このような処理回数はデータレジスタ
26にセントされた拡め幅WLによって決定され、その
回数だけ上述処理が繰り返されて第3図の(1 3−4)に示すような拡幅化された辞書パターンが発生
される(第4図の(4−4)も参照)、第4図の(4−
4)において、Lは標準辞書パターン幅Mから拡め幅W
Lだけ拡められた辞書パターン幅を示している。
Such processing is performed for the entire dictionary pattern. This results in the dictionary pattern being expanded by one bit. The number of times of such processing is determined by the widening width WL written in the data register 26, and the above-mentioned processing is repeated that number of times, resulting in a widened dictionary pattern as shown in (13-4) in FIG. is generated (see also (4-4) in Figure 4), (4-4 in Figure 4) is generated (see also (4-4) in Figure 4).
In 4), L is the width W expanded from the standard dictionary pattern width M.
It shows the dictionary pattern width expanded by L.

このようにして、拡幅化された辞書パターンに対して不
感領域(その幅をWNとする。)が第3図の(3−4)
(第4図の(4−5)も参照)に示すように設定される
が、その設定の仕方は狭幅化された辞書パターンの場合
と同様、拡幅化された辞書パターンに対して上述の狭幅
化処理及び拡幅化処理を施して設定する如きものである
In this way, the insensitive area (its width is WN) for the widened dictionary pattern is shown in (3-4) in Figure 3.
(See also (4-5) in Figure 4), but the setting method is the same as for the narrowed dictionary pattern, and the above-mentioned method for the widened dictionary pattern. It is like setting by performing width narrowing processing and width widening processing.

又、上述の比較において、l SR−3M lが設定値
より大きいことが処理中断回路13で検出された場合に
は、処理中にある両パターンは全く異なるものであると
して、上述した一連の処理を中断する。これによって、
認識時間の短縮が図れる。
Furthermore, in the above comparison, if the processing interruption circuit 13 detects that l SR-3M l is larger than the set value, the two patterns being processed are completely different, and the above-mentioned series of processing is continued. interrupt. by this,
Recognition time can be shortened.

上述のような処理を施して得られる辞書パターンと被認
識パターンとのパターンマツチングをとれば、認識率の
向上を達成しつつ、しかも誤認識2 率の低下を実現出来る。
By performing pattern matching between the dictionary pattern obtained through the above-described processing and the recognized pattern, it is possible to improve the recognition rate and reduce the false recognition rate.

その−例を第5図について説明すると、第5図の(5−
1)に示すように、従来の技法即ち標準辞書パターンに
対し単純に不感領域を設定した文字Oの辞書パターンと
文字Cの被認識パターンとのパターンマツチングをとっ
た場合、辞書パターンとの整合は広い領域についてとれ
、不整合の部分は図示斜線部分のみとなるのに対して、
本発明によれば、そのパターンマツチングに先立って狭
幅化処理がなされ、その辞書パターンとのパターンマツ
チングがとられるから、不整合部分が第5図の(5−2
>に示すように広い斜線領域に亘って生しることとなり
、被認識パターンを誤認識してしまう度合を格段に減少
させ得る。
An example of this will be explained with reference to FIG.
As shown in 1), when pattern matching is performed using the conventional technique, that is, a dictionary pattern for the letter O in which a blind area is simply set for the standard dictionary pattern, and the recognized pattern for the letter C, there is no matching with the dictionary pattern. can be obtained over a wide area, and the only mismatched area is the shaded area in the figure.
According to the present invention, the width narrowing process is performed prior to the pattern matching, and pattern matching with the dictionary pattern is performed, so that the mismatched portions (5-2) in FIG.
> As shown in the figure, this occurs over a wide diagonal area, and the degree of erroneous recognition of the pattern to be recognized can be significantly reduced.

なお、上記実施例においては、狭幅化処理及び拡幅化処
理にパターンの面積を用いる例について説明したが、そ
の企図するところが実現出来る限度において、上述サイ
ン及びデータを取得し得る代替手段を用い得るのを本発
明は排除するものではない。
In addition, in the above embodiment, an example was explained in which the area of the pattern is used in the narrowing process and the widening process, but alternative means for acquiring the above-mentioned signature and data may be used as long as the intended purpose can be realized. The present invention does not exclude this.

(ト)発明の効果 以上述べたように、本発明によれば、 ■被認識パターンに応じてこれに最適の辞書パターンを
生成し得、 ■これにより、被認識パターンの認識率を向上させつつ
誤認識率の低下をも実現し得る、等の効果が得られる。
(g) Effects of the Invention As described above, according to the present invention, it is possible to: ■ generate a dictionary pattern that is most suitable for the pattern to be recognized, ■ thereby improving the recognition rate of the pattern to be recognized; Effects such as a reduction in the misrecognition rate can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す図、第2図は第1図実
施例のパターン幅拡縮回路の詳細図、第3図及び第4図
は第1図実施例の説明に用いるパターン図、第5図は本
発明の詳細な説明に用いるパターン図である。 図中、1はマスクサンプル又は認識対象物、2は撮像系
、3は二値化回路、4はフレームメモリ、5はパターン
マツチング回路、6は辞書メモリ、7は制御系、8はパ
ターン幅拡縮制御回路(9は面積計数回路、10は辞書
パターン面積メモリ、11は面積比較回路、12はパタ
ーン幅拡縮回路)である。 第5図 手続補正書(自発) 1、事件の表示 昭和58年特許願第225625号 3、補正をする者 事件上の関係 特許出願人 住所 神奈川県用崎市中原区」二小田中1015番地(
522)名称富士通株式会社 4 代 理 人 住所 神奈川県用崎市中原区」−小出
中1015番地(1)本願明細書第10頁第19行目の
「不感領域」を「不感領域W」と補正する。 (2)同 第14頁第7行目〜第8行目に記載の「不整
合の部分」を「不整合の部分F」と補正する。 (3)同 第14頁11行目の「不整合部分」を「不整
合部分F」と補正する。 (4)本願明細書に添付した第3図と第5図を別紙の通
り補正する。 9、添付書類 上記補正の第3図および第5図 −−−−−−−1部第
3図 (3−4) (3−2) 、5M SM w w 特開昭GO−117385(8) 第5図 \=ぞ一〇″へ832w。
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a detailed diagram of the pattern width expansion/reduction circuit of the embodiment in FIG. 1, and FIGS. 3 and 4 are patterns used to explain the embodiment in FIG. 1. 5 are pattern diagrams used for detailed explanation of the present invention. In the figure, 1 is a mask sample or recognition target, 2 is an imaging system, 3 is a binarization circuit, 4 is a frame memory, 5 is a pattern matching circuit, 6 is a dictionary memory, 7 is a control system, and 8 is a pattern width An expansion/contraction control circuit (9 is an area counting circuit, 10 is a dictionary pattern area memory, 11 is an area comparison circuit, and 12 is a pattern width expansion/contraction circuit). Figure 5 Procedural amendment (voluntary) 1. Indication of the case Patent Application No. 225625 of 1982 3. Person making the amendment Relationship in the case Patent applicant address 1015 Nikodanaka, Nakahara-ku, Yozaki City, Kanagawa Prefecture (
522) Name Fujitsu Ltd. 4 Representative Director Address 1015 Koide Nakahara-ku, Yozaki City, Kanagawa Prefecture (1) "Blind area" on page 10, line 19 of the specification of the present application is referred to as "Blind area W" to correct. (2) "Mismatched portion" written in lines 7 to 8 of page 14 is corrected to "mismatched portion F." (3) Correct the "mismatched part" on page 14, line 11 of the same page to "mismatched part F." (4) Figures 3 and 5 attached to the specification of the present application are amended as shown in the attached sheet. 9. Attached documents Figures 3 and 5 of the above amendments ---------- Part 1 Figure 3 (3-4) (3-2), 5M SM w w JP-A-Sho GO-117385 (8) Figure 5 \ = zo 10″ to 832w.

Claims (1)

【特許請求の範囲】 (11人カバターンと予め作成した辞書パターンとを麺
ね合わせて両パターンの相関度を計数するパターンマツ
チング法を用いたパターン認識方法において、前記辞書
パターンは前記入カバターンと該辞書パターンとの不一
致の度合をめ、その結果に応じて該辞書パターンの拡縮
を生せしめることを特徴としたパターン認識方法。 (2)上記不一致の度合を上記両パターンのパターン面
積の比較からめることを特徴とする特許請求の範囲第1
項記載のパターン認識方法。 (3)撮像系と、該撮像系からのアナログ信号をディジ
タル化する二値化回路と、そのディジタル信号を格納す
るフレームメモリと、辞書パターンメモリと、上記フレ
ームメモリの被認識パターンのパターン面積と上記辞書
パターンメモリの辞書パターンのパターン面積とを比較
し、その結果に応じて上記辞書パターンの拡大又は縮小
を行なう辞書パターン拡縮制御回路と、上記被認識パタ
ーンと上記拡大又は縮小後の辞書パターンとの相関度を
めるパターンマツチング回路とを備えてパターン認識を
遂行するように構成したことを特徴とするパターン認識
装置。 (4)上記辞書パターン拡縮制御回路は上記両パターン
面積の差が予め設定した値を超えるとき処理中断回路に
その旨を通知して認識処理を中断するように構成された
ことを特徴とする特許請求の範囲第3項記載のパターン
認識装置。
[Claims] (In a pattern recognition method using a pattern matching method in which 11 person cover turns and a dictionary pattern created in advance are matched and the degree of correlation between the two patterns is counted, the dictionary pattern is the same as the entered cover turn. A pattern recognition method characterized in that the degree of mismatch with the dictionary pattern is determined, and the dictionary pattern is expanded or contracted according to the result. (2) The degree of mismatch is determined by comparing the pattern areas of the two patterns. Claim 1 characterized in that
Pattern recognition method described in section. (3) An imaging system, a binarization circuit that digitizes the analog signal from the imaging system, a frame memory that stores the digital signal, a dictionary pattern memory, and a pattern area of the recognized pattern in the frame memory. a dictionary pattern enlargement/reduction control circuit that compares the pattern area of the dictionary pattern in the dictionary pattern memory and enlarges or reduces the dictionary pattern according to the comparison result; 1. A pattern recognition device comprising: a pattern matching circuit for determining the degree of correlation between the patterns; (4) A patent characterized in that the dictionary pattern enlargement/reduction control circuit is configured to notify a processing interruption circuit to that effect and interrupt the recognition processing when the difference between the areas of the two patterns exceeds a preset value. A pattern recognition device according to claim 3.
JP58225625A 1983-11-30 1983-11-30 Pattern recognizing method and its pattern recognizing device Pending JPS60117385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58225625A JPS60117385A (en) 1983-11-30 1983-11-30 Pattern recognizing method and its pattern recognizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58225625A JPS60117385A (en) 1983-11-30 1983-11-30 Pattern recognizing method and its pattern recognizing device

Publications (1)

Publication Number Publication Date
JPS60117385A true JPS60117385A (en) 1985-06-24

Family

ID=16832238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58225625A Pending JPS60117385A (en) 1983-11-30 1983-11-30 Pattern recognizing method and its pattern recognizing device

Country Status (1)

Country Link
JP (1) JPS60117385A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410559A (en) * 1987-07-02 1989-01-13 Nikon Corp Sample image pattern measuring device
JPH01136283A (en) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> System for extracting image structure by image deformable operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410559A (en) * 1987-07-02 1989-01-13 Nikon Corp Sample image pattern measuring device
JPH01136283A (en) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> System for extracting image structure by image deformable operation

Similar Documents

Publication Publication Date Title
CN109918987B (en) Video subtitle keyword identification method and device
EP0722149B1 (en) Hough transform with fuzzy gradient and fuzzy voting
EP0494026A2 (en) Method for automatically distinguishing between graphic information and text information of image data
JPH0527904B2 (en)
CN110135446B (en) Text detection method and computer storage medium
JPS60117385A (en) Pattern recognizing method and its pattern recognizing device
KR20190078301A (en) Using Curve Line Curvature Information
CN113642490A (en) Target detection and tracking integrated method and device
JPH0634233B2 (en) Hierarchical structural template matching method
JP2548386B2 (en) License plate usage code recognition method
JP3585143B2 (en) Character string extraction method and device
JP3447751B2 (en) Pattern recognition method
JPH10105689A (en) Moving body movement detector
Nguyen et al. Efficient vanishing point estimation for unstructured road scenes
TWI804083B (en) Object detection system
JPS62138986A (en) Character recognizing device
JPS5935470B2 (en) Shape correction method
Zhu et al. Research on Recognition and Registration Method Based on Deformed Fiducial Markers
CN111695380B (en) Target detection method and device
JPH0512441A (en) Edge image generator
JPS62247473A (en) Picture processor
JPH02206882A (en) Picture processor
CN114663950A (en) Low-illumination face detection method and device, computer equipment and storage medium
JPH04339471A (en) Device for identifying image area
JP2004038794A (en) Image processing device and image processing method