JPS60112151A - High speed logging method of data - Google Patents
High speed logging method of dataInfo
- Publication number
- JPS60112151A JPS60112151A JP58219467A JP21946783A JPS60112151A JP S60112151 A JPS60112151 A JP S60112151A JP 58219467 A JP58219467 A JP 58219467A JP 21946783 A JP21946783 A JP 21946783A JP S60112151 A JPS60112151 A JP S60112151A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- processing
- switching
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高速データロギング処理方式に係り、特に、デ
ータh1−が周期的に変動し、がっ、一定の短周期で発
生するデータ全ロギングするのに好適な高速データロギ
ング処理方法に関する。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a high-speed data logging processing method, and in particular, data h1- fluctuates periodically, and all data generated in a fixed short period is logged. The present invention relates to a high-speed data logging processing method suitable for.
データロギング処理システムの一例を示したのが第1図
である。計算機lViデータ発生割込み2により、デー
タロギング処理プログラムに起動がかかる。このプログ
ラムでは収集データ金可視的な形にコード変換し、ディ
スプレイやプリンタ等の表示装置3へ出力指令4葡出し
、かつ、データ保存の必要がある時には補助記憶装置5
へ出力指令6を出す。ここで発生するデータ周期が比較
的長くその周期内で上記の一連処理が実行可能ならば問
題ないが、例えば、回線上ケ流れるデータ等のロギング
ではデータ発生周期が一般に短いため、(1)複数の計
9機による機能分担
臼)@19機と表示装置や補助記憶装置との処理速度の
格差音吸収するだめの複数面のデータバッファの設置
等の考慮を払う必要がある。FIG. 1 shows an example of a data logging processing system. The computer IVi data generation interrupt 2 starts the data logging processing program. This program converts the collected data into a visible code, sends an output command to a display device 3 such as a display or printer, and sends an output command to an auxiliary storage device 5 when it is necessary to save the data.
Output command 6 is issued to. There is no problem if the data cycle generated here is relatively long and the above series of processes can be executed within that cycle, but for example, in logging of data flowing over a line, the data generation cycle is generally short, so (1) multiple It is necessary to consider the disparity in processing speed between the 19 machines and the display device and auxiliary storage device, and the installation of multiple-sided data buffers to absorb noise.
第2図に回線上流れるデータのロギング処理システムの
一例を示す。この例は計算i1A、IBに機能分担した
マルチシステムであり、計算機IAは回線上のデータ通
過割込み2により収集したデータを可視的な形にするだ
めのコード変換と、計R機lB内に設置されたデータバ
ッファ1a又けlbへのデータ転送及びバッファ篇埋を
受持っている。d1算機iBは計算機IAからのデータ
バッファ満杯(la又はlb)割込みにより、バッファ
内データケ表示装置3へ出力したり補助記憶装置5へ出
力することを受持つ形で機能?分担しでいる。FIG. 2 shows an example of a logging processing system for data flowing on a line. This example is a multi-system where functions are divided into calculation i1A and IB, and computer IA is responsible for code conversion to make the data collected by data passing interrupt 2 on the line into a visible form, and is installed in computer R machine IB. It is in charge of transferring data to the data buffer 1a and lb and filling the buffer. The d1 computer iB functions to output data in the buffer to the display device 3 or to the auxiliary storage device 5 in response to a data buffer full (la or lb) interrupt from the computer IA. I'm sharing my share.
計η機lA内での従来の処理プログラムを第3図に示す
。一般には、回線上の伝送速度により、1バイト長デー
タの通過割込み周期がめられ、この1周期内にコード変
換処理(ブロックA、G。A conventional processing program in the machine 1A is shown in FIG. Generally, depending on the transmission speed on the line, a passing interrupt period for 1-byte length data is allowed, and code conversion processing (blocks A and G) is performed within this period.
H)とデータバッファ管理処理(ブロック13〜F。H) and data buffer management processing (blocks 13 to F).
工〜M)の両方の処理を行なえる構成をとっている。第
3図に示す例は、lタスクでコード変換処理とデータバ
ッファ管理処理の両処理金行なう例を示したが、これら
の処理を別タスクで行なってもよく、割込み周期が短く
なるほど(回線上の伝送速度が速くなるほど)マルチタ
スク方式は用いられなくなる。The structure is such that it can perform both processes. The example shown in Figure 3 shows an example in which the l task performs both code conversion processing and data buffer management processing, but these processing may be performed in separate tasks. As the transmission speed increases), multitasking methods are less likely to be used.
第3図でデータバッファ満杯による割込み処理はブロッ
クD、 Eとに、Lの二ケ所で行なうようになっている
が、一般にデータバッファの大きさは」データ長に比べ
てはるかに大きくするので、1回の割込み処理でデータ
バッファ切換え処理が2回行なわれることはない。従っ
て、一番負荷が重くなるのけ、電文終了時のデータとス
テータス処理中にデータバッファ切換え処理が発生した
時であるが、−割込み周期に比較的余裕がある時は問題
ない。ところが、回線上の伝送速度が速いと問題が生じ
てくる。In Figure 3, interrupt processing when the data buffer is full is performed at two locations, blocks D, E, and L, but the size of the data buffer is generally much larger than the data length, so Data buffer switching processing is never performed twice in one interrupt processing. Therefore, the load is heaviest when data buffer switching processing occurs during data and status processing at the end of a message, but there is no problem when there is a relatively large margin in the -interrupt cycle. However, problems arise when the transmission speed on the line is high.
第4図は従来のプログラムのタイムチャートである。こ
こに示す例は、−割込み周期T、に対し7て想定できる
すべての負荷についての例で、図中の横方向が一割込み
周期内での処理時間を示し、上丁方向は各負荷の場合の
例を示している。FIG. 4 is a time chart of a conventional program. The example shown here is an example of all possible loads for -interrupt period T, and the horizontal direction in the figure shows the processing time within one interrupt period, and the upper direction is for each load. An example is shown.
■はデータのみの場合の処理時間であり、データのコー
ド変換時間7とデータバッファへのデータ転送時間8か
ら成る。■は電文終了時の場合の処理時間であり、■よ
り更にステータスのコード変換時間9とそのデータ転送
時間lO1が加わっている。G)け■の処理中にバッフ
ァ切換えが起こり、その処理時間11が加わった場合で
あり、■、■はa)の処理中にバッファ切換えが起きた
場合でろる。この例で、電文終了時、■の処理時間t2
は割込み周期T、より大きくても、
(n 11tl+12
T、> 11電文忙nバイトとする)
で、かつ T、> 、2−であれば問題ない。しかし、
電文終了時にバッファ切換処理が発生する■■4考慮す
るならば、すくなくとも割込み周期T2はT、 > 、
4 とせざるを得なくなる。なぜならt4〉2 T2
とすると、■父は■の処理中に(1,時間内に)二回割
込みが発生ずることになり、データ損失が起きてしすう
。(2) is the processing time in the case of data only, which consists of data code conversion time 7 and data transfer time 8 to the data buffer. (2) is the processing time when the message ends, and the status code conversion time 9 and the data transfer time 101 are added to (2). G) This is the case where buffer switching occurs during the processing of (2) and the processing time 11 is added to it, and (2) and (2) are the cases where the buffer switching occurs during the processing of a). In this example, when the message ends, processing time t2 of ■
Even if the interrupt period is larger than T, there is no problem as long as (n11tl+12T, > 11 message busy n bytes) and T, > , 2-. but,
Buffer switching processing occurs at the end of the message ■■4 Taking into consideration, at least the interrupt period T2 is T, > ,
4. Because t4>2 T2
In this case, (1) the father will be interrupted twice (within 1 hour) while processing (2), resulting in data loss.
このように、発生頻度の少ないバッファ切換処理のため
に、割込み周期T+金Tt にすると、処理可能伝送速
度が制約される1゜
〔発明の目的〕
本発明の目的は、より短い周期の割込みで発生するデー
タでも追従できるように【7たデータロギング処理方法
を提供するにある。In this way, for buffer switching processing that occurs infrequently, if the interrupt cycle is set to T + Tt, the processable transmission speed is restricted. [7] To provide a data logging processing method that allows tracking of generated data.
本発明は、データバッファ切換処理を行なうタイミング
全制限するために、あらかじめ、バッファ内に一定の基
準量を規定しておき、負荷が大きい時にはバッファ内に
蓄積されたデータ量にかかわらずバッファ切換処理は行
なわず、負荷が小さい時で、かつ、あらかじめ規定した
基準量以上のデータがバッファ内にあれば、バッファ切
換処理4行なうようにしたものである。In order to completely limit the timing of data buffer switching processing, the present invention predefines a certain reference amount in the buffer, and when the load is heavy, buffer switching processing is performed regardless of the amount of data accumulated in the buffer. However, when the load is light and there is more data in the buffer than a predetermined reference amount, four buffer switching processes are performed.
〔発明の実施例〕
第5図は本発明の実施例を示す処理フローチャートであ
る。本実施例は、コード変換処理については従来と全く
同じであり、データバッファ切換処理k ’t1.i、
文の先頭又は途中の負荷の少ない(ステータス処理不要
)時のみ行なうようにしている。[Embodiment of the Invention] FIG. 5 is a processing flowchart showing an embodiment of the present invention. In this embodiment, the code conversion process is completely the same as the conventional one, and the data buffer switching process k't1. i,
This is done only when the load is low (no status processing required) at the beginning or middle of a sentence.
このため、電文終了処理時にコード変換したデータとス
テータスを無条件にバッファへ転送してもバッファエリ
ア全オーバーすることがないように、〔バッファ切換の
基準値) == S−n x mここで、S;バツファ
サイズ
ロゴ1電文のバイト数4
01′11バイトのデータをコード変換した時のバ4ト
数
をバッファ切換の基準値とし、ブロックNで、この値と
蓄積データ量金比較することにより、バッファ切換えの
要否全判定している。Therefore, in order to prevent the buffer area from overflowing even if the code-converted data and status are unconditionally transferred to the buffer during message termination processing, [buffer switching reference value] == S-n x mHere, , S; Buffer size Number of bytes of logo 1 message 4 01' The number of bytes when 11 bytes of data is code converted is used as the reference value for buffer switching, and in block N, compare this value with the amount of accumulated data. By doing so, it is determined whether buffer switching is necessary or not.
以上の工夫により、問題であった第4図の■■のケース
がなくなり、第6図に示すように、割込み周期T、でも
データロギング処理が可能である。With the above measures, the problematic case ``■'' in FIG. 4 is eliminated, and data logging processing is possible even with an interrupt period T, as shown in FIG. 6.
本発明の一実施例によれば、従来、電文終了データ処理
時に、バッファ切換えが起きるという発生@度の極めて
少ないケースのために、処理IJ能伝送速度が制約され
るという欠点が解消てきる。According to an embodiment of the present invention, the conventional disadvantage that processing IJ performance and transmission speed is limited due to extremely rare cases where buffer switching occurs during processing of end-of-telegram data can be overcome.
また、本発明の実施により、バッファ切換タイミングが
従来より若干早くなるが、実用上の障害は何ら発生しな
い。Further, by implementing the present invention, the buffer switching timing becomes slightly earlier than the conventional one, but no practical trouble occurs.
本発明によれば、データ量が周期的に変動し、かつ、一
定の短周期で発生するデータをロギングするのに、バッ
ファ切換えによる影ttg’を最小限にすることができ
るので、より短周期で発生するデータ処理も可能な高速
データロギング処理システムを実現することができる。According to the present invention, when logging data whose amount of data fluctuates periodically and is generated in a fixed short period, the influence ttg' caused by buffer switching can be minimized, so that the period is shorter. It is possible to realize a high-speed data logging processing system that can also process data generated in .
第1図、第2図はデータロギング処理システムの一例を
示す概略構成図、第3図は従来のコード変換処理、デー
タバッファ管理処理を行なう処理フローチャート、第4
図は従来のデータロギング処理方式のタイムチャート、
第5[ii<+tj:本発明の一実施例のフローチャー
ト、第6図は本発明の処理タイムチャートである。
2・・・データ発生割込み、7,8・・・発生データの
コード変換及びデータ転送時間、9.10・・・発生ス
テータスのコード変換及びデータ転送時間、11第4区
第5図1 and 2 are schematic configuration diagrams showing an example of a data logging processing system, FIG. 3 is a processing flowchart for conventional code conversion processing and data buffer management processing, and FIG.
The figure shows a time chart of the conventional data logging processing method.
Fifth [ii<+tj: Flowchart of one embodiment of the present invention, FIG. 6 is a processing time chart of the present invention. 2... Data generation interrupt, 7, 8... Code conversion and data transfer time of generated data, 9.10... Code conversion and data transfer time of generated status, 11 Section 4, Figure 5
Claims (1)
で発生するデータをバッファに#積していき、前記バッ
ファが満杯となったら、他のバッファに切換え、バッフ
ァ内データケ補助記憶装置等に格納していく方式のデー
タロギング処理方法においで、 あらかじめ規定した置板上のデータが前記バッファに蓄
積された時点で前記バッファを切換えることを特徴とす
る高速データロギング処理方法。[Claims] 1. The data rate fluctuates synchronously, the data generated in a constant short cycle is accumulated in a buffer, and when the buffer becomes full, it is switched to another buffer. , a data logging processing method in which data in a buffer is stored in an auxiliary storage device, etc., characterized in that the buffer is switched when data on a predefined board is accumulated in the buffer. Logging processing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58219467A JPS60112151A (en) | 1983-11-24 | 1983-11-24 | High speed logging method of data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58219467A JPS60112151A (en) | 1983-11-24 | 1983-11-24 | High speed logging method of data |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60112151A true JPS60112151A (en) | 1985-06-18 |
Family
ID=16735886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58219467A Pending JPS60112151A (en) | 1983-11-24 | 1983-11-24 | High speed logging method of data |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60112151A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057013A (en) * | 1998-08-13 | 2000-02-25 | Nec Corp | Trace information sampling device and mechanically readable recording medium recording program |
-
1983
- 1983-11-24 JP JP58219467A patent/JPS60112151A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057013A (en) * | 1998-08-13 | 2000-02-25 | Nec Corp | Trace information sampling device and mechanically readable recording medium recording program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2137186C1 (en) | Memory unit for storing data and processor bus | |
US20070150687A1 (en) | Memory system with both single and consolidated commands | |
CN1688980A (en) | Memory hub and access method having internal row caching | |
JPH0630511B2 (en) | Ring transmission system with variable station order | |
CN100378687C (en) | A cache prefetch module and method thereof | |
KR100283528B1 (en) | Data transmission method, data transmission apparatus and medium | |
CN114092338A (en) | Image zooming fast calculation method | |
CN101308568B (en) | Method and apparatus for production line real-time processing based FIFO | |
JPS63226154A (en) | Information transfer system | |
CN112948322A (en) | Virtual channel based on elastic cache and implementation method | |
JPS60112151A (en) | High speed logging method of data | |
CN114268670A (en) | Ethernet asynchronous message processing system and method based on time trigger | |
CA2252753A1 (en) | Data transfer control apparatus, data transfer control system and data transfer control method | |
JPH06274463A (en) | Data communication system | |
US20100268854A1 (en) | System and method for utilizing peripheral first-in-first-out (fifo) resources | |
JP2615677B2 (en) | Shared extended storage control method | |
KR0121161Y1 (en) | Switching system in common parallel bus | |
JPH0417051A (en) | Data transferring system | |
JPH023345B2 (en) | ||
JPS6341269B2 (en) | ||
JP2817974B2 (en) | Bus interface device | |
JPS62276655A (en) | Dma transfer system | |
JP2570986B2 (en) | Data transfer control device and method | |
JPH01145754A (en) | Data transfer system | |
JPS6160124A (en) | Buffer control system |