JPS6010635B2 - Drive device for thin film EL display device - Google Patents

Drive device for thin film EL display device

Info

Publication number
JPS6010635B2
JPS6010635B2 JP1542977A JP1542977A JPS6010635B2 JP S6010635 B2 JPS6010635 B2 JP S6010635B2 JP 1542977 A JP1542977 A JP 1542977A JP 1542977 A JP1542977 A JP 1542977A JP S6010635 B2 JPS6010635 B2 JP S6010635B2
Authority
JP
Japan
Prior art keywords
line
voltage
scanning
circuit
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1542977A
Other languages
Japanese (ja)
Other versions
JPS5399891A (en
Inventor
吉晴 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1542977A priority Critical patent/JPS6010635B2/en
Priority to US05/819,147 priority patent/US4237456A/en
Priority to FR7723540A priority patent/FR2360143A1/en
Priority to GB40828/79A priority patent/GB1590344A/en
Priority to DE2734423A priority patent/DE2734423C2/en
Priority to GB31878/77A priority patent/GB1590343A/en
Publication of JPS5399891A publication Critical patent/JPS5399891A/en
Priority to FR8020711A priority patent/FR2457533B1/en
Publication of JPS6010635B2 publication Critical patent/JPS6010635B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は二重絶縁型薄膜EL表示装置の駆動装直に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to reconfiguring the drive of a double-insulated thin film EL display device.

本発明はマトリックス電極を有する二重絶縁型薄膜由L
表示装置で文字、記号或いは模様等を表示する場合、上
記マトリックス電極に表示電圧を印加する回路をNチャ
ンネルMOS、又はNPNトランジスタ等一種類のスイ
ッチング素子で構成するとができる回路を提供するもの
である。
The present invention is based on a double insulated thin film L having a matrix electrode.
When displaying characters, symbols, patterns, etc. on a display device, the present invention provides a circuit in which a circuit for applying a display voltage to the matrix electrode can be composed of a single type of switching element such as an N-channel MOS or an NPN transistor. .

そして本発明は薄膜EL表示装置の駆動回路を集積回路
によって構成することを可能にするものである。また本
発明は少ないスイッチング素子数で構成することができ
る薄膜EL表示装置の駆動回路を提供するものである。
更に本発明は本件発明者が椿願昭51−92571号(
昭和51年7月30日)に出願した「薄膜由L表示装置
の駆動装置」(持関昭53−1703山公報参照)及び
昭和52王2月10日に出願した特豚昭52一1363
2号「薄膜EL表示装置の駆動装置」(特開昭53−9
9789号公報参照)を改良するものであり、走査ライ
ンの配線浮遊容量と走査ラインのスイッチング素子のオ
フインピーダンスとによる放電時定数の影響を軽減する
回路を提供するものである。
The present invention makes it possible to configure a drive circuit for a thin film EL display device using an integrated circuit. Further, the present invention provides a drive circuit for a thin film EL display device that can be configured with a small number of switching elements.
Furthermore, the present invention was developed by the inventor of the present invention in Tsubaki Gansho No. 51-92571 (
``Driving device for thin film L display device'' filed on July 30, 1975 (see Mochiseki 1703 Mountain Gazette) and Tokubuta 52-11363 filed on February 10, 1978.
No. 2 “Drive device for thin film EL display device” (Japanese Patent Application Laid-Open No. 53-9
9789), and provides a circuit that reduces the influence of the discharge time constant due to the wiring stray capacitance of the scanning line and the off-impedance of the switching element of the scanning line.

次に本発明の駆動装置を説明する前に二重絶縁型薄膜E
L表示装置及び先願発明について説明する。
Next, before explaining the drive device of the present invention, we will explain the double insulation type thin film E.
The L display device and the prior invention will be explained.

第1図に示すようにガラス基板1の上に1払03よりな
る帯状の透明電極2を平行に設け、この上に例えばY2
ぴ,Si3N4等の譲露物質層3、Mh等の活性剤をド
ープしたZnSよりなるEL層4、上記と同じくY20
3,Si3N4の謎電物質層5を蒸着法、スパッタリン
グ法のような薄膜技術を用いて500〜10000Aの
厚さで順次積層して3層構造にし、その上に上記透明電
極2と直交する方向にA〆203よりなる帯状の背面電
極6を平行に設ける。
As shown in FIG. 1, a strip-shaped transparent electrode 2 made of Y2 is provided in parallel on a glass substrate 1.
EL layer 4 made of ZnS doped with an activator such as Mh, Y20 as above.
3. A mysterious electric material layer 5 of Si3N4 is sequentially laminated to a thickness of 500 to 10,000 A using a thin film technique such as vapor deposition or sputtering to form a three-layer structure, and a layer 5 of a mysterious electric material layer 5 of Si3N4 is layered on top of the layer in a direction perpendicular to the transparent electrode 2. A strip-shaped back electrode 6 made of A〆203 is provided in parallel.

この構成の二重絶縁型薄膜EL表示袋鷹において、第1
の電極群2のうちの一つと第2の電極群6のうちの一つ
に適当な交流電圧を印加すると、両電極が交差して挟ま
れた微少面積部分のEL層4が発光する。この微少面積
部分が文字、記号、模様を表示する場合の一絵素に相当
する。従ってこの一絵素を1個ずつ選択走査して、又は
選択された絵素全部を同時に駆動して文字、記号等を表
示する。この薄膜EL表示装置は高輝度発光し寿命が長
く、安定である等の点で従来の分散型EL素子に比べて
優れた特性を持っている。上記薄膜EL素子は150V
〜300V程度の比較的高電圧を印加しなければ発光せ
ず、且つ上記2つの直交する電極より選択した特定の点
に上記高電圧を印加するため、一方の電極には高電圧電
源回路に接続する高耐圧スイッチング素子、他方の電極
にはアース電位に接続する高耐圧スイッチング素子がそ
れぞれ必要である。上記のように2つの高耐圧スイッチ
ング素子は同じ電極をアース側にして用いることができ
ず、従って二種類の型式のスイッチング素子が必要であ
る。例えばNPNトランジスタとPNPトランジスタ、
或いはNチャンネルMOSトランジスタとPチャンネル
型MOSトランジスタである。そしてこれらスイッチン
グ素子は薄膜EL表示装置の電極数と同数だけ必要であ
る。しかし現在高耐圧モノリジツクのPNPとNPN(
又はPチャンネルとNチャンネルMOS)トランジスタ
をIC化することは非常に困難であり研究中である。本
発明は以上のような点に鑑みて〜比較的実現性の高い、
Nチャンネル型MOS或いはNPNトランジスタの高耐
圧モノリジツクを用い、IC化を可能にする回路を上記
先願発明で説明した。
In the double insulation type thin film EL display bag with this configuration, the first
When an appropriate AC voltage is applied to one of the electrode groups 2 and one of the second electrode groups 6, the EL layer 4 in a small area sandwiched between the two electrodes emits light. This minute area corresponds to one picture element when displaying characters, symbols, and patterns. Therefore, characters, symbols, etc. are displayed by selectively scanning these picture elements one by one, or by simultaneously driving all the selected picture elements. This thin film EL display device has superior properties compared to conventional dispersion type EL devices in that it emits light with high brightness, has a long life, and is stable. The above thin film EL element is 150V
It does not emit light unless a relatively high voltage of about ~300V is applied, and in order to apply the high voltage to a specific point selected from the two orthogonal electrodes, one electrode is connected to a high voltage power supply circuit. The other electrode requires a high voltage switching element connected to the ground potential. As mentioned above, two high voltage switching elements cannot be used with the same electrode on the ground side, and therefore two types of switching elements are required. For example, NPN transistor and PNP transistor,
Alternatively, they are an N-channel MOS transistor and a P-channel MOS transistor. The number of switching elements required is the same as the number of electrodes of the thin film EL display device. However, currently high voltage monolithic PNP and NPN (
It is extremely difficult to integrate P-channel and N-channel MOS transistors into ICs, and research is currently underway. In view of the above points, the present invention has relatively high feasibility,
The above-mentioned prior invention describes a circuit that uses a high-voltage monolithic N-channel MOS or NPN transistor and can be integrated into an IC.

第2図は先藤発明の駆動装置の回路図を示し、第3図は
タイムチャ−トを示す。第2図において、ICは前記の
連騰EL表示装置を示し、この図では×方向の電極X,
〜Xmをデータ側電極とし、Y方向亀極Y,〜Ynを走
査側電極とし、電極のみを示している。
FIG. 2 shows a circuit diagram of the drive device invented by Sendo, and FIG. 3 shows a time chart. In FIG. 2, IC indicates the above-mentioned EL display device, and in this figure, the electrodes X in the x direction,
~Xm is a data-side electrode, Y-direction main poles Y and ~Yn are scan-side electrodes, and only the electrodes are shown.

11は共通線Aに1/2の書込み電圧(1/2Vw)を
印加する駆動回路である。
Reference numeral 11 denotes a drive circuit that applies 1/2 write voltage (1/2 Vw) to the common line A.

12はデータ側のダイオードアレイを示し、これはデー
タ側駆動線の分離と後述する高耐圧トランジスタよりな
るスイッチング素子の逆バイアスを保護する作用をする
Reference numeral 12 denotes a diode array on the data side, which functions to isolate the data side drive line and protect reverse bias of a switching element made of a high voltage transistor, which will be described later.

13はデータ側のスイッチング素子回路でありソース共
通Nチャンネル高耐圧MOSトランジスタよりなり「書
込みの非選択絵秦点に充電された電荷を放電させる回路
を形成する。
Reference numeral 13 denotes a switching element circuit on the data side, which is composed of a common-source N-channel high-voltage MOS transistor and forms a circuit for discharging the charge stored in the non-selected picture point for writing.

14は走査側のスイッチング素子回路で、ソース共通の
Nチャンネル高耐圧MOSトランジスタよりなり、書込
みの選択絵秦点に書込み電圧を印加する回路を形成する
Reference numeral 14 denotes a switching element circuit on the scanning side, which is composed of an N-channel high breakdown voltage MOS transistor with a common source, and forms a circuit for applying a write voltage to a selected picture point for writing.

15は共通線Bに1′2の書込み電圧(1/2Vw)を
印加する駆動回路ある。
Reference numeral 15 denotes a drive circuit that applies a write voltage of 1'2 (1/2 Vw) to the common line B.

16は走査側駆動線分離及びスイッチング素子の逆バイ
アス保護をする走査側のダイオードアレイである。
Reference numeral 16 denotes a scanning-side diode array for separating scanning-side drive lines and protecting switching elements from reverse bias.

17は1フィールド走査の終了時に、薄膜EL表示装置
全面にフィールドリフレッシュパルスを印加するため、
駆動線8にフィールドリフレッシュパルスを供孫 貧す
る駆動回路である。
17 applies a field refresh pulse to the entire surface of the thin film EL display device at the end of one field scan;
This is a drive circuit that supplies a field refresh pulse to the drive line 8.

次に上記駆動装置の書込み動作を説明する。Next, the write operation of the above drive device will be explained.

先ず第1段階として走査側のスイッチング素子回路14
を構成する全てのMOSトランジスタSS,〜SSnの
ゲートにハイレベル信号を供給し、これをオン状態にす
る。このときデータ側のスイッチング素子回路14の全
トランジスタSD,〜SDmはオフ状態にされている。
そして書込み駆動回路12の入力端子S,に信号が供給
されスイッチングトランジスタT,,T2がオンになり
共通線Aに1/2の書込み電圧(1/2Vw)印加され
る。従って全てのデータライン(X,〜Xm)より、薄
膜EL表示装置を構成する全絵秦点に電圧1/2Vwが
充電される。即ち薄膜EL表示装置はEL層4の両側に
誘電体層3,5が形成され、その両側に電極2,6が設
けられているので薄膜EL表示装置は容量性素子と見る
ことができ、各絵素の容量成分に上記電圧が充電される
。次の第2段階のとき、書込み絵素i,iを含むデータ
側選択ラインXiのトランジスタSDiをオフ状態にし
、非選択ラインXk羊iのトランジスタSDk羊iをオ
ンに変化させる。
First, as a first step, the scanning side switching element circuit 14
A high level signal is supplied to the gates of all MOS transistors SS, -SSn constituting the MOS transistors to turn them on. At this time, all transistors SD, -SDm of the switching element circuit 14 on the data side are turned off.
Then, a signal is supplied to the input terminal S, of the write drive circuit 12, the switching transistors T, T2 are turned on, and 1/2 write voltage (1/2 Vw) is applied to the common line A. Therefore, from all the data lines (X, to Xm), a voltage of 1/2 Vw is charged to all Ema points constituting the thin film EL display device. That is, in a thin film EL display device, dielectric layers 3 and 5 are formed on both sides of an EL layer 4, and electrodes 2 and 6 are provided on both sides, so the thin film EL display device can be viewed as a capacitive element, and each The above voltage is charged to the capacitive component of the picture element. In the next second stage, the transistor SDi of the data side selection line Xi including the write picture elements i, i is turned off, and the transistor SDk i of the non-selection line Xk i is turned on.

そして走査側は全走査ラインY,〜nの全トランジスタ
SS,〜nをオフにする。このとき端子S,には信号が
加えられ、共通線Aに1/2Vwを印加する。またこの
とき同時に端子S2に信号が加えられ共通線Bに半書込
電圧1/2Vwを印放する。従ってこの動作によって書
込み絵素i,jを含むデータラインXiは上記電圧1/
2Vwを保つが非選択のデータラインXk羊iの電荷ト
ランジスタSDk羊iを通して放してしまう。このとき
共通線Bに電圧1/2Vwが印加され、且つ、全走査ラ
インY,〜nの全トランジスタSSo〜nはオフである
から非走査ラインYそ羊iの駆動配線容量Csに1/2
Vwの充電が行われる。第3段階ではデータ側スイッチ
ング回路13の全トランジスタSD,〜mをオフ状態に
し、走査側スイッチング回路14の選択走査ラインのト
ランジスタSSiをオン状態にする。この状態のとき再
び共通線Aに電圧1′2Vwを印加すべく、入力端子S
,より信号を与えトランジスタT,,Lをオンにする。
この電圧が印加されると書込み絵素i,jには先に電圧
1/2Vwが充電されておりこの電圧が第3段階で加え
られた電圧1/2Vwと童畳して引上げられる。このと
き非選択データラインXk羊iは第2段階にて放電して
いるため第3段階での引上げ電圧1/2Vwとなり、さ
らに非選択走査ラインYクキiは容量結合によって第3
段階での引き上げ電圧1/2Vwに追従する。結局書込
み絵※i,jには書込み電圧Vwが印加され発光するが
、選択データラインXiと非選択走査ラインYクキiの
交点にある半選択絵素i,夕、と非選択データラインX
k主iと選択走査ラインの交点にある半選択絵素k,j
には電圧1/2Vwが印加されるがこの電圧は薄膜EL
表示装置の関値電圧以下であり書込み或いは消去動作を
しない。さらに非選択データラインと非選択走査ライン
のまち点にある非選択絵素k,のこついても同様である
。そしてこの動作のとき浮遊容量Csに予め充電してあ
るので、浮遊容量Csが非書込み絵素の合計容量{(m
−P)Ce}より非常に4・さくなければならないとい
う制限はなく、従って書込み絵素数が非常に多くなった
場合も全ての選択絵素には所定の書込み電圧Vwが加わ
り所定の輝度で発光する。最後に全てのトランジスタS
D,〜m、SS,〜nはオフにされ、初めの状態に戻る
Then, on the scanning side, all transistors SS, -n of all scanning lines Y, -n are turned off. At this time, a signal is applied to the terminal S, and 1/2 Vw is applied to the common line A. At the same time, a signal is applied to the terminal S2, and the half write voltage 1/2 Vw is applied to the common line B. Therefore, by this operation, the data line Xi including the write picture elements i and j becomes the voltage 1/
2Vw is maintained, but it is released through the charge transistor SDki of the unselected data line Xki. At this time, the voltage 1/2Vw is applied to the common line B, and all the transistors SSo~n of all the scanning lines Y,~n are off, so the drive wiring capacitance Cs of the non-scanning line Y and i is 1/2
Vw charging is performed. In the third stage, all the transistors SD, -m of the data side switching circuit 13 are turned off, and the transistor SSi of the selected scanning line of the scanning side switching circuit 14 is turned on. In this state, in order to apply the voltage 1'2Vw to the common line A again, the input terminal S
, and turns on the transistors T, , and L.
When this voltage is applied, the write picture elements i and j have been previously charged with a voltage 1/2 Vw, and this voltage is raised in parallel with the voltage 1/2 Vw applied in the third stage. At this time, the unselected data line
Follows the raised voltage 1/2Vw in stages. In the end, the writing voltage Vw is applied to the writing picture *i, j and they emit light, but the half-selected picture element i, y, located at the intersection of the selected data line Xi and the non-selected scanning line Y, and the non-selected data line X
Half-selected picture element k,j at the intersection of k principal i and selected scanning line
A voltage 1/2 Vw is applied to the thin film EL.
The voltage is below the display device's threshold voltage, and no writing or erasing operations are performed. Furthermore, the same applies to the unselected picture element k located between the unselected data line and the unselected scan line. During this operation, since the stray capacitance Cs is charged in advance, the stray capacitance Cs becomes the total capacitance of the non-written picture elements {(m
-P)Ce}, there is no restriction that it must be much smaller than 4. Therefore, even if the number of written picture elements becomes very large, a predetermined write voltage Vw is applied to all selected picture elements and they emit light with a predetermined brightness. do. Finally all transistors S
D, ~m, SS, ~n are turned off and return to their initial state.

ここで薄膜EL表示装置に加えられる電圧を等価回路を
用いて考察する。
Here, the voltage applied to the thin film EL display device will be considered using an equivalent circuit.

第4図は第3段階の書込み動作が始められる前、即ち選
択された走査ラインYjのトランジスタSSiがオンに
され、他のトランジスタSSそミjがオフにされ、共通
線Aに電圧1/2Vwが印加される直前の簡略化した等
価回路を示す。
FIG. 4 shows before the third stage write operation is started, that is, the transistor SSi of the selected scanning line Yj is turned on, the other transistors SS Somij are turned off, and the voltage 1/2 Vw is applied to the common line A. A simplified equivalent circuit immediately before is applied.

この図において、各誌号は次の意味を持つ。マトリック
ス素線数、データ側:m、 走査側:n,m,n》1 1絵素容量:Ce 選択走査ライン:i、書込みデータラインの選択数:P
走査側配線の浮遊容量:Csデータ側配線の浮遊容量:
Cd 書込み絵素を含むデータラインに接続されている全ダイ
オード:瓜(逆バイアス)書込み絵素を含まないデータ
ラインに接続されている全ダイオード:Dn(順バイア
ス)C,:非選択絵素(データ側からも走査側からも選
択されない絵素)(k,そ)全ての容量和、C,=(n
−1)(m−p)CeC2:半選択絵素(データライン
側からのみ選択された絵素)(i,そ)の容量和C2=
p(n−1)Ce C3:選択絵素(i,i)の容量和 C3=PCe C4:半選択絵素(走査ライン側からのみ選択された絵
素)(k,i)の容量和C4=(m−p)Ce C5:走査ラインの配線の浮遊容量和 C5=(n一・)CS C6:データ側ライン中、書込み絵素(i,i)を含む
データ側配線の浮遊容量和C6=PCd R,:走査側の全スイッチング素子の合計のオフインピ
ーダンスR,=nR。
In this diagram, each magazine issue has the following meaning. Number of matrix element lines, data side: m, scanning side: n, m, n》1 1 pixel capacity: Ce, selected scanning line: i, number of selected write data lines: P
Stray capacitance of scanning side wiring: Cs Stray capacitance of data side wiring:
Cd: All diodes connected to the data line containing the writing picture element: Gourd (reverse bias) All diodes connected to the data line not containing the writing picture element: Dn (forward bias) C,: Non-selected picture element ( The sum of all capacitances (pixels that are not selected from either the data side or the scanning side) (k, so), C, = (n
-1) (m-p)CeC2: Capacitance sum of half-selected picture elements (picture elements selected only from the data line side) (i, so) C2=
p(n-1)Ce C3: Sum of capacitances of selected picture elements (i, i) C3=PCe C4: Sum of capacitances of half-selected picture elements (picture elements selected only from the scanning line side) (k, i) C4 = (m-p)Ce C5: Sum of stray capacitances of scanning line wiring C5 = (n-)CS C6: Sum of stray capacitances of data side wiring including write picture element (i, i) in data side line C6 =PCd R,: Total off-impedance R of all switching elements on the scanning side, =nR.

R。R.

はスイッチング素子1個のオフインピーダンスR2:選
択データラインのスイッチング素子の合計のオフィンピ
ーダンスR2=PR。
is the off-impedance R2 of one switching element: the off-impedance R2 of the total switching elements of the selected data line = PR.

C,o:データライン中の選択ラインの合計の浮遊容量
C,。
C,o: Total stray capacitance of the selected line among the data lines, C,.

=PCdこのとき、a点の電位は1′2Vw、b点の電
位はVw、C点及びd点の電位は1/2Vwである。
=PCd At this time, the potential at point a is 1'2Vw, the potential at point b is Vw, and the potentials at points C and d are 1/2Vw.

次の第3段階で選択された走査ラインYjのトランジス
タSSjがオン、他のトランジスタSSそキjがオフ、
データ側の全トランジスタSD,〜SDmがオフされて
、共通線Aに1/2Vw印加されたとき、第4図のa点
の電圧Vsはである。
In the next third step, the transistor SSj of the selected scan line Yj is turned on, and the other transistors SSj are turned off.
When all the transistors SD, -SDm on the data side are turned off and 1/2 Vw is applied to the common line A, the voltage Vs at point a in FIG. 4 is.

またb点の電圧Vdはエネルギー保存側よりよ2(学)
2千(C2十C3十C6)(Vd−VS)2【1}から となる。
Also, the voltage Vd at point b is from the energy conservation side2 (science)
2,000 (C20C30C6) (Vd-VS)2[1}.

ここで(m−1)Ce》Cs ‘3
}(n−1)Ce》Cd ‘4}と
仮定すると、C,》C5,C2》C3,C6となり、‘
1’,■式からVS学、Vd=VW ‘51 となる。
Here (m-1)Ce》Cs '3
}(n-1)Ce》Cd '4}, then C,》C5,C2》C3,C6,'
1', VS equation, Vd=VW '51.

このように条件‘乳,‘41が満されている限り、選択
された全ての書込み絵素C3には書込み電圧Vwが印力
In this way, as long as the condition '41' is satisfied, the write voltage Vw is applied to all the selected write picture elements C3.

され、全ての半選択絵素C2,C船ま学の半選択電圧が
印加され、全ての非選択絵素に電圧印加されないから、
選択絵素のみに書込むことができる。なお、上記回路構
成及び動作では走査ラインの浮遊容量Csに予め充電し
てから第3段階の書込み電圧印加を行うので、上記‘3
1式の制限はなく、従って書込み絵素数が非常に多くな
った場合でも全ての選択絵素に所定の書込み電圧Vwが
印加され所定の輝度で均一に発光する。
, the half-select voltage of all the half-selected picture elements C2 and C is applied, and no voltage is applied to all the non-selected picture elements.
It is possible to write only to selected picture elements. Note that in the above circuit configuration and operation, the stray capacitance Cs of the scanning line is charged in advance before the third stage write voltage is applied.
There is no limit to one set, and therefore, even if the number of picture elements to be written is very large, a predetermined write voltage Vw is applied to all selected picture elements, and they emit light uniformly at a predetermined brightness.

以上の動作によって一走査ラインの書込みが行われ、以
後順次、次の走査ラインへの書込みが行われる。
Through the above operations, one scanning line is written, and thereafter, writing to the next scanning line is performed sequentially.

この次の走査ラインの書込みの際には前に書込みをした
データラインは書込み電圧保持しているから、そのデー
タラインに充電電流は流れない。書込みがなかったデー
タラインにのみ予備充電の電流が流れる。そして順次走
査が終りフィールドの書込みが終了したとき、フィール
ドリフレッシュパルスが駆動回路15、ダイオードアレ
イ16を介して加えられる。
When writing to the next scanning line, the previously written data line holds the write voltage, so no charging current flows through that data line. Preliminary charging current flows only to data lines that have not been written to. Then, when the sequential scanning ends and the writing of the field ends, a field refresh pulse is applied via the drive circuit 15 and the diode array 16.

このとき走査側スイッチング回路14の全トランジスタ
SS,〜SSnはオフ、データ側スイッチング回路13
の全トランジスタSD,〜SDmはオンにされる。フィ
ールドリフレツシュパルスの電圧値は上記各走査ライン
ごとにより加えた書込み電圧Vwと等しく、薄膜EL表
示装置には逆極性に加えている。従って薄膜EL表示装
置は書込み電圧Vwとフィールドリフレッシュパルスと
で交流駆動されることになる。フィールドリフレッシュ
パルスが加えられるとき、書込み電圧が加えられた絵素
は分極しているため、この分極による電界とフィールド
リフレッシュパルスとが車畳して書込み絵素のみを発光
させる。またこのフィールドリフレッシュパルスのため
分極の偏りをなくし、次のフイ−ルドで書込み電圧Vw
が加えられたときに書込み絵素の発光を可能にしている
。ところで、上記先願発明は走査側駆動配線の浮遊容量
Csに上記第2段階で電圧1/2Vwに充電し、次の第
3段階でこの浮遊容量Csの充電電圧1/2Vwを書込
み絵素に作用させて書込電圧Vwを印加する訳であるが
、この充電電圧は上記第2段階から第3段階へ移る期間
中、放電する。このときの放電回路は走査側スイッチン
グ回路14のスイッチング素子のオフィンピーダンスを
通る回路であり、その時定数けまto=RoCsである
。従って、上記第2段階から第3段階へ移る時間Tは上
記時定数時間toより充分短か〈しなければ浮遊容量に
充電した意味がなくなる。例えばT《2.球oCs(1
0%〜90%の放電時定数)の条件が満されなければな
らない。普通、Ro三皿MQ、CsニlOAF、T<1
0山Secであるから上記条件は満足されるため問題は
生じない。
At this time, all transistors SS, ~SSn of the scanning side switching circuit 14 are turned off, and the data side switching circuit 13
All transistors SD, ~SDm of are turned on. The voltage value of the field refresh pulse is equal to the write voltage Vw applied to each scanning line, and is applied with opposite polarity to the thin film EL display device. Therefore, the thin film EL display device is AC driven using the write voltage Vw and the field refresh pulse. When the field refresh pulse is applied, the picture element to which the write voltage is applied is polarized, so the electric field due to this polarization and the field refresh pulse combine to cause only the write picture element to emit light. In addition, this field refresh pulse eliminates polarization bias, and the write voltage Vw is increased in the next field.
This allows the written pixels to emit light when added. By the way, the invention of the prior application charges the stray capacitance Cs of the scanning side drive wiring to a voltage of 1/2 Vw in the second step, and then charges the charging voltage of this stray capacitance Cs of 1/2 Vw to the writing picture element in the next third step. Although the write voltage Vw is applied, this charging voltage is discharged during the period of transition from the second stage to the third stage. The discharge circuit at this time is a circuit that passes through the off-chip pedance of the switching element of the scanning side switching circuit 14, and its time constant kemato=RoCs. Therefore, the time T for moving from the second stage to the third stage is sufficiently shorter than the time constant time to, otherwise there is no point in charging the stray capacitance. For example, T《2. Ball oCs (1
(discharge time constant of 0% to 90%) must be met. Normal, Ro three plates MQ, Cs Ni l OAF, T<1
Since the value is 0 Sec, the above condition is satisfied and no problem occurs.

しかし本発明は上記問題の発生をより完全に無くすため
、本発明は実質的に上記浮遊容量Cs容量を大きくする
ものである。
However, in order to more completely eliminate the occurrence of the above problem, the present invention substantially increases the above stray capacitance Cs.

第5図は本発明の一実施例の駆動回路を示し、この回路
は、薄膜EL表示装置の全走査ラインY,〜Ynの電極
又はリード線に外部コンデンサChを各々接続して構成
される。
FIG. 5 shows a driving circuit according to an embodiment of the present invention, and this circuit is constructed by connecting external capacitors Ch to the electrodes or lead wires of all scanning lines Y, -Yn of a thin film EL display device.

その他は第2図と同じであるので同一符号を付して説明
を省略する。この回路によれば、第2段階で走査ライン
Y・〜Ynの浮遊容量Csに充電するとき同時に上記外
部コンデンサChにも充電が行われる。このため時定数
bo,はtの=Ro(Cs十CO.)となり、時定数が
大きくなり、本発明の課題則ち時定数tmより時間Tを
充分短か〈するとの条件より満足させやすくなる。その
他、動作は前記と同じである。
Since the other parts are the same as those in FIG. 2, the same reference numerals are given and the explanation will be omitted. According to this circuit, when the stray capacitance Cs of the scanning lines Y to Yn is charged in the second stage, the external capacitor Ch is also charged at the same time. Therefore, the time constant bo, becomes t = Ro (Cs + CO.), and the time constant becomes large, making it easier to satisfy the problem of the present invention, which is the condition that the time T is sufficiently shorter than the time constant tm. . Other than that, the operation is the same as above.

第6図は本発明の他の実施例を示し、この回路ではコン
デンサCeは走査ラインY,〜Ynと駆動回路16との
間に共通線Cを介してそれぞれ挿入される。
FIG. 6 shows another embodiment of the present invention, in which capacitors Ce are inserted between the scanning lines Y, -Yn and the drive circuit 16 via a common line C, respectively.

このコンデンサ群をブロック18で表わす。このコンデ
ンサCeは外部コンデンサを接続するものではなく、薄
膜EL表示装置の端部にX方向電極とY方向電極の一部
で形成したコンデンサである。共通線Cは端子S4に入
力される信号でオンオフが制御されるトランジスタ回路
19を介してア−スされる。その他の構成は第2図と同
じである。この回路のタイムチャートを第7図に示す。
第7図において、SSi一,は前回の走査ライン、SS
iは今回の走査ライン、SSj十,は次回の走査ライン
の各信号波形、S,〜S4は端子S,〜S4の各信号波
形、(SD)sは選択されたデータラインの波形、(S
D)nは非選択のデータラインの波形、Dsは走査ライ
ンYiを走査しているときの選択されたデータラインの
印加信号波形、Dnは走査ラインYiを走査していると
きの非選択データラインの印加信号波形、Yi一,は前
回の走査ラインの波形、Yjは今回の走査ラインの波形
、Yj+,は次回の走査ラインの波形、戊,Yjは選択
データラインXiと走査ラインYiの交点の絵素に加わ
る電圧波形、Dn,Yiは非選択データラインXk主i
と走査ラインYiの交点の絵素に加わる電圧波形、Ds
,Yクキiは選択データラインXiと非走査ラインYそ
キiの交点の絵素に加わる電圧波形Dn,Yそ午jは非
選択データラインXk羊iと非走査ラインYそ羊jのタ
ミ点の絵素に加わる電圧波形を示す。FRはフィールド
リフレッシュパルスを示す。この第7図のタイムチャー
トは本質的に第3図と同じであり、この図では前回の走
査ラインの状態によって絵素に加わる電圧波形が異なり
、次回の走査ラインの各書込み、非書込み絵素の状態に
影響があり電圧波形が異なることを表わしている。
This group of capacitors is represented by block 18. This capacitor Ce is not connected to an external capacitor, but is a capacitor formed at the end of the thin film EL display device by a part of the X-direction electrode and the Y-direction electrode. The common line C is grounded via a transistor circuit 19 whose on/off is controlled by a signal input to a terminal S4. Other configurations are the same as in FIG. 2. A time chart of this circuit is shown in FIG.
In FIG. 7, SSi-, is the previous scanning line, SS
i is the current scanning line, SSj is each signal waveform of the next scanning line, S, ~S4 is each signal waveform of terminal S, ~S4, (SD)s is the waveform of the selected data line, (S
D) n is the waveform of the unselected data line, Ds is the applied signal waveform of the selected data line when scanning the scanning line Yi, and Dn is the unselected data line when scanning the scanning line Yi. The applied signal waveform, Yi-, is the waveform of the previous scanning line, Yj is the waveform of the current scanning line, Yj+, is the waveform of the next scanning line, and Yj is the intersection of the selected data line Xi and the scanning line Yi. The voltage waveforms applied to the picture elements, Dn and Yi are the unselected data lines Xk main i
and the voltage waveform applied to the picture element at the intersection of scanning line Yi, Ds
, Y is the voltage waveform Dn applied to the picture element at the intersection of the selected data line Xi and the non-scanning line Y soj, and Y soj is the voltage waveform Dn of the voltage waveform Dn applied to the picture element at the intersection of the selected data line Xi and the non-scanning line Y soj. It shows the voltage waveform applied to the picture element at the point. FR indicates a field refresh pulse. The time chart in Fig. 7 is essentially the same as Fig. 3, and in this figure, the voltage waveform applied to the picture elements differs depending on the state of the previous scan line, and each written and non-written picture element in the next scan line is This indicates that the voltage waveform is different due to the influence on the state of

本発明の駆動装置は以上のように構成され動作するので
、データ側スイッチング回路13、及び走査側スイッチ
ング回路14の各トランジスタSD,〜SDm、SS,
〜SSnは全て薄膜EL素子のX又はY電極からアース
点へ電流を流す方向であるから、全てのトランジスタは
Nチャンネル型MOSトランジスタをドレインをアース
に接続して構成することができる。
Since the driving device of the present invention is configured and operates as described above, each transistor SD, ~SDm, SS,
~SSn are all directions in which current flows from the X or Y electrode of the thin film EL element to the ground point, so all transistors can be constructed by N-channel MOS transistors with their drains connected to ground.

このように本発明によれば1種類の導電型式のトランジ
スタを用いて作ることができ、IC化が可能となる。ま
た本発明によれば浮遊容量の影響を補償した回路が得ら
れ、より安定した動作が糊侍できる。
As described above, according to the present invention, it can be manufactured using one type of conductivity type transistor, and it can be integrated into an IC. Further, according to the present invention, a circuit that compensates for the influence of stray capacitance can be obtained, and more stable operation can be achieved.

なお上記実施例では薄膜EL表示装置は印加電圧と発光
輝度に特性を持たないものについて説明したが、ヒステ
リシス特性を持つ薄膜EL表示装置においても駆動回路
1 1からの供孫台電圧を維持電圧、書込み電圧、消去
電圧、中間調書込み電圧、光書込み電圧或いは議出し電
圧の1/2に変化させれば、維持駆動モード、書込み駆
動モード、消去駆動モード、中間調書込み駆動モード、
光書込み駆動モード、或いは論出し駆動モードすること
ができる。
Note that in the above embodiment, the thin film EL display device has been described as having no characteristics in applied voltage and luminance, but even in a thin film EL display device having hysteresis characteristics, the output voltage from the drive circuit 11 is changed to the sustaining voltage, If the write voltage, erase voltage, halftone write voltage, optical write voltage, or set voltage is changed to 1/2, the sustain drive mode, write drive mode, erase drive mode, halftone write drive mode,
An optical write drive mode or a write drive mode can be used.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は二重絶縁型薄膜EL表示装置の構成図、第2図
は先願発明の駆動装置の回路図、第3図は第2図の装置
の動作を説明するタイムチャート、第4図は動作を説明
するための等価回路図、第5図は本発明の−実施例の駆
動装置の回路図、第6図は本発明の他の実施例装置の回
路図、第7図は第6図の回路のタイムチャートである。 10は薄膜EL表示装置、11は駆動回路、13はデー
タ側スイッチング回路、14は走査側スイッチング回路
、15は駆動回路、16は走査側ダイオードアレイ、C
h,Ceはコンデンサ。第1図第2図 第3図 第4図 第5図 第6図 第7図
Fig. 1 is a configuration diagram of a double insulation type thin film EL display device, Fig. 2 is a circuit diagram of a driving device of the prior invention, Fig. 3 is a time chart explaining the operation of the device of Fig. 2, and Fig. 4 5 is an equivalent circuit diagram for explaining the operation, FIG. 5 is a circuit diagram of a driving device according to an embodiment of the present invention, FIG. 6 is a circuit diagram of another embodiment of the device of the present invention, and FIG. 3 is a time chart of the circuit shown in the figure. 10 is a thin film EL display device, 11 is a drive circuit, 13 is a data side switching circuit, 14 is a scanning side switching circuit, 15 is a drive circuit, 16 is a scanning side diode array, C
h and Ce are capacitors. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 1 EL層の両面に誘電体層を設け、該両誘電体層の両
表面に互いに直交する方向にマトリツクス状に電極を形
成した薄膜EL表示装置の駆動回路において、 上記電
極の一方を走査ラインとし、他方をデータラインとして
、上記走査ラインに接続されたコンデンサと、 上記走
査ラインとデータラインのそれぞれに、ライン毎に選択
的にオン・オフされ、オン時上記ラインを共通のアース
点に接続し、オフ時は上記アース点への接続を開放する
、同じ導電型のスイツチング素子を有し、上記ラインへ
の電圧供給と上記各スイツチング素子のオン・オフ制御
とにより、任意の選択されたライン交点に発光閾値以上
の書込み電圧を印加するようにしたスイツチング回路を
備え、 該スイツチング回路は、上記データラインへの
電圧供給と上記各スイツチング素子のオン・オフ制御と
による、全ての交点への予備充電及び非選択データライ
ンの電荷放電過程を含み、上記非選択データラインの電
荷放電時に、上記走査ライン側への電圧供給と、上記走
査側スイツチング回路の全スイツチング素子のオフ制御
により、上記走査ラインの浮遊容量及び上記コンデンサ
に発光閾値以下の電圧を予備充電する回路を設けてなる
ことを特徴とする薄膜EL表示装置の駆動装置。
1. In a drive circuit for a thin film EL display device in which dielectric layers are provided on both sides of an EL layer, and electrodes are formed in a matrix in directions perpendicular to each other on both surfaces of both dielectric layers, one of the electrodes is used as a scanning line. , and a capacitor connected to the scanning line, with the other being the data line, and a capacitor connected to the scanning line and the data line, which is selectively turned on and off for each line, and when turned on, connects the line to a common ground point. , has a switching element of the same conductivity type that opens the connection to the ground point when off, and by supplying voltage to the line and controlling on/off of each switching element, any selected line intersection point A switching circuit is provided to apply a write voltage equal to or higher than the light emission threshold to the data line, and the switching circuit pre-charges all the intersection points by supplying voltage to the data line and controlling on/off of each of the switching elements. and a charge discharging process of the non-selected data line, and when the charge of the non-selected data line is discharged, the scanning line is turned off by supplying voltage to the scanning line side and controlling off all switching elements of the scanning side switching circuit. A driving device for a thin film EL display device, comprising a circuit for pre-charging the stray capacitance and the capacitor to a voltage below a light emission threshold.
JP1542977A 1976-07-30 1977-02-14 Drive device for thin film EL display device Expired JPS6010635B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP1542977A JPS6010635B2 (en) 1977-02-14 1977-02-14 Drive device for thin film EL display device
US05/819,147 US4237456A (en) 1976-07-30 1977-07-26 Drive system for a thin-film EL display panel
FR7723540A FR2360143A1 (en) 1976-07-30 1977-07-29 CONTROL ASSEMBLY FOR THIN FILM ELECTROLUMINESCENT MATRIX DISPLAY BOARD
GB40828/79A GB1590344A (en) 1976-07-30 1977-07-29 Thin-film electroluminescent matrix display apparatus
DE2734423A DE2734423C2 (en) 1976-07-30 1977-07-29 Driver circuitry for a thin film EL matrix display
GB31878/77A GB1590343A (en) 1976-07-30 1977-07-29 Drive system for a thin-film electroluminescent display panel
FR8020711A FR2457533B1 (en) 1976-07-30 1980-09-26 CONTROL MOUNT FOR A THIN FILM LIGHT EMITTING MATRIX DISPLAY BOARD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1542977A JPS6010635B2 (en) 1977-02-14 1977-02-14 Drive device for thin film EL display device

Publications (2)

Publication Number Publication Date
JPS5399891A JPS5399891A (en) 1978-08-31
JPS6010635B2 true JPS6010635B2 (en) 1985-03-19

Family

ID=11888528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1542977A Expired JPS6010635B2 (en) 1976-07-30 1977-02-14 Drive device for thin film EL display device

Country Status (1)

Country Link
JP (1) JPS6010635B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114592A (en) * 1982-12-21 1984-07-02 富士通株式会社 Driving system of el display panel

Also Published As

Publication number Publication date
JPS5399891A (en) 1978-08-31

Similar Documents

Publication Publication Date Title
JP4197647B2 (en) Display device and semiconductor device
US7106281B2 (en) Apparatus and method for driving electro-luminescence panel
US7446570B2 (en) Shift register, gate driving circuit and display panel having the same, and method thereof
TWI651701B (en) Display device and electronic device
KR100476368B1 (en) Data driving apparatus and method of organic electro-luminescence display panel
US7639211B2 (en) Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
EP1649442B1 (en) Oled display with ping pong current driving circuit and simultaneous scanning of lines
TWI277931B (en) Pixel circuit
US4864182A (en) Driving circuit for thin film EL display device
US4237456A (en) Drive system for a thin-film EL display panel
US12014692B2 (en) Display driving module, method for driving the same and display device
WO2003067316A1 (en) Image display unit
KR20030035195A (en) Electroluminescent display panel and method for operating the same
JPS6010635B2 (en) Drive device for thin film EL display device
KR101057781B1 (en) Electro-luminescence display
KR100438914B1 (en) Apparatus Of Driving Plasma Display Panel
JPS6010634B2 (en) Drive device for thin film EL display device
JPS6010633B2 (en) Drive circuit for thin film EL display device
JPS5922952B2 (en) Drive device for thin film EL display device
JPS62513B2 (en)
JPS6015078B2 (en) Drive device for thin film EL display device
JPS6010632B2 (en) Drive device for thin film EL display device
JPH0620318Y2 (en) Driving circuit for thin film EL display device
JPS62514B2 (en)
JPS6315588B2 (en)