JPS60104219A - Data recording device - Google Patents

Data recording device

Info

Publication number
JPS60104219A
JPS60104219A JP21204783A JP21204783A JPS60104219A JP S60104219 A JPS60104219 A JP S60104219A JP 21204783 A JP21204783 A JP 21204783A JP 21204783 A JP21204783 A JP 21204783A JP S60104219 A JPS60104219 A JP S60104219A
Authority
JP
Japan
Prior art keywords
memory
circuit
memory cartridge
recording device
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21204783A
Other languages
Japanese (ja)
Other versions
JPH025246B2 (en
Inventor
Yuji Mihara
三原 裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21204783A priority Critical patent/JPS60104219A/en
Publication of JPS60104219A publication Critical patent/JPS60104219A/en
Publication of JPH025246B2 publication Critical patent/JPH025246B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/08Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for safeguarding the apparatus, e.g. against abnormal operation, against breakdown

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Recording Measured Values (AREA)

Abstract

PURPOSE:To prevent an omission of a data and a malfunction by controlling an operating of an interface basing on a signal for showing an installed state of a recording device body and a memory cartridge. CONSTITUTION:An output of a converting circuit 1 is transferred to a controlling circuit 3 at every prescribed time limit through a counter 2. The circuit 3 inputs the contents of the counter 2 to a memory 5 through interfaces IF42, 43. A memory cartridge 7 is constituted of the IF42, the memory 5 and a timepiece 6, and its attached or detached state is detected by a switch SW1 and SW2, and a detecting circuit 9 connected to them. The circuit 9 receives a signal from the SW1 and SW2, and a signal from the controlling circuit 3, and outputs signals Q1-Q3 for showing an installed state between a recording device body and the cartridge 7. In this way, an operation of the controlling circuit 3 and the IF43 is controlled.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電力、ガス、水道等の一定時限毎の使用量デ
ータを計測記録し、後にデータを回収して解析するデー
タ記録装置に係り、特に着脱可能なメモリカートリッジ
を有するデータ記録装置に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a data recording device that measures and records consumption data of electricity, gas, water, etc. at fixed time intervals, and later collects and analyzes the data. The present invention relates to a data recording device having a removable memory cartridge.

〔発明の技術的背景〕[Technical background of the invention]

第1図は従来のデータ記録装置の概略構成を示すブロッ
ク図である。電力使用量データを計測する場合の構成に
ついて説明すると、電力をパルス数に変換する変換回路
/と、変換回路lの出力パルス数をカウントし一定の時
限毎にカウンタの内容を出力したのちクリアされるカウ
ンタ回路コと、カウンタ回路コの計量値を記憶し、その
データを回収するため装置本体から取り外すことの可能
なメモリカートリッジ7、メモリカートリッジ7へのデ
ータ書き込み、カウンタ回路のクリア等の制御をおこな
うための制御回路Jと、装置本体とメモリカートリッジ
7との信号を特徴とする特許ターンエイス回路II/ 
、侵とから構成されている。
FIG. 1 is a block diagram showing a schematic configuration of a conventional data recording device. To explain the configuration for measuring power consumption data, it consists of a conversion circuit that converts power into the number of pulses, and a conversion circuit that counts the number of output pulses from the conversion circuit L and outputs the contents of the counter at fixed time intervals and then clears the counter. A memory cartridge 7 that can be removed from the main body of the device to store the measured values of the counter circuit and collect the data, and a memory cartridge 7 that controls writing of data to the memory cartridge 7, clearing the counter circuit, etc. Patented Turn Eighth Circuit II/, which features a control circuit J for performing the operation, and signals between the main body of the device and the memory cartridge 7.
It consists of , invasion and.

メモリカートリッジ7内には側測値を記憶するためのメ
モリSと、一定時限を制御回路Jに知らせるための時計
6と、データの入出力用インターフェイス’12とが組
み込まれている。メモリカートリッジクは装置本体に着
脱可能であり、この着脱の検出はスイッチtを用いてお
こなわれる。
Built into the memory cartridge 7 are a memory S for storing side measurement values, a clock 6 for notifying the control circuit J of a fixed time period, and a data input/output interface '12. The memory cartridge can be attached to and detached from the main body of the apparatus, and detection of attachment and detachment is performed using switch t.

すなわちメモリカートリッジ7が装置本体に装着される
と、スイッチgが閉路して制御回路Jがメモリカートリ
ッジクの装着を検出するように構成されている。そして
制御回路Jとメモリカートリッジ7内のメモリ5との間
のデータの授受は、スイッチgが閉路している状態にお
いてのみおこなわれるようになっている。
That is, when the memory cartridge 7 is installed in the main body of the apparatus, the switch g is closed and the control circuit J detects the installation of the memory cartridge. Data is exchanged between the control circuit J and the memory 5 in the memory cartridge 7 only when the switch g is closed.

〔背景技術の問題点〕[Problems with background technology]

このような構成のデータ記録装置(以下ロードナー4イ
装置という)においては、カウンターの内容をインター
フェイス’I/、’12を介してメモリカートリッジ7
内のメモリSに、書き込んでいる時に、メモリカートリ
ツー)7を装置本体から取り外すと、データが欠落した
り、正常な動作がおこなわれなかったために他のデータ
を破壊してしまう可能性がある等の欠点を有している。
In a data recording device having such a configuration (hereinafter referred to as a loading device), the contents of the counter are stored in the memory cartridge 7 via the interface 'I/'12.
If you remove the memory cart 7 from the device while it is writing to the memory S in the device, data may be lost or other data may be destroyed due to malfunction. It has the following drawbacks.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、メモリカートリッジ内のメモリへの
データの書き込みシーケンスを制御してデータの欠落や
誤動作をおこさないデータ記録装置を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a data recording device that controls the sequence of writing data to a memory in a memory cartridge to prevent data loss or malfunction.

〔発明の概要〕[Summary of the invention]

この発明では上記目的を達成するために、記録装置本体
と、この本体に着脱可能に装着されたメモリカートリッ
ジとを有し、一定時限毎の計測データを前記記録装置本
体内のインターフェイスを介して前記メモリカートリ、
ジ内のメモリに格納するデータ記録装置において、前記
メモリカートリツ、ジの着脱に応じて開閉する第1のス
イッチと・前記メモリカートリッジのロック・アンロッ
クに応じて開閉する第2のスイッチと、前記第1および
第コのスイッチの開閉信号を入力し前記記録装置本体と
前記メモリカート17ツジとの間の装着状態を表わす信
号を出力する検出回路とを設け、この装着状態を表わす
信号に基づいて前記インターフェイスの動作を制御する
事を特徴としている。
In order to achieve the above object, the present invention includes a recording device main body and a memory cartridge removably attached to the main body, and the measurement data for each fixed time period is transmitted to the memory cartridge through an interface in the recording device main body. memory cartridge,
a first switch that opens and closes in response to attachment and detachment of the memory cartridge; and a second switch that opens and closes in response to locking and unlocking of the memory cartridge; A detection circuit is provided which inputs the opening/closing signals of the first and second switches and outputs a signal representing the installation state between the recording device main body and the memory cart 17, and based on the signal representing the installation state. The method is characterized in that the operation of the interface is controlled by the interface.

〔発明の実施例〕[Embodiments of the invention]

以下この発明の実施例を図面に基づいて詳細に説明する
。なお第1図に示したと同一部分には同一符号を伺し、
その説明は省略する。
Embodiments of the present invention will be described in detail below with reference to the drawings. The same parts as shown in Figure 1 are designated by the same reference numerals.
The explanation will be omitted.

第2図はこの発明の一実施例を示すブロック図であり、
第1図の場合と同様電力使用量データを計測する場合の
構成を示している。負荷電圧VLと、負荷電流工、とけ
変換回路lに人力される。
FIG. 2 is a block diagram showing an embodiment of the present invention,
This figure shows a configuration for measuring power usage data as in the case of FIG. 1. It is manually applied to the load voltage VL, load current, and melt conversion circuit l.

変換回路lは、たとえば負荷電圧v1と負荷電流工、と
を乗算する乗算器と、乗算された電力をパルス数に変換
する%’F−;ンパータ(Watt/Fre−quen
cy変換)と、w、7コン・ζ−夕の出力を適当な比率
に変換する分周器とから構成される。変換回路lの出力
はカランタコを介して一定時限毎に制御回路Jに転送さ
れる。制御回路Jはカランタコの内容を入出力インタフ
ェイスlI2 、 ’13を介してメモリSに入力する
。メモリカートリツー)7は、インターフェイス侵とメ
モリSと時計6とから構成され、ロードサーベイ装置本
体から取り外しが可能である。メモリカートリッジクの
着脱状態は2つのスイッチsw、、sw、とこれに接続
される検出回路9により検出される。検出回路9はスイ
ッチsw、、sw、がらの信号と制御回路JがらのR8
T信号とを受けて記録装置本体とメモリカートリッジク
との間の装着状態を表わす信号Ql 、Q2 、Q3を
出力し、これによって制御回路3およびインターフェイ
ス1.t3の動作は制御される。
The conversion circuit l includes, for example, a multiplier that multiplies the load voltage v1 and the load current, and a %'F-;
cy conversion) and a frequency divider that converts the outputs of w and 7 converters to an appropriate ratio. The output of the conversion circuit I is transferred to the control circuit J at fixed time intervals via the carantaco. The control circuit J inputs the contents of the Kalantaco to the memory S via the input/output interfaces lI2 and '13. The memory cartridge (2) 7 is composed of an interface, a memory S, and a clock 6, and is removable from the main body of the road survey apparatus. The attachment/detachment state of the memory cartridge is detected by two switches sw, , sw and a detection circuit 9 connected thereto. The detection circuit 9 receives signals from the switches sw, , sw, and R8 from the control circuit J.
In response to the T signal, the control circuit 3 and the interface 1. The operation of t3 is controlled.

第3図は検出回路9とインターフェイス回路tI3の構
成の一例を示す回路図である。スイッチSW。
FIG. 3 is a circuit diagram showing an example of the configuration of the detection circuit 9 and the interface circuit tI3. Switch SW.

はカートリッジ7の本体への接続を検出するカートリッ
ジ検出スイッチであり、カートリッジ7の着脱に応じて
開閉する。またスイッチSW、はカートリッジ挿入後に
手で動作させるロックスイッチでありメモリカートリッ
ジ7のロック・アンロックに応じて開閉するスイッチで
ある□スイッチ日W、の開閉信号はインパータゲー)1
0を介してReフリップフロップ/コのセット側とDフ
リップフロップ13のD端子に入力されている。スイッ
チSW、の開閉信号はインバータゲート//を介してD
フリップフロップ/3のクロック端子に入力されると同
時に、インバ−タゲート/lおよびインバータゲート/
よを介してDフリップフロップ/ダのクロック端子にも
入力される。ここでスイッチSW。
A cartridge detection switch detects the connection of the cartridge 7 to the main body, and opens and closes according to the attachment and detachment of the cartridge 7. In addition, switch SW is a lock switch that is manually operated after the cartridge is inserted, and is a switch that opens and closes in response to locking and unlocking of the memory cartridge 7.
0 to the set side of the Re flip-flop/co and the D terminal of the D flip-flop 13. The open/close signal of the switch SW is sent to D via the inverter gate//
At the same time as input to the clock terminal of flip-flop /3, inverter gate /l and inverter gate /
It is also input to the clock terminal of the D flip-flop/da via the y. Switch SW here.

およびSW、はそれぞれカー) IJッジ7が装着され
ロックされた時に閉路するものとする。
and SW, respectively) The circuit shall be closed when the IJ edge 7 is installed and locked.

Ft8フリップフロップ/L2の出力Q’+ 、Dフリ
ップフロップ/3の出力Q2、Dフリップフロッグ/4
’の出力Q、はそれぞれ制御回路Jに入力される。
Output Q'+ of Ft8 flip-flop/L2, output Q2 of D flip-flop/3, D flip-flop/4
' outputs Q, are respectively input to the control circuit J.

また出力Q2はインターフェイス回路q3のトライステ
ー) グー) /A、 ン/Aoのコントロール信号と
しても使用される。Dフリップフロップ/弘の出力信号
Q、はロック解除信号を形成する。またフリップフロッ
プ/2 、 /、3 、 /lIのリセット端子には制
御回路JからのR8T信号が入力されている0図示しな
い制御回路Jは1イクロプロセツサとプログラムを内蔵
したROMとから構成されており、メモリカートリッジ
7内のメモリ5はアドレスセレクタ回路とICメモリ回
路とで構成される。なおメモリカートリッジ7は図示し
ない電池を内蔵しており、メモリ5と時開6の内容はメ
モリカートリッジクを本体から分離しても変化したり、
動作停止することはない。
The output Q2 is also used as a control signal for the tri-stays (G) /A and /Ao of the interface circuit q3. The output signal Q of the D flip-flop/Hiro forms the unlock signal. In addition, the R8T signal from the control circuit J is input to the reset terminals of the flip-flops /2, /, 3, /lI.The control circuit J (not shown) is composed of a microprocessor and a ROM containing a program. , the memory 5 in the memory cartridge 7 is composed of an address selector circuit and an IC memory circuit. Note that the memory cartridge 7 has a built-in battery (not shown), and the contents of the memory 5 and the timer 6 may change even if the memory cartridge is separated from the main body.
It never stops working.

メモリカートリッジ7はデータを回収する時はロードサ
ーベイ装置本体と分離することが可能な構造と々ってい
る。メモリカートリ、シフが装着された状態ではある一
定の時間間隔毎に時計6がインクフェイス回路ダコ、り
3を介して制御回路Jに信号を出力する。この時、制御
回路Jはカランタコの内容を読み取り、そのデータをメ
モリSに書き込み、カランタコをクリアする。
The memory cartridge 7 has a structure that allows it to be separated from the main body of the load survey apparatus when collecting data. When the memory cartridge and shifter are installed, the clock 6 outputs a signal to the control circuit J via the ink face circuit 3 at regular time intervals. At this time, the control circuit J reads the contents of the Kalantaco, writes the data into the memory S, and clears the Kalantaco.

次にメモリカートリッジ7を着脱する時の動作を第ゲ図
に示すタイミングチャートを用いて説明する。スイッチ
SW、はカートリ、ジの挿入を検出するマイクロスイッ
チであり、挿入されると自動的にスイッチが閉路しフリ
ップフロップ/2の出力Q+h’μになる。この状態で
はインターフェイス回路q3のグー)/A、〜/Anは
ハイインピーダンス状態であるから、メモリカートリッ
ジ7と制御回路Jとの間の信号のやりとりはできない。
Next, the operation when attaching and detaching the memory cartridge 7 will be explained using the timing chart shown in FIG. The switch SW is a microswitch that detects the insertion of the cartridge, and when inserted, the switch automatically closes and the output of the flip-flop/2 becomes Q+h'μ. In this state, signals /A and /An of the interface circuit q3 are in a high impedance state, so that signals cannot be exchanged between the memory cartridge 7 and the control circuit J.

ついでスイッチ日w、が操作者の手によりロックされる
。この時フリップフロップ13のD入力はスイッチ8W
1によってすでにゝ/“になっているため、スイッチS
W、が閉路されると、その出力Q、は% t l/とな
る。出力Q、はドライステートゲ−)/Aのコントロー
ル信号として使用されており、ゲート/Aが導通状態に
なるため制御回路Jとメモリカートリッジ7との間の信
号の授受が可能となる。すなわちスイッチsw電が閉路
してからは、制御回路3はデータの記録動作をおこなう
ことができる。逆にメモリカートリッジタを取り外す時
は、最初にロック・アンロックスイッチsw2が開路す
る。この時グー)/&の出力は10′から“/“に変化
する。そしてフリップフロップ/qのD人カが1μ(=
Q+)でるるため、出力Q3け1/“となる。すなわち
フリップフロップ/9の出方。3は、ロック・アンロッ
クスイッチ8w、が開路したことを検出し、制御回路J
にこれを知らせる。この時制御回路Jは第5図に示すよ
うにカクンタの内容(第S図ではDATAl)と終了時
刻とエンドマークとをメモリ5に書き込む。
Then, the switch w is locked by the operator's hand. At this time, the D input of flip-flop 13 is switch 8W.
Since it is already set to ゝ/“ by 1, the switch S
When W, is closed, its output Q, becomes % t l/. The output Q is used as a control signal for the dry state gate /A, and since the gate /A becomes conductive, signals can be exchanged between the control circuit J and the memory cartridge 7. That is, after the switch SW is closed, the control circuit 3 can perform the data recording operation. Conversely, when removing the memory cartridge, the lock/unlock switch sw2 is first opened. At this time, the output of goo)/& changes from 10' to "/". And the D power of flip-flop/q is 1μ (=
Q+) is output, so the output Q3 becomes 1/''. That is, the output of the flip-flop /9.3 detects that the lock/unlock switch 8w is open, and the control circuit J
inform this. At this time, the control circuit J writes the contents of the kakunta (DATA1 in FIG. S), the end time, and the end mark into the memory 5, as shown in FIG.

さらに書き込み終了後、制御回路JはR8T信号を発生
させてフリップフロップ/、2 、 /3 、 IQ−
をリセットする。リセット後出力/2は10′になるた
めインターフェイス回路13のグー)/Aはハイインピ
ーダンスになり、制御回路Jとメモリカートリッジ7と
の間の信号の授受は不可能となる。
Furthermore, after the writing is completed, the control circuit J generates the R8T signal and switches the flip-flops /, 2, /3, IQ-
Reset. After the reset, the output /2 becomes 10', so that the output /A of the interface circuit 13 becomes high impedance, making it impossible to exchange signals between the control circuit J and the memory cartridge 7.

続いてメモリカートリッジ7が抜き取られるためスイッ
チSW、は開路する。ロックスイッチSW、を解除しメ
モリカートリッジ7を抜き取る操作は人手によっておこ
なわれるため、早くとも/θ0〜200meを要する。
Subsequently, since the memory cartridge 7 is removed, the switch SW is opened. Since the operation of releasing the lock switch SW and removing the memory cartridge 7 is performed manually, it takes /θ0 to 200me at the earliest.

これに対しQs−7(終了時の曹き込み動作)の時間は
長くとも10rne前後であるためスイッチSW、が開
路してからスイッチSW、が開路するまでの間に書き込
みをおこなうことが可能である。
On the other hand, since the time for Qs-7 (soaking operation at the end) is around 10rne at the longest, it is possible to write from the time when switch SW is opened until the time when switch SW is opened. be.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明では、インターフェイス回
路のゲートをメモリカートリッジの着脱に応じて腸閉す
るスイッチと、メモリカートリッジのロック・アンロッ
クに応じて開閉するスイッチとから発生する開閉信号に
基づいて形成された信号でコントロールすることにより
、カートリッジの着脱によって生ずるノ々ス信号の不安
定さや誤動作を防止することができる。またスイッチの
開閉に時間遅れがあり、この時間遅れを利用してカート
リッジが抜き取られる直前に最終データ(DA、TA:
L)と終了時刻とエンドマークとをメモリに書き込むこ
とができる。したがって次に新しいメモリカートリッジ
が挿入されデータを記録し回収した時、時間の欠落やデ
ータの不連続が生じないためデータの信頼性が向上する
。さらにエンドマークがメモリ内に書かれているためデ
ータの区切りかつ(。すなわち、大容量のメモリカート
リッジであれば、このメモリカートリッジを他のロード
サーベイ装置に取り付け、連続して記録してもエンドマ
ークによって記録の単位が明確になるからである。
As explained above, in this invention, the gate of the interface circuit is formed based on the opening/closing signal generated from the switch that closes the gate in response to the attachment or detachment of the memory cartridge, and the switch that opens and closes the gate in response to the locking/unlocking of the memory cartridge. By controlling using the received signal, it is possible to prevent instability of the noise signal and malfunction caused by attaching and detaching the cartridge. In addition, there is a time delay between opening and closing the switch, and using this time delay, the final data (DA, TA:
L), end time, and end mark can be written into memory. Therefore, the next time a new memory cartridge is inserted and data is recorded and retrieved, there will be no time gaps or data discontinuities, improving the reliability of the data. In addition, since an end mark is written in the memory, it is a data delimiter (in other words, if the memory cartridge has a large capacity, even if this memory cartridge is attached to another load survey device and continuous recording is performed, the end mark will not be displayed). This is because the unit of recording becomes clear.

さらにまた、この発明では徊き込み動作中にメモリカー
トリッジが抜き取られるという事態が発生しないため、
データが欠落したり誤ったデータが書き込まれるという
心配はない。したがって正確なデータ収集が可能である
。なおこの発明はロードサーベイ装置ばかりでなく、メ
モリカートリッジを着脱可能に装着できる他のデータ記
録装置へも同様に適用することが可能であり、同様な効
果が得られる。
Furthermore, in this invention, the memory cartridge is not removed during the wandering operation, so
There is no need to worry about data being lost or incorrect data being written. Therefore, accurate data collection is possible. Note that the present invention can be applied not only to road survey devices but also to other data recording devices to which a memory cartridge can be removably attached, and similar effects can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のデータ記録装置の一例を示すブロック図
、第2図はこの発明の一実施例の構成を示すブロック図
、第3図はこの発明に用いられる検出回路とインターフ
ェイスの具体回路例を示す回路図、第V図は第3図の回
路の動作を説明するためのタイミングチャート、第5図
はメモリカートリ、・り内のメモリの格納内容を示す図
である。 J・・・制御回路、5・・・メモリ、6・・・時計、7
・・・メモリカートリッジ、ヲ・・・検出回路、 Q2
 、9J・・・インクフェイス回路、BW、・・・着脱
検出スイッチ、8W2・・・ロック・アンロックスイッ
チ。 出願人代理人 猪 股 消
FIG. 1 is a block diagram showing an example of a conventional data recording device, FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 3 is a specific circuit example of the detection circuit and interface used in the present invention. FIG. 5 is a timing chart for explaining the operation of the circuit shown in FIG. 3, and FIG. 5 is a diagram showing the contents stored in the memory in the memory cartridge. J...Control circuit, 5...Memory, 6...Clock, 7
...Memory cartridge, W...Detection circuit, Q2
, 9J...ink face circuit, BW,... attachment/detachment detection switch, 8W2... lock/unlock switch. Applicant's agent: Inomata

Claims (1)

【特許請求の範囲】[Claims] 記録装置本体と、この本体に着脱可能に装着されたメモ
リカートリッジとを有し、一定時限毎の計測データを前
記記録装置本体内のインタフェースを介して前記メモリ
カートリッジ内のメモリに格納するデータ記録装置にお
いて、前記メモリカートリッジの着脱に応じて開閉する
第1のスイッチと、前記メモリカートリッジのロック・
アンロックに応じて開閉する第コのスイッチと、前記第
1および第コのスイッチの開閉信号を入力し前記記録装
置本体と前記メモリカートリッジとの間の装着状態を表
わす信号を出力する検出回路とを設け、この装着状態を
表わす信号に基づいて前記インターフェイスの動作を制
御する事を特徴とするデータ記録装置。
A data recording device that has a recording device main body and a memory cartridge that is removably attached to the main body, and stores measurement data for each fixed time period in a memory in the memory cartridge via an interface in the recording device main body. , a first switch that opens and closes in response to attachment and detachment of the memory cartridge; and a lock/lock for the memory cartridge.
a first switch that opens and closes in response to unlocking, and a detection circuit that inputs opening and closing signals of the first and second switches and outputs a signal indicating the installation state between the recording device main body and the memory cartridge. A data recording device characterized in that the operation of the interface is controlled based on a signal representing the attachment state.
JP21204783A 1983-11-11 1983-11-11 Data recording device Granted JPS60104219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21204783A JPS60104219A (en) 1983-11-11 1983-11-11 Data recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21204783A JPS60104219A (en) 1983-11-11 1983-11-11 Data recording device

Publications (2)

Publication Number Publication Date
JPS60104219A true JPS60104219A (en) 1985-06-08
JPH025246B2 JPH025246B2 (en) 1990-02-01

Family

ID=16615984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21204783A Granted JPS60104219A (en) 1983-11-11 1983-11-11 Data recording device

Country Status (1)

Country Link
JP (1) JPS60104219A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62215822A (en) * 1986-03-18 1987-09-22 Chino Corp Data collecting apparatus
JPS62257017A (en) * 1986-04-30 1987-11-09 Tokyo Gas Co Ltd Method and apparatus for collecting gas pressure information
JPS6486008A (en) * 1987-09-28 1989-03-30 Sekisui Jushi Kk Record card system for temperature, humidity and the like

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62215822A (en) * 1986-03-18 1987-09-22 Chino Corp Data collecting apparatus
JPH0529046B2 (en) * 1986-03-18 1993-04-28 Chino Corp
JPS62257017A (en) * 1986-04-30 1987-11-09 Tokyo Gas Co Ltd Method and apparatus for collecting gas pressure information
JPS6486008A (en) * 1987-09-28 1989-03-30 Sekisui Jushi Kk Record card system for temperature, humidity and the like

Also Published As

Publication number Publication date
JPH025246B2 (en) 1990-02-01

Similar Documents

Publication Publication Date Title
US4316249A (en) Automatic high speed Holter scanning system
US4653022A (en) Portable electrocardiogram storing apparatus
US5012814A (en) Implantable-defibrillator pulse detection-triggered ECG monitoring method and apparatus
JPS5824994A (en) Dissurbing signal recording system
JPS60104219A (en) Data recording device
EP0080821A2 (en) Dual channel ambulatory monitoring unit and system
US4672611A (en) Serial transmission line monitoring device
EP0450870A1 (en) Portable electrocardiograph
JPH0348711Y2 (en)
JPH04127075A (en) Battery residual capacity display device for rechargeable equipment
JP2022104070A (en) Holter electrocardiogram recording device, medical system, and setting information sharing method in holter electrocardiogram recording device
JPH05151004A (en) Method for measuring cpu occupancy time for task
JPS5849899B2 (en) Test method for data processing equipment
JP2903695B2 (en) Watchdog timer control circuit
JPS58105376A (en) Reading system of service interuption time
JPS62233145A (en) Apparatus for recording information of electrocardiograph
JP2022104065A (en) Medical equipment
SU1569839A1 (en) Device for data input
JPS6030873Y2 (en) non-volatile storage
JPS61149874A (en) Battery display device
JPS60244810A (en) Memory cassette type data gathering and recording device with automatic interval function
JPH0445101B2 (en)
JPH0544969B2 (en)
JPH0633718Y2 (en) Semiconductor integrated circuit
JP3917736B2 (en) Integrated circuit