JPS60103806A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS60103806A JPS60103806A JP21082783A JP21082783A JPS60103806A JP S60103806 A JPS60103806 A JP S60103806A JP 21082783 A JP21082783 A JP 21082783A JP 21082783 A JP21082783 A JP 21082783A JP S60103806 A JPS60103806 A JP S60103806A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- control signal
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、各柿オーディオ枦器に用いて好適な増幅回路
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an amplifier circuit suitable for use in each persimmon audio device.
帰還形増幅回路の帰還回路に、スイッチド・キャパシタ
・フィルタ(以下において8CPとい9)を用いる技術
を本発明者は開発している。The present inventor has developed a technique that uses a switched capacitor filter (hereinafter referred to as 8CP9) in the feedback circuit of a feedback amplifier circuit.
本願発明に先立ち、本発明者は前記増幅回路につき、さ
らに種々の技術的検討を行った。その結果、下記の如き
欠陥を有していることが411明した。Prior to the invention of the present application, the present inventor further conducted various technical studies regarding the amplifier circuit. As a result, it was found that the following defects were present.
すなわち、SCFを駆動するためには、周波数fのクロ
ックパルスが制御信号として供給される。That is, to drive the SCF, a clock pulse of frequency f is supplied as a control signal.
そして制御信号によってスイッチ素子が胆次オン・オフ
状態に切換えられるのであるが、スイッチ素子にはスト
レイキャパシティ(浮遊容量)があるため、クロックパ
ルスに同期して信号漏洩が表われる。この漏洩信号をそ
のまま帰還すると、位相反転され、かつ増幅された漏洩
信号が、増幅回路の出力端に表われてしまうことが、本
発明者の検討によシ明らかにされた。The control signal turns the switch element on and off, but since the switch element has stray capacitance, signal leakage occurs in synchronization with the clock pulse. The inventor's studies have revealed that if this leakage signal is fed back as it is, a phase-inverted and amplified leakage signal will appear at the output end of the amplifier circuit.
本発明の目的は、SCFのクロックパルスの洲洩を防止
し得る増幅回路を提供することKある。An object of the present invention is to provide an amplifier circuit that can prevent clock pulses from leaking from the SCF.
本発明の前記ならびにその他の目的と新規な特徴は、本
願明細書の記述ならびに添付図面から明らかになるであ
ろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
本願において開示される発明の概砂金簡単に説明すれば
、下記のとおりである。A brief explanation of the gold dust of the invention disclosed in this application is as follows.
すなわち、S CFを有する帰還回路の一端に、制御信
号の周波数fを阻止するフィルタ回路を設け、8CFの
制御信号に同期した漏洩信号の帰還を阻止し、ノイズ成
分のない増幅を行うという、本発明の目的を達成するも
のである。In other words, a filter circuit for blocking the frequency f of the control signal is provided at one end of the feedback circuit having the SCF, and the leakage signal synchronized with the control signal of the 8CF is prevented from being fed back, thereby performing amplification without noise components. It achieves the purpose of the invention.
〔実施例−1〕
以下、第1図を参照して、本発明を適用した増幅回路の
第1の実施例を述べる。[Embodiment 1] Hereinafter, a first embodiment of an amplifier circuit to which the present invention is applied will be described with reference to FIG.
演算増幅器1の正相入力端子子に、入力信号■inが供
給される。そして、演算増幅器1の出力端に出力信号V
Outが得られるが、その増幅度及び周波数特性は、帰
還回路を構成する2つのスイッチド・キャパシタ・フィ
ルタ(以下において8CFという)2.3によって決定
される。An input signal ■in is supplied to the positive phase input terminal of the operational amplifier 1. Then, the output signal V is applied to the output terminal of the operational amplifier 1.
Out is obtained, and its amplification degree and frequency characteristics are determined by two switched capacitor filters (hereinafter referred to as 8CF) 2.3 forming a feedback circuit.
SCFについては、既に当業者間において知られている
が、その概略を述べると以下のとおりである0
すなわち、SCl” 1について述べると、制御信号M
によってスイッチQ、がオン状態のとき、出力(8号V
outがコンデンサCAに充電される。そして、制御信
号φ2Mが位相反転すると、スイッチQ、がオフ状態に
なり、スイッチQ2がオン状態に動作する。この結果、
コンデンサCAに充電されていた電荷がスイッチQ、を
介して放電される。The SCF is already known among those skilled in the art, but its outline is as follows.
When the switch Q is on, the output (No. 8 V
out is charged to the capacitor CA. Then, when the phase of the control signal φ2M is reversed, the switch Q is turned off and the switch Q2 is turned on. As a result,
The charge stored in the capacitor CA is discharged via the switch Q.
従って、80F1において信号伝達量は、コンデンサC
Aの容量Cと制御信号φ、7の周波数fによって決定さ
れる。故に、5CF2全体を一個の抵抗R6と見做すと
、
R,= 3
となる。Therefore, in 80F1, the amount of signal transmission is the capacitor C
It is determined by the capacitance C of A, the control signal φ, and the frequency f of 7. Therefore, if the entire 5CF2 is regarded as one resistor R6, R,=3.
5CF3についても、前記5CFIと同様の回路動作が
行われる。5CFI 、2は、共通の制御信号φ、7に
よって駆動されるから、仮りにCA=CBとすれば、R
,−=R,が成立する。コンデンサC1は直流阻止用で
ある。従って、R,=R。For 5CF3, the same circuit operation as for 5CFI is performed. 5CFI,2 are driven by a common control signal φ,7, so if CA=CB, R
, -=R, holds true. Capacitor C1 is for direct current blocking. Therefore, R,=R.
とすれば、A点には抵抗R0,R,で分圧された電圧が
発生することになり、その分圧比はコンデンサCA、C
Bによって決定される。Then, a voltage divided by resistors R0, R, will be generated at point A, and the voltage division ratio will be determined by capacitors CA, C.
Determined by B.
ところで、スイッチQ、、Q2はPETによって構成さ
れているが、それぞれのケート・ソース間にはストレイ
キャパシティC6が介在する。従って、8CF1が前記
回路動作を行っている間、出力信号Voutがストレイ
キャパシティC8を介して漏洩する。但し、この漏洩は
連続的に行われるのではなく、制御信号φ、70位相反
転時に発生する。従って、漏洩信号(図示せず)は、制
御信号φ、Vの周波数fに比例したものとなる。漏洩信
号を含む帰1i電圧をそのまま逆相入力端子−に供給す
ると、漏洩信号が逆相増幅されて出力端に表われてしま
う。By the way, although the switches Q, Q2 are constructed of PET, a stray capacity C6 is interposed between each gate and source. Therefore, while 8CF1 is performing the circuit operation, the output signal Vout leaks through the stray capacitor C8. However, this leakage does not occur continuously, but occurs when the control signal φ undergoes 70 phase inversions. Therefore, the leakage signal (not shown) is proportional to the frequency f of the control signals φ and V. If the return 1i voltage containing the leakage signal is supplied as it is to the negative phase input terminal -, the leakage signal will be amplified in negative phase and will appear at the output terminal.
しかるに、本発明を適用した増幅回路では、前記漏洩信
号の逆相入力端子−への供給が阻止される。However, in the amplifier circuit to which the present invention is applied, the leakage signal is prevented from being supplied to the negative phase input terminal.
すなわち、抵抗R21コンデンサC7はローパスフィル
タ4を構成する。そのカットオフ周波数は、制御信号φ
、7の周波数fよりも低い周波数に設定される。漏洩信
号は、既に述べた如く制御信号φ、70周波’A fに
同期している。従って、漏洩信号は前記ローパスフィル
タ4によって阻止され、逆相入力端子−に供給されない
。故に、逆相入力端子−には、出力信号■Outの帰還
電圧VAが供給され、帰還電圧VAと入力信号Vinと
の電圧比較により、出力信号Voutが得られる。そし
て、出力信号Voutには、漏洩48号が表われない。That is, the resistor R21 and the capacitor C7 constitute the low pass filter 4. Its cutoff frequency is the control signal φ
, 7 is set to a lower frequency than the frequency f. The leakage signal is synchronized with the control signal φ and the 70 frequency 'Af, as described above. Therefore, the leakage signal is blocked by the low-pass filter 4 and is not supplied to the negative phase input terminal. Therefore, the feedback voltage VA of the output signal Out is supplied to the negative phase input terminal -, and the output signal Vout is obtained by voltage comparison between the feedback voltage VA and the input signal Vin. Leakage No. 48 does not appear in the output signal Vout.
〔実施例−2〕
次に、第2図を参照して、本発明の第2の実施例を述べ
る。なお、本実施例と前記第1の実施例との相違点は、
前記ローパスフィルタ4に代えて、FBTQ++を設け
た点にある。依って、説明の便宜のため、前記第1の実
施例と同一の部分には共通の符号を付し、その説明を省
略する。[Embodiment 2] Next, a second embodiment of the present invention will be described with reference to FIG. The differences between this example and the first example are as follows:
Instead of the low-pass filter 4, an FBTQ++ is provided. Therefore, for convenience of explanation, the same parts as in the first embodiment are given the same reference numerals, and the explanation thereof will be omitted.
FETQoのゲート・ソース間には、前述の如きキャパ
シティC8が介在する。FETQ++のドレインはフロ
ート状態におかれ、ゲートには制御信号Mを供給する。A capacitor C8 as described above is interposed between the gate and source of FETQo. The drain of FETQ++ is placed in a floating state, and the control signal M is supplied to the gate.
5CF2が前述の如く動作するとき、A点に漏洩信号が
表われる。しかし、前記漏洩信号が表われたとき、F
B T Q++のゲートは制御信号7によって低レベル
になり、いわば接地された場合と同様になる。従って、
A点に表われた漏洩信号は、その才まゲート回路に吸収
される。When 5CF2 operates as described above, a leakage signal appears at point A. However, when the leakage signal appears, F
The gate of B T Q++ is brought to a low level by the control signal 7, so to speak, as if it were grounded. Therefore,
The leakage signal appearing at point A is absorbed by the gate circuit.
なお、本実施例の変形として、F E T Qnのトレ
インに点線で示す如くコンデンサCxを接続しその一端
を制御信号φにより接地するようにしてもよい。この場
合、制御信号φが位相反転したとき、FBTQ+tがオ
ン状態になり、A点に表われた漏洩信号が、FETQI
+、コンデンサCxを介して吸収される。コンデンサC
Xは小容量でよく、IC内に形成される接合コンデンサ
を利用することができる。As a modification of this embodiment, a capacitor Cx may be connected to the train of FETQn as shown by a dotted line, and one end of the capacitor Cx may be grounded by the control signal φ. In this case, when the phase of the control signal φ is inverted, FBTQ+t is turned on, and the leakage signal appearing at point A is
+, absorbed through capacitor Cx. Capacitor C
X may have a small capacitance, and a junction capacitor formed within the IC can be used.
<1) オペアンプの帰還ループ内にノイズキャンセラ
ーを設け、SCFの制御信号に回期した漏洩信号の帰還
を阻止することにより、増幅さねた信号のノイズ成分を
除去するという効果が得られる。<1) By providing a noise canceller in the feedback loop of the operational amplifier and preventing feedback of the leakage signal that has been rotated to the control signal of the SCF, it is possible to obtain the effect of removing the noise component of the signal that has not been amplified.
本発明は少なくとも、帰還形増幅器であれば、オーディ
オ用、高周波用を問わずオリ用することができる。The present invention can be applied to at least a feedback type amplifier regardless of whether it is used for audio or high frequency.
第1図は本発明を適用した増幅回路の一実施例を示す回
路図。
第2図は本発明を適用した増幅回路の他の実施例を示す
回路図である。
1・・・増幅器、2,3・・・SCF、4・・・フィル
タ回路、cl p C2p CA + CB =・コア
f 7す、<6゜1・・・制御信号、VA・・・帰還電
圧、Ql r Qt + QR+Q4 r Q++・・
・スイッチ素子、■9・・・帰還電圧。
代理人 弁理士 高 橋 明 ラビ・・、1、・FIG. 1 is a circuit diagram showing an embodiment of an amplifier circuit to which the present invention is applied. FIG. 2 is a circuit diagram showing another embodiment of the amplifier circuit to which the present invention is applied. 1... Amplifier, 2, 3... SCF, 4... Filter circuit, cl p C2p CA + CB = Core f 7S, <6° 1... Control signal, VA... Feedback voltage , Ql r Qt + QR+Q4 r Q++...
・Switch element, ■9...Feedback voltage. Agent Patent Attorney Akira Takahashi Ravi...1...
Claims (1)
する帰還回路の一端に、前記スイッチド・キャパシタ・
フィルタとは異ったフィルタ回路を設け、このフィルタ
回路により前記スイッチド・キャパシタ・フィルタにお
いて発生するノイズ成分を除去することを特徴とする増
幅回路。1. The switched capacitor filter is connected to one end of the feedback circuit having at least a switched capacitor filter.
An amplifier circuit characterized in that a filter circuit different from the filter is provided, and the filter circuit removes noise components generated in the switched capacitor filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21082783A JPS60103806A (en) | 1983-11-11 | 1983-11-11 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21082783A JPS60103806A (en) | 1983-11-11 | 1983-11-11 | Amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60103806A true JPS60103806A (en) | 1985-06-08 |
Family
ID=16595771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21082783A Pending JPS60103806A (en) | 1983-11-11 | 1983-11-11 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60103806A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056941U (en) * | 1991-07-04 | 1993-01-29 | 株式会社ケンウツド | Radio interference elimination circuit |
-
1983
- 1983-11-11 JP JP21082783A patent/JPS60103806A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056941U (en) * | 1991-07-04 | 1993-01-29 | 株式会社ケンウツド | Radio interference elimination circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2835349B2 (en) | Sample hold device | |
KR970029840A (en) | Apparatus and method for programmable interval timing generator of semiconductor memory | |
US8179183B2 (en) | Low-consumption switched-capacitor circuit | |
JPS60103806A (en) | Amplifier circuit | |
JP3483565B2 (en) | Method and apparatus for integrating multiple input signals | |
US5557187A (en) | Switched capacitor network | |
JPS61276411A (en) | Removal filter | |
JPS59175209A (en) | Signal transmitting circuit | |
CA1266335A (en) | Offset-compensated switched-capacitor filter for tdm multichannel analog signals | |
US5727024A (en) | Circuit configuration for conversion of a one-bit digital signal into an analog signal | |
JPH01136404A (en) | Reading circuit of delay circuit | |
US4303889A (en) | Filter circuit | |
US5705954A (en) | Differential output type filter circuit | |
KR940010685A (en) | Frequency characteristic automatic switching circuit by noise level detection | |
KR0163725B1 (en) | Noise removing circuit | |
JPS57125356A (en) | Interval averaging circuit | |
KR0131573Y1 (en) | Circuit for removing a noise | |
IE50382B1 (en) | Circuit for deriving a reset signal | |
JPH04162876A (en) | Synchronization processing circuit | |
JPS59208922A (en) | Filter circuit | |
JP2535633Y2 (en) | I / O switching circuit | |
JPH0465597B2 (en) | ||
SU574847A1 (en) | Suppression filter of ac signal quadrature component | |
JPH0481006A (en) | Level detection circuit | |
JPH01274570A (en) | Video signal clamp circuit |