JPS60102011A - Input matching circuit - Google Patents

Input matching circuit

Info

Publication number
JPS60102011A
JPS60102011A JP21036483A JP21036483A JPS60102011A JP S60102011 A JPS60102011 A JP S60102011A JP 21036483 A JP21036483 A JP 21036483A JP 21036483 A JP21036483 A JP 21036483A JP S60102011 A JPS60102011 A JP S60102011A
Authority
JP
Japan
Prior art keywords
potential power
impedance
input
power source
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21036483A
Other languages
Japanese (ja)
Inventor
Noboru Ishihara
昇 石原
Yukio Akazawa
赤沢 幸雄
Mamoru Obara
小原 護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP21036483A priority Critical patent/JPS60102011A/en
Publication of JPS60102011A publication Critical patent/JPS60102011A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/28Impedance matching networks

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To widen the band of matching characteristics and to realize adaption to the input matching of a microwave integrated circuit by using the emitter input impedance of a transistor (TR) as the impedance for matching an amplifier circuit input. CONSTITUTION:An emitter input circuit for a TR consists of resistances 16, 17, and 20, and a TR19. When its input impedance is Rin2 and the input impedance of a TR8 is Rin1, the total input impedance is the parallel impedance of Rin1 and Rin2. The current amplification factors of both TRs are almost equalized to each other, resistances 9 and 20 are set sufficiently large, and resistances 16 and 17 have proper values. Then, Rin1>>Rin2 and the total input impedance Rin is equalized to Rin2. Consequently, matching is possible as to even a low-impedance signal source and a transmission line, and the purpose is attained.

Description

【発明の詳細な説明】 発明の技術分野 本発明は増幅回路の入力部において、広帯域低インピー
ダンス整合を行う入力整合回路に関するものである。
TECHNICAL FIELD OF THE INVENTION The present invention relates to an input matching circuit that performs broadband low impedance matching at the input section of an amplifier circuit.

従来技術と問題点 第1図は従来の入力整合回路の構成例であり、1は高電
位電源端子、2は低電位電源端子、3は交流電圧信号源
、4は信号源インピーダンスまたは伝送路の特性インピ
ーダンス(Rs) 、s線容量、6は抵抗(R1)、7
は抵抗(R2)、8はエミッタフォロワ用トランジスタ
、9は抵抗(R,)、1oは高入力インピーダンスの増
幅回路等の回路網である。本回路の入力インピーダンス
Rinはエミッタフォロワトランジスタ8の電流増幅率
をβとすると次式で与えられる。
Prior Art and Problems Figure 1 shows a configuration example of a conventional input matching circuit, in which 1 is a high potential power supply terminal, 2 is a low potential power supply terminal, 3 is an AC voltage signal source, and 4 is a signal source impedance or a transmission line. Characteristic impedance (Rs), s-line capacitance, 6 is resistance (R1), 7
8 is a resistor (R2), 8 is an emitter follower transistor, 9 is a resistor (R,), and 1o is a circuit network such as a high input impedance amplifier circuit. The input impedance Rin of this circuit is given by the following equation, where β is the current amplification factor of the emitter follower transistor 8.

βは一般的に100程度の値であり、R,とじて大きな
値を用いる事により(1)式はRi n中R8・R8/
(Rs + 4 )となり、R1とR2の値を任意に設
定することにより、所望の入力インピーダンス値を得る
事ができる。しかし本回路を、マイクロ波回路等で用い
られる低インピーダンス線Mlr (Rs=50Ωまた
は75Ω)との整合回路として適用した場合、R1とR
1は小さな抵抗値となってしまい。
β is generally a value of about 100, and by using a large value with R, equation (1) can be expressed as R8・R8/
(Rs + 4), and by arbitrarily setting the values of R1 and R2, a desired input impedance value can be obtained. However, when this circuit is applied as a matching circuit with low impedance line Mlr (Rs = 50Ω or 75Ω) used in microwave circuits, etc., R1 and R
1 becomes a small resistance value.

従って大電流が流れ、消費電力が大きくなるという問題
があった。また、これを避けるために抵抗’1 # R
2の一万を低抵抗値(50Ωまたは75Ω)にし他方を
高抵抗値とすると、抵抗6,7の接続点および出力端子
であるエミッタフォロワトランジスタ8のエミッタの電
位が高電位または低電位に大きく片寄ってしまい、次段
以後の増幅回路等への直結を行なうためには、レベルシ
フト回路等を付加しなければならない等の問題がある。
Therefore, there was a problem that a large current flows and power consumption increases. Also, to avoid this, resistor '1 # R
If 210,000 is set to a low resistance value (50Ω or 75Ω) and the other is set to a high resistance value, the potential of the emitter of the emitter follower transistor 8, which is the connection point of the resistors 6 and 7 and the output terminal, increases to a high potential or a low potential. This causes problems such as the need to add a level shift circuit or the like in order to connect directly to an amplifier circuit or the like in the next stage.

また、広帯域な入力整合特性を得ようとした場合には、
(1)式において高周波数時において電流増幅率βが減
少し、入力インピーダンスが低下するといった問題もあ
る。
Also, when trying to obtain wideband input matching characteristics,
In equation (1), there is also a problem that the current amplification factor β decreases at high frequencies, and the input impedance decreases.

第2図も、従来の入力整合回路の構成例であり、第1図
におけると同じ番号によ′つて同じ部分を表わし、11
は入力トランジスタ、12は負荷抵抗(Rz)。
FIG. 2 also shows a configuration example of a conventional input matching circuit, and the same parts are indicated by the same numbers as in FIG.
is an input transistor, and 12 is a load resistance (Rz).

15は帰還抵抗(R7)、14 、15はダイオードで
ある。本回路は、帰還抵抗Ryによる並列帰還形増幅回
路であって、入力インピーダンスRinは、入力トラン
ジスタ11の入力抵抗をrir&、電圧利得をAoとす
ると次式により表わせる。
15 is a feedback resistor (R7), and 14 and 15 are diodes. This circuit is a parallel feedback amplifier circuit using a feedback resistor Ry, and the input impedance Rin can be expressed by the following equation, where the input resistance of the input transistor 11 is rir&, and the voltage gain is Ao.

従って、帰還抵抗R1の値を最適化する事により、低入
力インピーダンス(50Ωとが750)を実現すること
が可能である。しかし出力端子であるエミッタフォロワ
トランジスタ8のエミッタの直流レベルは一意的に決ま
ってしまい、大容量による回路の結合が難しい集積回路
では、直流レベルの設計上大きな制約となってしまうと
いう問題がある。また高周波数時において、(21式中
の入力抵抗Tinが低下するため広帯域な整合特性を得
られないといった問題がある。
Therefore, by optimizing the value of the feedback resistor R1, it is possible to achieve a low input impedance (50Ω = 750Ω). However, the DC level of the emitter of the emitter follower transistor 8, which is the output terminal, is uniquely determined, and this poses a problem in that it becomes a major constraint on the design of the DC level in integrated circuits where it is difficult to connect circuits due to large capacitance. Furthermore, at high frequencies, there is a problem that wideband matching characteristics cannot be obtained because the input resistance Tin in Equation 21 decreases.

さらに、第1,2図の従来回路の鉋に、インダクタンス
と容量のフィルタ特性を利用した回路もあるが、単一周
波数に限られてしまうことや、インダクタンスや大容量
値を集積回路化できないといった問題がある。
Furthermore, although there are circuits that utilize the filter characteristics of inductance and capacitance in the conventional circuits shown in Figures 1 and 2, they are limited to a single frequency and cannot be integrated into inductance and large capacitance values. There's a problem.

発明の目的 本発明はこれらの欠点を除去するため、トランジスタの
エミッタからの低入力インピーダンスを整合インピーダ
ンスとして用いたもので、その目的は、広帯域な低イン
ピーダンス整合特性を確保し、かつ容易に集積回路化を
可能とするもので、以下図面について詳細に説明する。
Purpose of the Invention In order to eliminate these drawbacks, the present invention uses a low input impedance from the emitter of a transistor as a matching impedance.The purpose of the present invention is to ensure wide-band low impedance matching characteristics and to easily integrate integrated circuits. The drawings will be described in detail below.

発明の芙施例 第3図は、本発明の一実施例であって、第1図における
と同じ部分は同じ番号で示されており、16は抵抗(R
s) 、 17は抵抗(Rs)、19はトランジスタ、
20は抵抗(R5)である。本発明回路の入力インピー
ダンスl1ihは、エミツタフオaワ用トランジスタ8
0人力インピーダンスをRiミルとし、トランジスタ1
9のエミッタからの入力インピーダンスなR1n2とす
ると、RiミルとRi v&2の並列インピーダンスと
なり次式の通りとなる。
Embodiment of the Invention FIG. 3 shows an embodiment of the present invention, in which the same parts as in FIG. 1 are designated by the same numbers, and 16 is a resistor (R
s), 17 is a resistor (Rs), 19 is a transistor,
20 is a resistor (R5). The input impedance l1ih of the circuit of the present invention is the emitter power transistor 8
0 human power impedance is Ri mill, transistor 1
If R1n2 is the input impedance from the emitter of 9, then the parallel impedance of Ri mil and Riv&2 becomes as shown in the following equation.

さらに、トランジスタ8.トランジスタ19の各々の電
流増幅率をR8,R2とし、抵抗20の値(RII)が
十分大きな値(数にΩ以上)であるとすると、Rin+
 、 R1n2は、 R141“β、 、R,・・・(4) RirL2 = R/β、 −(5) で与えられる。
Furthermore, transistor 8. Assuming that the current amplification factors of the transistors 19 are R8 and R2, and the value (RII) of the resistor 20 is a sufficiently large value (more than Ω in number), Rin+
, R1n2 is given by R141"β, , R,...(4) RirL2 = R/β, -(5).

ここで、(4)式において抵抗R,の値が十分大きく(
数にΩ以上)、β1.β、が、同程度の値(一般的に1
00程度)であり、R1n1) R1n2カ成り立つと
すると、β)式は分母のRirL2が無視できR1n=
R1n2となる。(51、(6)式を用いると、R番ル
ーR/β鵞=R8・R4/(R2・(71s +R4)
 ) ・・・(71となる。すなわち、入力インピーダ
ンスRinはトランジスタ19のエミッタからの入力イ
ンピーダンスにより決まる。従って(力式より、低イン
ピーダンスの信号源または、伝送路(R5=50Ω、7
5Ω)との整合はβ、が一般的に100程度であること
から、並列抵抗Rの値が数にΩ以上になるように83゜
R4を設定することにより可能となる。このとき、R3
,R,は高抵抗(数にΩ以上)であり、従って消費電力
が少なくてすむという利点を有し、また、本発明回路の
入出力端子の直流バイアス電位は、R3と84の比で任
意に設定することができる。
Here, in equation (4), the value of resistance R, is sufficiently large (
Ω or more), β1. β, has a similar value (generally 1
00), and if R1n1) R1n2 holds true, the denominator RirL2 can be ignored in formula β), and R1n=
It becomes R1n2. (51, using formula (6), R number R/β = R8・R4/(R2・(71s +R4)
) ...(71. That is, the input impedance Rin is determined by the input impedance from the emitter of the transistor 19. Therefore, from the (force formula), a low impedance signal source or a transmission line (R5 = 50Ω, 7
Since β is generally about 100, matching with 5Ω) is possible by setting 83°R4 so that the value of the parallel resistance R is equal to or larger than Ω. At this time, R3
. Can be set to .

なお、上記の場合トランジスタ8は、エミッタフォロワ
用トランジスタである必要はなく、高入力インピーダン
スの増幅回路であっても良い0(4)式においてR,の
値が比較的小さく 、R1n1とRir&2ノ値が同程
度の場合には、(51式は(4) 、 (5)式より となり、高周波時においてβ1.β、の値が減少してれ
るため、広帯域な整合特性を得ることができる。
Note that in the above case, transistor 8 does not need to be an emitter follower transistor, and may be an amplifier circuit with high input impedance. In equation (4), the value of R is relatively small, and the value of R1n1 and Rir & 2. When the values are the same, Equation (51) becomes from Equations (4) and (5), and the values of β1.β decrease at high frequencies, so that broadband matching characteristics can be obtained.

なお、この場合も、トランジスタ8はエミッタフォロワ
用トランジスタである必要はなく、比較的低入力インピ
ーダンスで、高周波時に入力インピーダンスが低下する
ような増幅回路であっても良い。
In this case as well, the transistor 8 does not need to be an emitter follower transistor, and may be an amplifier circuit that has a relatively low input impedance and whose input impedance decreases at high frequencies.

第4図は本発明の他の実施例であって、第3図において
、R,の値が比較的大きな値(RirLlの値が大)の
ときの高周波時の整合特性の改善を図るべく18に示す
補正容量Qを抵抗16または抵抗17と並列に付加した
ものである。本回路の入力インピーダンスEinは、前
述(5)式のRに並列に容量Cが加わり、次式で表わせ
る。
FIG. 4 shows another embodiment of the present invention. In FIG. 3, 18 A correction capacitor Q shown in FIG. 1 is added in parallel with the resistor 16 or 17. The input impedance Ein of this circuit can be expressed by the following equation by adding a capacitance C in parallel to R in equation (5) above.

高周波時においてβ、は減少するが、(9)式の(1十
)ωCR)の項は増加し、補償されるため、広帯域な整
合特性を得ることができる。
At high frequencies, β decreases, but the term (10)ωCR) in equation (9) increases and is compensated for, making it possible to obtain broadband matching characteristics.

第5図は本発明のさらに他の実施例であって、第3図に
おけると同じ部分は同じ番号で示されており、21は高
抵抗(R6)、22は高抵抗(R,)、23はトランジ
スタ、24は抵抗(R1)である。本回路の入力インピ
ーダンスRi sは、トランジスタ19.25の電流増
幅率をR2,β、とし、トランジスタ80入力インピー
ダンスカー十分高<(Rxカー大きいとき)、各抵抗n
、 、 R6,E丁の値も十分大きく無視できるものと
すると、トランジスタ26のベースからの入力インピー
ダンスは、R3・R3とな一ノ、これがトランジスタ1
9のエミッタで番よ、1/β!倍されるから、 Rin =五、 n、 −(1゜) β。
FIG. 5 shows still another embodiment of the present invention, in which the same parts as in FIG. is a transistor, and 24 is a resistor (R1). The input impedance Ris of this circuit is as follows: the current amplification factor of the transistor 19.25 is R2, β, the input impedance of the transistor 80 is sufficiently high < (when the Rx car is large), and each resistor n
, , Assuming that the values of R6 and E are sufficiently large and can be ignored, the input impedance from the base of the transistor 26 is R3・R3, which is the transistor 1.
Turn on the emitter of 9, 1/β! Since it is multiplied, Rin = 5, n, −(1°) β.

となる。トランジスタ19と23として、同様なトラン
ジスタを用いた場合(10)式1よ、Rin =Ra 
トなり、トランジスタの電流増幅率の高周波時の低下に
よる影響、温度変動の影響を受(すず安定した広帯域な
整合特性を得ることカーできる。
becomes. When similar transistors are used as transistors 19 and 23, (10) Equation 1, Rin = Ra
It is affected by the current amplification factor of the transistor, which decreases at high frequencies, and by temperature fluctuations.

発明の詳細 な説明したようI:、本発明の入力整合回路シ二よれば
、ペースをそれぞれインピーダンスを介し℃高電位電源
および低電位電源迄=接続されコレクタな直接高電位電
源に接続されエミッタを抵抗を介して低電位電源ζ二接
続されたトランジスタな具えて、このトランジスタのエ
ミッタ入力インピーダンスを整合用インピーダンスとし
て信号源を増幅回路入力との整合をとるようにしたもの
で、低インピーダンスの信号源ないし伝送路の特性イン
ピーダンスとの整合を容易にとることができ、かつこの
際整合特性の広帯域化を図ることが可能である。さらに
本発明の入力整合回路は低消費電力であり集積回路化が
可能であることから、マイクロ波用の集積回路における
入力整合回路として有効である。
As described in detail, the input matching circuit of the present invention has a pace connected to a high potential power supply and a low potential power supply through impedances, respectively, and the collector is directly connected to the high potential power supply and the emitter is connected to the high potential power supply and the low potential power supply respectively. A low-impedance signal source that includes a transistor connected to a low-potential power supply ζ2 through a resistor, and uses the emitter input impedance of this transistor as a matching impedance to match the signal source with the input of the amplifier circuit. Alternatively, it is possible to easily match the characteristic impedance of the transmission path, and at this time, it is possible to achieve a wide band matching characteristic. Further, since the input matching circuit of the present invention consumes low power and can be integrated into an integrated circuit, it is effective as an input matching circuit in a microwave integrated circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は従来の入力整合回路の構成例であり、
第3図、第4図、第5図はそれぞれ本発明の一実施例で
ある。 1・・・高電位電源端子、2・・・低電位電源端子、6
・・・交流電圧信号源、4・・・信号源インピーダンス
または伝送路の特性インピーダンス、5・・・容蓋、6
゜7・・・抵抗、8・・・エミッタフォロワ用トランジ
スタ、9・・・抵抗、10・・・高入力インピーダンス
の増幅回路等の回路網、11・・・人力トランジスタ、
12・・・負荷抵抗、15・・・帰還抵抗、14.15
・・・ダイオード、16゜抗 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部(外2名)第1図 第2図 第3図 第4図
Figures 1 and 2 are configuration examples of conventional input matching circuits,
FIG. 3, FIG. 4, and FIG. 5 each show an embodiment of the present invention. 1...High potential power supply terminal, 2...Low potential power supply terminal, 6
... AC voltage signal source, 4... Signal source impedance or characteristic impedance of transmission path, 5... Container lid, 6
゜7...Resistor, 8...Emitter follower transistor, 9...Resistor, 10...Circuit network such as high input impedance amplifier circuit, 11...Human power transistor,
12...Load resistance, 15...Feedback resistance, 14.15
...Diode, 16° patent applicant Nippon Telegraph and Telephone Public Corporation agent Patent attorney Gobe Tamamushi (2 others) Figure 1 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 (1) 信号源と増幅回路の入力とを整合用インピーダ
ンスを介して整合する入力整合回路において、ベースを
それぞれインピーダンスを介して高電位電源および低電
位電源に接続されコレクタを直接高電位電源に接続され
エミッタを抵抗を介して低電位電源に接続されたトラン
ジスタを具え、該トランジスタのエミッタ入力インピー
ダンスを前記整合用インピーダンスとして信号源と増幅
回路入力との整合をとることを特徴とする入力整合回路
。 (2)前記ペースを高電位電源および低電位電源に接続
するインピーダンスが、ベースと高電位電源間に接続さ
れた抵抗と、ペースと低電位電源間に接続された抵抗と
からなることを特徴とする特許請求の範囲第1項記載の
へカ゛整合回路。 (5)前記ペースを高電位電源および低電位電源に接続
するインピーダンスが、ベースと高電位電源間に接続さ
れた抵抗と、ベースと低電位電源間に接続された抵抗と
、該各抵抗のいずれかに並列に接続された容量とからな
ることを特徴とする特許請求の範囲第1項記載の入力整
合回路。 (4)前記ベースを高電位電源および低電位電源に接続
するインピーダンスが、ベースと高電位電源間に接続さ
れた抵抗と、ペースと低電位電源間に接続された抵抗と
、ペースを前記トランジスタのペースに接続されコレク
タを直接高電位電源に接続されエミッタを抵抗を介して
低電位電源に接続された別のトランジスタとからなるこ
とを特徴とする特許請求の範囲第1項記載の入力整合回
路。
[Claims] (1) In an input matching circuit that matches a signal source and an input of an amplifier circuit via a matching impedance, a base is connected to a high potential power source and a low potential power source through impedances, and a collector is connected to a high potential power source and a low potential power source through impedances. It is characterized by comprising a transistor connected directly to a high potential power source and having its emitter connected to a low potential power source via a resistor, and matching the signal source and the amplifier circuit input using the emitter input impedance of the transistor as the matching impedance. input matching circuit. (2) The impedance connecting the pace to the high potential power source and the low potential power source is characterized by comprising a resistor connected between the base and the high potential power source and a resistor connected between the pace and the low potential power source. A matching circuit according to claim 1. (5) The impedance that connects the pace to the high potential power source and the low potential power source is either a resistor connected between the base and the high potential power source, a resistor connected between the base and the low potential power source, or each of the resistors. 2. The input matching circuit according to claim 1, further comprising a capacitor connected in parallel with a capacitor. (4) The impedance connecting the base to the high potential power supply and the low potential power supply includes a resistor connected between the base and the high potential power supply, a resistor connected between the pace and the low potential power supply, and a resistor connected between the base and the low potential power supply, and the impedance connecting the base to the high potential power supply and the low potential power supply. 2. The input matching circuit according to claim 1, further comprising another transistor having a collector connected directly to a high potential power source and an emitter connected to a low potential power source via a resistor.
JP21036483A 1983-11-08 1983-11-08 Input matching circuit Pending JPS60102011A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21036483A JPS60102011A (en) 1983-11-08 1983-11-08 Input matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21036483A JPS60102011A (en) 1983-11-08 1983-11-08 Input matching circuit

Publications (1)

Publication Number Publication Date
JPS60102011A true JPS60102011A (en) 1985-06-06

Family

ID=16588141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21036483A Pending JPS60102011A (en) 1983-11-08 1983-11-08 Input matching circuit

Country Status (1)

Country Link
JP (1) JPS60102011A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157323A (en) * 1990-08-28 1992-10-20 Pacific Monolithics Switched low-loss attenuator
US5614873A (en) * 1994-12-08 1997-03-25 U.S. Philips Corporation Electronic circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157323A (en) * 1990-08-28 1992-10-20 Pacific Monolithics Switched low-loss attenuator
US5614873A (en) * 1994-12-08 1997-03-25 U.S. Philips Corporation Electronic circuit

Similar Documents

Publication Publication Date Title
US5568561A (en) Differential line receiver with common-mode AC bootstrapping
US4107621A (en) Microwave signal amplifier
JP3431077B2 (en) Line driver with adaptive output impedance
GB1476278A (en) Negative impedance repeater
US5070305A (en) Device for converting unbalanced analog electric signals into fully differential signals
JP3953590B2 (en) An electronic circuit that converts a differential input voltage to a single-ended output voltage
JPH0683113B2 (en) Line equalization circuit
JPS60102011A (en) Input matching circuit
JPH0478207B2 (en)
JPS6378612A (en) Level shifting circuit
JP3312911B2 (en) Coupling circuit
US4303889A (en) Filter circuit
US6995611B1 (en) Inductive amplifier with a feed forward boost
JPS6345125B2 (en)
JPH0237723B2 (en)
US5859563A (en) Low-noise low-impedance voltage reference
JP3283191B2 (en) Electronic circuit, filter device and wireless device using the same
TWI692197B (en) Mixer module
JP3145690B2 (en) Gyrator delay circuit
US4302636A (en) Subscriber&#39;s electronic line equipment comprising a two-wire-four-wire conversion circuit for a telephone exchange
JP2004274434A (en) Video signal correction circuit
JPH0766657A (en) Delay equivalent circuit
JP3041871B2 (en) Signal correction circuit
JPH039391Y2 (en)
JPS6154289B2 (en)