JPS5999943A - Remote controlling terminator - Google Patents
Remote controlling terminatorInfo
- Publication number
- JPS5999943A JPS5999943A JP57209520A JP20952082A JPS5999943A JP S5999943 A JPS5999943 A JP S5999943A JP 57209520 A JP57209520 A JP 57209520A JP 20952082 A JP20952082 A JP 20952082A JP S5999943 A JPS5999943 A JP S5999943A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- rectifier circuit
- reception processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は遠隔制御用端末器に関するものであり、その目
的とするところは、リレー１．Ｈ力回路のりレー作１時
の寸−ジノイズによって受信処理回路が誤動作すること
のない遠隔制御用端末器を提供することにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a remote control terminal, and its object is to connect relays 1. To provide a remote control terminal in which a reception processing circuit does not malfunction due to noise during the operation of an H power circuit.
従来、この種の遠隔制御用端末器は第１図に示すように
なっており１．１１灯交流電源（ＡＣ）を全波整流する
＠流回路であり、クイ１−トづり１ソジ（１）Ｂ）Ｋて
形敗さねている。１２）け整流、回路ｔｌｌ出力に基い
て交流電７１１！（ＡＣ）のしＤクロス信号（ｖ２）を
形成する１！ロク０スイｄ号発生回路であり、整流回路
用出力を分圧する抵抗（Ｒ−）（Ｒｂ ）とイシバータ
（ｉｔ）とで形ｒＪｆさｈている。（３）はＷｇ俟（図
示せず）から電諒襟（１）を介して伝送される＾（１仮
信号よりなる伝送信号（Ｖ、）を受（、”Ｊ してせ０
り０ス伯号（Ｖ、 ）Ｋ基いて制御データ全再生する受
信処理回路であり、１千Ｉす′５ＬＳ Ｉ ｒてノｌら
成されており、交流′＋ａ源（ＡＣ）から伝送信号（Ｖ
ｓ）を分離して汲形整杉する信号処理回路５１から出力
きｈる信号が信号入力端子（ＳＩＧ） Ｋ入力さｈ、１
し１］御苧−タに基いて形成されるリレー制御信号（Ｖ
Ｒｌ１（Ｖ助勺を出力するようＫなっている。＋４１は
リレー制御信号（ｖＲＩ）（ＶＲｌ、）にて制御される
すし一出力回路であり、トランジスタ（Ｑｌ、）（Ｑ＋
ｂ ）と２巻線型のう１ν千シグリし−（ＲＹＥ）とで
形成さねており、う゛ソ予−）ジリレー ＝（ＲＹＥ）
の各巻線ｆｓｌ （Ｒ１には逆起電圧吸収用タイオード
（１）、） （１）ｂ）が並列接続されている。ところ
で、このような従来例において、リレー出力回路［４１
の勅作時において発生する寸−ジノイズによって受信処
理回路１３１が誤動作するという問題があった。Conventionally, this type of remote control terminal is shown in Figure 1, and is a @ current circuit that full-wave rectifies the 1.11 lamp alternating current power supply (AC). 1) B) K is losing the game. 12) Rectify the AC current 711 based on the circuit tll output! (AC) 1 to form the D cross signal (v2)! This is a R0S d generation circuit, and is formed by a resistor (R-) (Rb) that divides the output of the rectifier circuit and an ishiverter (it). (3) receives a transmission signal (V,) consisting of 1 provisional signal transmitted from Wg (not shown) via the telephone line (1).
This is a reception processing circuit that regenerates all control data based on 1,000 1,000 LS (V, (V
The signal outputted from the signal processing circuit 51 for separating and shaping the cedar s) is input to the signal input terminal (SIG) K input s, 1
1] Relay control signal (V
Rl1 (K is configured to output V support. +41 is a sushi output circuit controlled by a relay control signal (vRI) (VRl,), and a transistor (Ql,) (Q+
b) and a two-winding type 1ν thousand wire relay (RYE).
Each winding fsl (R1 is connected with a back electromotive force absorbing diode (1), (1)b) in parallel. By the way, in such a conventional example, the relay output circuit [41
There is a problem in that the reception processing circuit 131 malfunctions due to the size noise generated during the reception.
すなわち、第１図回路のａ −ｄ点の電圧波形は第２図
（ａｌ 〜（ｄ） ＶＣ示すようＫなり、リレー出力回
路（４）が動作していない場合において、同図の左半部
に示すようにゼロクロス信号（Ｖｔ）は交流電源（ＡＣ
）の＋！ＤＪ）０ス点に確実に同期して発生され、受信
処理回路１３）汀正常に動作している。しかしながら、
例えは、リレー出力回路・４）のラツチンタリレー（Ｒ
Ｙｔ）のり七ット則巻線■が励磁さハた場合において、
同図の右半部に示すようにトランジスタ（Ｑ＋１．）が
オフしてリセーυト画巻線（Ｒ］の励磁電流がしゃ断し
た直後にリセット国巻線ＩＥＪ Ｋ発生する逆起電圧よ
りなる＋１−ジノイズによりａ点の全波整流電圧のＸ部
が０レベルよりも持ちｔげられ、そのゼ０りＤス点に対
応するゼロクロス信号（Ｖ工）が欠落してしまうことに
なる。したがってこのゼロクロス信号（Ｖ７）に基いて
信号処理を行っている受信処理回路（３１が誤動作する
という問題があった。なお、ダイオード（Ｄ、）（Ｄｂ
）Ｋよる逆起電圧吸収効果だけではＬ記問題点金解決す
ることにできなかった。本発明けと記の点に鑑みて為さ
ハたもσ）である。That is, the voltage waveform at points a - d of the circuit in Figure 1 becomes K as shown in Figure 2 (al to (d) VC), and when the relay output circuit (4) is not operating, As shown in the figure, the zero cross signal (Vt) is
)'s +! The signal is generated reliably in synchronization with the DJ) 0 point, and the reception processing circuit 13) is operating normally. however,
For example, the latching relay (R
Yt) When the sevent law winding ■ is excited,
As shown in the right half of the figure, immediately after the transistor (Q+1.) is turned off and the excitation current of the reset winding (R) is cut off, the reset winding IEJK is generated by the back electromotive voltage +1. - The X part of the full-wave rectified voltage at point a is raised above the 0 level due to the noise, and the zero cross signal (V process) corresponding to the zero point is lost.Therefore, this There was a problem that the reception processing circuit (31) that performs signal processing based on the zero cross signal (V7) malfunctioned.
) The back electromotive force absorption effect by K alone could not solve the problems listed in L. In view of the points of the present invention, the result is also σ).
以下、実施例について図を用いて説明する。第３図は本
発明一実施例を示すもので、第１図従来例と同様の電力
線搬送方式の遠隔制仰用端末器において、整流回路干出
力を逆流阻止用タイオード１８）を介してリレー出力回
路＋４１［印加するようにしたものであり、リレー出力
回路１４１にて発生する１１−ジノイズが整流回路ｉｌ
ｌの出力端に印加されるの全阻止するようｅでなってい
る。図中、＋ｌ’ｉｌ ｔ１ｉ分離用トランス（Ｔｒ）
とインバータ（Ｉ２）（Ｉりとよりなる同号処理回路、
（６）は受信処理回路（３１の電源を形成する定電圧＠
源回路、＋７１ ｉｊインバータ（Ｉｔ）Ｖｃて形成さ
れる水晶発振回路よりなるクロック発生回路、（ＲＹＩ
）〜（ＲＹ４）は２巻線型のラッチンクリレー、（ｒｌ
）〜（ｒ４）ハラツ千ンジリし−（ＲＹＩ） 〜（ＲＹ
４）の接点、（Ｑｓ−）（Ｑ ＋ｂ ）・・・（Ｑ−）
（Ｑ ４ｂ ）にドライブ用トランジスタ、（ＡＮＤ＋
） 〜（ＡＮｒ）ａ）ｌｄ Ｔ ：／ド回路、（ＮＯＲ
１）〜（ＮＯＲ４）ｉｄノア回路、（工５）はインバー
タである。Examples will be described below using figures. Fig. 3 shows an embodiment of the present invention, in which a terminal for remote control using a power line transport system similar to the conventional example shown in Fig. 1 is used, in which the output of the rectifier circuit is relayed through a backflow blocking diode 18). The circuit is designed to apply +41 [11-] noise generated in the relay output circuit 141 to the rectifier circuit il.
e is designed to completely block the voltage applied to the output terminal of l. In the figure, +l'il t1i separation transformer (Tr)
and inverter (I2) (same processing circuit consisting of Iri),
(6) is a constant voltage that forms the power supply of the reception processing circuit (31)
A clock generation circuit (RYI) consisting of a crystal oscillation circuit formed by a source circuit, +71ij
) to (RY4) are two-winding type latching relays, (rl
) ~ (r4) Haratsusenjirishi - (RYI) ~ (RY
4) Contact, (Qs-) (Q +b)...(Q-)
(Q 4b ) is a drive transistor, (AND+
) ~(ANr)a)ld T :/do circuit, (NOR
1) to (NOR4) id NOR circuits, (Step 5) is an inverter.
以下、実施例の動作について説明する。いま、親機から
電源線（ｔを介して伝送される伝送信号（ｖｍ）は、例
えば第４図に示すように交流電、源（ＡＣ）の半サイク
ル区間（Ｅｉ４分割し、各分割区間（ｈＩ）〜（Ａ４）
ＶＣＣ高波波信号重畳されているか否かで寸づピット
（ＳＢＩ） 〜（ＳＢ４） ノｒ Ｉ Ｊ ｒ ＯＪ
ｋ伝送し、４個のすづピット（ＳＢ＋）〜（５Ｂ４）を
制御信号としている。すなわち、制御信号が（０，１・
、０．１）の場合全スタートデータ、（０，１，１，１
〕の場合を伝送データ１１′、（０，１，０，０）の場
合を伝送データ’０’、（０，１，１，０）の場合をエ
ンドデータとしており、例えば８ピツトの伝送データよ
りなる端末器呼出用のアドレスデータ（ＡＤ）と４ピツ
トの伝送データよりなるすし一制机用の制御データ（Ｃ
Ｄ）とを含む、伝送信号（Ｖ、）が親機から送出される
。端末器ではこの伝送信号（Ｖ、）を信号処理回路ｉ５
１ ｔｉｃて交流電源（ＡＣ）から分離されるとともに
波形整形され、受信処理回路１３）の信号入力端子（Ｓ
ＩＧ）に入力される。受信処理回路＋３１では、同期端
子（ＳＮ）に入力されているゼロクロス信号（Ｖ７）に
基いて伝送データを再生し、アドレススイッチ（ＳＡ）
にて設定される自己の個有アドレスデータと伝送信号（
■１）のアドレスデータ（ＡＤ）と全比較して一致した
とき、そのアドレスデータ（ＡＤ）に続く制御データ（
ＣＤ） ’に取込んで出力端子（０１）〜（０４）にリ
レー制御信号（Ｖｒｔ＋）〜（ＶＢ２）を出力するよう
になっている。但し、図中（Ａｏ）〜（Ａ１）はアドレ
ス入力端子、（Ｏ５Ｃ）ｌ−ｔりＯツク入力端子、（Ｒ
Ｄ）はリレードライブ信号（ＶＲＤ ）の出力端子であ
る。このようにして受信処理回路］３）から出力される
リレー制御値ｅ （ＶＲＩ）〜（ＶＢ２）と、１ル一ド
ライブ信号（ＶＲＤ）にて各ラツ予ンジリレ−（ＲＹｓ
） 〜（ＲＹ４）が制御され、各接点（ｒ ｔ） 〜（
ｒ４）ＶＣで負荷がオンオフされる。ここに、実施例で
は逆流阻止用のタイオード（８）が設けられているので
、ラッチ：７グリレー（ＲＹｓ）〜（ＲＹ４）の作動時
に発生する寸−ジノイズが整流回路ｉｌｌの出力端に印
加されることがなく、従来例のようにセロクロス伯’ｊ
）（ｖａ）の欠落が発生することがなく、受信処理回路
１３）が誤−１作することがな（、常に正常な遠隔制能
１が行なわれることになる。The operation of the embodiment will be described below. Now, the transmission signal (vm) transmitted from the base unit via the power line (t) is divided into 4 half-cycle intervals (Ei) of the alternating current power source (AC) as shown in Fig. 4, and each divided interval (hI ) ~ (A4)
A small pit depending on whether the VCC high wave signal is superimposed (SBI) ~ (SB4) Nor I J r OJ
k transmission, and four tin pits (SB+) to (5B4) are used as control signals. In other words, the control signal is (0,1・
, 0.1), all start data, (0, 1, 1, 1
] is the transmission data 11', (0, 1, 0, 0) is the transmission data '0', and (0, 1, 1, 0) is the end data. For example, 8-pit transmission data address data (AD) for terminal calling, which consists of
A transmission signal (V,) including D) is sent out from the base unit. In the terminal device, this transmission signal (V,) is sent to the signal processing circuit i5.
1 tic, is separated from the alternating current power supply (AC) and waveform-shaped, and is connected to the signal input terminal (S) of the reception processing circuit 13).
IG). The reception processing circuit +31 reproduces the transmission data based on the zero-cross signal (V7) input to the synchronization terminal (SN), and outputs the data to the address switch (SA).
Own unique address data and transmission signal set in
■When all of the address data (AD) in 1) are compared and match, the control data (AD) following that address data (AD)
CD)' and outputs relay control signals (Vrt+) to (VB2) to output terminals (01) to (04). However, (Ao) to (A1) in the figure are address input terminals, (O5C) LT input terminal, and (R
D) is an output terminal for a relay drive signal (VRD). In this way, each relay relay (RYs
) ~(RY4) is controlled, and each contact (r t) ~(
r4) The load is turned on and off by VC. Here, in the embodiment, a diode (8) for blocking reverse flow is provided, so that the size noise generated when the latches: 7 relays (RYs) to (RY4) are activated is not applied to the output terminal of the rectifier circuit ill. As in the conventional example, Cerrocross'
)(va) will not be omitted, and the reception processing circuit 13) will not make an erroneous -1 operation (and the remote control 1 will always be performed normally.
本発明（ｌ−１ｔＥ述のように、交流電源を全波整流す
る整流回路と、整流回路出力に基いて交流電、源のｔ！
ｏクロス信号を形成するセＤ’７０ス信号発生回路と、
親機からの伝送信号を受信してＬ記ｔ！ｏりｏ：２伯号
に址いて制御データを再生する受信処理回路と、全波整
流回路出力が逆流阻止用タイオードを介して印加され、
１１．記制御チータにて制御されるりし一出力回路とで
構成されており、リレー出力回路に逆流阻止用タイオー
ドを介して整流回路出力全印加するようにしているので
、リレー出力回路で発生するりし一作動時のサージノイ
ズが整流回路出力に重畳されることがなく、従来例のよ
うＫぜロクロス信号の欠落による受信処理回路の誤動作
が起きることがないという利点がある。The present invention (l-1tE) includes a rectifier circuit that performs full-wave rectification of an AC power source, and a rectifier circuit that performs full-wave rectification of an AC power source, and a rectifier circuit that performs full-wave rectification of an AC power source based on the output of the rectifier circuit.
a cess signal generation circuit that forms an o-cross signal;
Receive the transmission signal from the base unit and read L! A reception processing circuit for regenerating control data and a full-wave rectification circuit output are applied via a backflow blocking diode,
11. The relay output circuit is controlled by the control circuit, and the rectifier circuit output is fully applied to the relay output circuit via a diode for blocking reverse current. There is an advantage that surge noise at the time of one operation is not superimposed on the output of the rectifier circuit, and malfunctions of the reception processing circuit due to lack of the K-zero cross signal do not occur as in the conventional example.
第１図は従来例の回路図、第２図は同との動作説明図、
第３図は本発明一実施例の回路図、第４図は向上の動作
説明図である。
Ｉｌｌ ｌｄ整流回路、＋２１ｉｊセ０クロス信号発生
回路、１３）は受信処理回路、１４）はリレー出力回路
、（８）は逆流阻止用タイオードである。
代理人 弁理士 石 １）長 七
ｒ１−午Figure 1 is a circuit diagram of a conventional example, Figure 2 is an explanatory diagram of the same operation,
FIG. 3 is a circuit diagram of an embodiment of the present invention, and FIG. 4 is an explanatory diagram of an improved operation. 13) is a reception processing circuit, 14) is a relay output circuit, and (8) is a reverse current blocking diode. Agent Patent Attorney Ishi 1) Chief 7r1-mo
Claims (1)
に基いて交流電源のせロクロス信号を形成する′ｔ！Ｄ
′）０ス信号発生回路と、親機からの伝送信号を受信し
てと記せＤクロス信号に続いて制１ＩＩｌｌチータ全再
生する受信処理回路と、全波整流回路出力が逆流阻止用
タイオードを介して印加されＬ記制御データにて制御さ
れるりし一出力回路とで構１Ｎされる遠隔制御用端末器
。1) A rectifier circuit that performs full-wave rectification of the AC power source, and a rectifier circuit that forms a cross signal of the AC power source based on the output of the rectifier circuit. D
') 0 cross signal generation circuit, a reception processing circuit that receives the transmission signal from the base unit and reproduces the control 1IIll cheater following the D cross signal, and a full wave rectifier circuit whose output is passed through a backflow blocking diode. A remote control terminal device consisting of an output circuit and an output circuit that is applied with control data and controlled by control data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209520A JPS5999943A (en) | 1982-11-30 | 1982-11-30 | Remote controlling terminator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209520A JPS5999943A (en) | 1982-11-30 | 1982-11-30 | Remote controlling terminator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999943A true JPS5999943A (en) | 1984-06-08 |
| JPS6248461B2 JPS6248461B2 (en) | 1987-10-14 |
Family
ID=16574147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57209520A Granted JPS5999943A (en) | 1982-11-30 | 1982-11-30 | Remote controlling terminator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999943A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181507A (en) * | 2000-04-24 | 2011-09-15 | Philips Solid-State Lighting Solutions Inc | Light emitting diode based products |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698344A (en) * | 1979-12-29 | 1981-08-07 | Matsushita Electric Works Ltd | Faillsafe circuit for transmission control system |
-
1982
- 1982-11-30 JP JP57209520A patent/JPS5999943A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698344A (en) * | 1979-12-29 | 1981-08-07 | Matsushita Electric Works Ltd | Faillsafe circuit for transmission control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181507A (en) * | 2000-04-24 | 2011-09-15 | Philips Solid-State Lighting Solutions Inc | Light emitting diode based products |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248461B2 (en) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001566A (en) | Micro computer | |
| JPS5999943A (en) | Remote controlling terminator | |
| JPS6082376U (en) | Vending machine noise detection control device | |
| JPS6025390U (en) | Power switching device | |
| JPS59113727A (en) | Power controller | |
| JPS605286U (en) | power circuit | |
| JPS594004U (en) | Control device | |
| JPS6017031U (en) | Pulse separation circuit | |
| JPS61161832A (en) | In-house information communication device | |
| JPS6093106U (en) | Automatic mode switching circuit | |
| JPS59130103U (en) | digital input device | |
| JPS6143725U (en) | Power supply abnormality detection circuit | |
| JPS58139946U (en) | cabinet | |
| JPS60163699U (en) | Remote dimming control terminal | |
| JPS5822085U (en) | Electric compressor drive control circuit | |
| JPS59149538A (en) | Speed converting circuit | |
| JPS59134252U (en) | Circuit for both non-voltage contact and voltage contact | |
| JPS5752283A (en) | Forecast decoding device | |
| JPS60166049U (en) | Failure detection device for digital AC output circuit | |
| JPS5899222A (en) | 3-phase shortcircuiting time load concentration preventing device | |
| JPS6217831A (en) | Asynchronous signal generating circuit | |
| JPS58182512U (en) | television receiver | |
| JPS6050835A (en) | Ac switch circuit | |
| JPS6050836A (en) | Ac switch circuit | |
| JPS615039U (en) | Noise prevention circuit for electrical equipment |