JPS5992691A - Monlinear emphasizing circuit - Google Patents
Monlinear emphasizing circuitInfo
- Publication number
- JPS5992691A JPS5992691A JP57203294A JP20329482A JPS5992691A JP S5992691 A JPS5992691 A JP S5992691A JP 57203294 A JP57203294 A JP 57203294A JP 20329482 A JP20329482 A JP 20329482A JP S5992691 A JPS5992691 A JP S5992691A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- limiter
- frequency
- emphasis
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は稠密記録できるVTR装置のクロマエンファシ
ス回路等に適用されるノンリニヤ177177回路に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a non-linear 177177 circuit applied to a chroma emphasis circuit of a VTR device capable of dense recording.
(ロ)従来技術
VTR装置は小型化を志向してますます稠密記録される
傾向にあシ、最近仕様の発表されている通称8ミリビデ
オでは、ロングプレイモードでビデオトラックのトラッ
クピッチが10.5μm(尚、β■では19.5μm)
と極めて小さくなっている。また、ビデオトラックはオ
ーバーラツプ記録されていてしかも■アライメントがと
れていない。これらの事実はクロマ信号のS/Nを十分
に得るためには不利に作用する。従って、クロマ信号の
S/Nを改善するために、記録時にクロマ信号に対して
ノンリニヤなエンファシスを付与シ、再生時にこのエン
ファシスに見合うディエン71シスを付与する記録再生
方式が提案されている。(b) Conventional technology VTR devices tend to record more and more densely with the aim of miniaturization, and in the recently announced 8mm video, the track pitch of the video track in long play mode is 10mm. 5μm (19.5μm for β■)
It has become extremely small. Also, the video tracks are recorded in an overlapping manner and are not aligned. These facts work against obtaining a sufficient S/N ratio of chroma signals. Therefore, in order to improve the S/N ratio of the chroma signal, a recording/reproducing method has been proposed in which a non-linear emphasis is applied to the chroma signal during recording, and a de-en 71 system corresponding to this emphasis is applied during reproduction.
ここで、エンファシス特性に着目して言えば、AM変調
されているクロマ信号の上下各側帯波に対してエンファ
シス量が対称に付与される必要がある。しかるに、現在
提案されている第1図に示すエンファシス回路にクロマ
信号を付与すると第2図に示す如くエンファシス量が非
対称となる。第2図は横軸に周波数(センタ周波数fO
:6.58MHz ; スバy周波数: 1MHz )
、縦軸に出力レベルを示しておシ、バラメータは入力信
号レベル(A%B、 Cはそれぞれ入力OdB、−10
dB、−20dB)である(以下の周波数特性図につい
ても同じ)。図示の如く、各入力レベルともエン77シ
ス量がセンタ周波数に対して非対称になっている。これ
は、第1図のクロマエン71シス回路では、初段のトラ
ンジスタ(Q3)のコレクタに、トラップ回路(T)及
びリミッタ回路(LM’)の十うンジスタ(Q4)が接
続されていて、それらの容量分によシ、低周波域に比べ
て高周波域のゲインが減少するからと認められる。そし
て、この非対称性をなくすことはトラップ回路のトラッ
プ周波数が決められているので一般には困難である。ま
た、トラップ回路を小型チップ化した部品で構成すると
この傾向が著しい。Here, focusing on the emphasis characteristic, it is necessary to apply an emphasis amount symmetrically to each of the upper and lower sidebands of the AM-modulated chroma signal. However, when a chroma signal is applied to the currently proposed emphasis circuit shown in FIG. 1, the amount of emphasis becomes asymmetrical as shown in FIG. In Figure 2, the horizontal axis shows the frequency (center frequency fO
:6.58MHz; Subay frequency: 1MHz)
, the vertical axis shows the output level, and the parameters are the input signal level (A%B, C are the input OdB, -10
dB, -20 dB) (the same applies to the frequency characteristic diagrams below). As shown in the figure, the amount of emphasis at each input level is asymmetric with respect to the center frequency. This is because in the Chromaen 71 system circuit shown in Figure 1, the collector of the first stage transistor (Q3) is connected to the transistor (Q4) of the trap circuit (T) and limiter circuit (LM'), and these It is recognized that this is because the gain in the high frequency range is reduced compared to the low frequency range due to the capacitance. In general, it is difficult to eliminate this asymmetry because the trap frequency of the trap circuit is determined. Furthermore, this tendency is remarkable when the trap circuit is constructed from components made into small chips.
ところで、この非対称性を再生時にヘッド出力を増巾す
るために使用するプリアンプの周波数特性の補正のみで
修正しようとすると、ある入力レベル(例えば−20d
B)に対しての対称性を得るように調整することができ
るが、この調整の結果全ての入力レベルの信号に対して
同じ様に高い周波数での振幅補正が働らくため、第2図
の特性゛でそれほど非対称性が強くなかったQdB入力
、−13dB入力に対しては却って不都合が生じる。By the way, if you try to correct this asymmetry only by correcting the frequency characteristics of the preamplifier used to amplify the head output during playback, you will find that at a certain input level (for example -20d
It can be adjusted to obtain symmetry with respect to B), but as a result of this adjustment, the amplitude correction at high frequencies works similarly for all input level signals, so the On the contrary, a problem arises for a QdB input, -13 dB input, whose characteristics were not so strongly asymmetric.
(ハ)発明の目的
末完am/ンリニャエンファシス回路のエンファシス量
をセンタ周波数(キャリア周波数)に対して左右対称に
なるようにしようとするものである。(c) Object of the Invention The objective of the invention is to make the amount of emphasis of the am/linear emphasis circuit symmetrical with respect to the center frequency (carrier frequency).
に)発明の構成
本発明はクロマ信号のエンファシスに供するリミタ回路
のりミタレペルに周波数特性を持たせること、さらに言
えば主としてトラップ回路によってもたらされる高周波
域におけるゲインの低下を、リミタ回路のリミタの効き
王台を高域へ行く程低下させて(これはエンファシス特
性としては高域側のゲインを上げることに相当する)補
償することを特徴とするものである。この補償は、具体
的にはリミタ回路を構成するだめの相互に逆並列に接続
された1組のダイオードの両端間に適当な値のコンデン
サを付設することで実現できる。B) Structure of the Invention The present invention provides a frequency characteristic to the limiter level of a limiter circuit that provides emphasis on a chroma signal, and more specifically, the reduction in gain in the high frequency range mainly caused by a trap circuit can be suppressed to the maximum effect of the limiter of the limiter circuit. The feature is that compensation is performed by lowering the base as the higher the frequency range goes (this corresponds to increasing the gain on the high frequency side in terms of emphasis characteristics). Specifically, this compensation can be realized by attaching a capacitor of an appropriate value across a pair of diodes connected in antiparallel to each other that constitute the limiter circuit.
(ホ)実施例
第4図は本発明回路を備えるVTR装置の主としてクロ
マ信号の伝送系を示すものであシ、第5図は本発明のノ
ンリニヤエンファシス回路の回路構成図、第6図は同回
路出力の周波数特性図である。また第7図はプリアンプ
の回路構成図、第8図は同回路出力の周波数特性図でお
る。(E) Embodiment FIG. 4 mainly shows the chroma signal transmission system of a VTR device equipped with the circuit of the present invention, FIG. 5 is a circuit configuration diagram of the non-linear emphasis circuit of the present invention, and FIG. It is a frequency characteristic diagram of the output of the same circuit. Further, FIG. 7 is a circuit diagram of the preamplifier, and FIG. 8 is a frequency characteristic diagram of the output of the circuit.
第4図において(1)は記録系、1)は再生系である。In FIG. 4, (1) is a recording system, and 1) is a reproduction system.
記録系(I)は入力端子(1)と、プリアンプ(2)と
、ノンリニヤ177177回路(3)と、低域変換回路
(4)と、記録アンプ(5)と、録再切換スイッチ(6
)と、磁気ヘッド(7)を備え、一方再生系(I)はス
イッチ(6)出力を受けるプリアンプ(8)と、高域変
換回路(9)と、ノンリニャディエンフ1シス回路(1
0)と、出力端子Ql1トを備えている。記録系(1)
と再生系1)とは周知の通)相補的であるので以下記録
系に付いて述べる。The recording system (I) includes an input terminal (1), a preamplifier (2), a non-linear 177177 circuit (3), a low-frequency conversion circuit (4), a recording amplifier (5), and a recording/playback switch (6).
) and a magnetic head (7), while the reproduction system (I) includes a preamplifier (8) that receives the output from the switch (6), a high frequency conversion circuit (9), and a non-linear amplifier 1-sis circuit (1).
0) and an output terminal Ql1. Recording system (1)
As is well known, the recording system and the reproduction system 1) are complementary, so the recording system will be described below.
入力端子(1)には標準のカラーテレビジ、ン信号の色
副搬送波信号が入力される。NT8C!方式では公称ろ
、58MHzの副搬送波を直角2相変調してなるもの(
以下これをクロマ信号という)である。プリアンプ(2
)はこのクロマ信号を増巾するものであシ、第8図に示
す如(QdB、−10dB、−23dBの各入力に対し
てそれぞれ特性A、B、0に示す高域強調特性を持たせ
ている。このプリアンプ(21は後述のノンリニヤエン
ファシス回路出力がセンタ周波数(3,5Bmnz)で
各入力に対してQdBとなるようにレベル調整するもの
で、一般には高域強調特性をもたせる必要はないが本実
施例では調整作業の簡易化を配慮してノンリニヤ177
177回路(3)における高域増強を分担させるように
している。A color subcarrier signal of a standard color television signal is input to the input terminal (1). NT8C! The system is nominally one in which a 58 MHz subcarrier is modulated in two orthogonal phases (
This is hereinafter referred to as a chroma signal). Preamp (2)
) is to amplify this chroma signal, and as shown in Figure 8, it has high-frequency emphasis characteristics shown in characteristics A, B, and 0 for each input of QdB, -10 dB, and -23 dB, respectively. This preamplifier (21) adjusts the level so that the output of the non-linear emphasis circuit described later becomes QdB for each input at the center frequency (3.5Bmnz), and generally it is not necessary to have high-frequency emphasis characteristics. However, in this embodiment, a non-linear 177 is used to simplify the adjustment work.
The high frequency enhancement in the 177 circuit (3) is shared.
第7図はこのプリアンプ回路(2)の回路配線図であ夛
、トランジスタ(Ql ) (Q2 )は28C930
で、抵抗R1〜R7はそれぞれ4.7K、1.5に、6
.8に、500,560.4.7に11.2にΩテ、コ
ンデンサC1は103μF、コイルLlは47μHで6
る。ノンリニヤ177177回路(3)はプリアンプ回
路(2)出力を入力して、第6図に示す出力を呈するも
のである。上記各入力に対して特性A、B、Cに示す如
く、センタ周波数(3,58MH2)に対して対称な出
力を呈するように動作するものである。Figure 7 is a circuit wiring diagram of this preamplifier circuit (2).The transistors (Ql) (Q2) are 28C930.
So, the resistors R1 to R7 are 4.7K, 1.5K, and 6K, respectively.
.. 8, 500, 560. 4.7 and 11.2 Ωte, capacitor C1 is 103μF, coil Ll is 47μH,
Ru. The non-linear 177177 circuit (3) receives the output of the preamplifier circuit (2) and provides the output shown in FIG. As shown in characteristics A, B, and C for each of the above-mentioned inputs, the device operates so as to provide outputs that are symmetrical with respect to the center frequency (3.58 MH2).
第5図はこのノンリニヤエンファシス回路(31(2)
回路配線図である。この回路の基本構成は第1図に示す
ものと同じで、本実施例ではリミタ回路を構成する逆並
列に接続された1組のダイオードに、並列にコンデンサ
(04) (容量値2PF)を付設していることに特徴
を有するものである。第5図において、(Q3)は入力
端子(IN)からのクロマ信号を増巾するトランジスタ
、(T)は浮遊容量と合わせてセンタ周波数をトラップ
するトラップ回路、(LM)は1組の逆並列に接続され
たダイオード(DI)(D2)、チョークコイル(L4
)、及び周波数特性補正用コンデンサ(C4)を含むリ
ミタ回路、(Q4)(Q5)はリミタレベルを入力信号
レベルに応じて制御するトランジスタ、(Q6)はバッ
フ1アンプを構成するトランジスタである。ここでトラ
ンジスタ(Q3)のコレクタに接続された分割抵抗(几
u) (R12)、コンデンサ(C2)、トラップ回路
(T)、及びトランジスタ(Q4 ) (Q5 )を含
むリミタ回路(Lm)は入力信号に対してダイナミック
に負荷を変動させ、結果としてトランジスタ(Q6)に
第6図に示す周波数特性を有するノンリニヤエンファシ
ス信号を導出するように作用する。各トランジスタ(Q
3)〜(Q6)は280930、ダイオード(DI)(
D2)は181925であシ、バイアス抵抗(R8)〜
(R16)は4.7K、6.1,3[]0.680.2
20.27.3゜01100、及び300Ωであシ、コ
イル(L2)〜(L4)はそれぞれ270μ、110μ
、270μHであシ、更にコンデンサ(02) (03
)は103μ、13PFである。Figure 5 shows this non-linear emphasis circuit (31(2)
It is a circuit wiring diagram. The basic configuration of this circuit is the same as that shown in Figure 1, and in this example, a capacitor (04) (capacitance value 2PF) is attached in parallel to a set of diodes connected in anti-parallel that make up the limiter circuit. It is characterized by what it does. In Figure 5, (Q3) is a transistor that amplifies the chroma signal from the input terminal (IN), (T) is a trap circuit that traps the center frequency together with stray capacitance, and (LM) is a set of antiparallel Diode (DI) (D2) connected to choke coil (L4)
), and a limiter circuit including a frequency characteristic correction capacitor (C4), (Q4) and (Q5) are transistors that control the limiter level according to the input signal level, and (Q6) is a transistor forming a buffer 1 amplifier. Here, a limiter circuit (Lm) including a dividing resistor (R12), a capacitor (C2), a trap circuit (T), and transistors (Q4) (Q5) connected to the collector of the transistor (Q3) is input. The load is dynamically varied with respect to the signal, and as a result, it acts on the transistor (Q6) to derive a non-linear emphasis signal having the frequency characteristics shown in FIG. Each transistor (Q
3) - (Q6) are 280930, diode (DI) (
D2) is 181925, bias resistor (R8) ~
(R16) is 4.7K, 6.1,3[]0.680.2
20.27.3゜01100 and 300Ω, coils (L2) to (L4) are 270μ and 110μ, respectively.
, 270μH, and a capacitor (02) (03
) is 103μ, 13PF.
このノンリニアエンフ1シス回路(31はリミタ回路(
LM)内にコンデンサ(C4)を含んでおシ、そのため
高い周波数はどリミッタの効き王台が低下する。従い、
本回路(3)の特性としては高域側のゲインを上げるこ
とになシ、第1図の回路における第2図に示すような高
域低下を補償して、第6図に示す如く各入力に対してA
%B、Cに示すセンタ周波数に対して対称性のある出力
を呈する。This non-linear amplifier system circuit (31 is a limiter circuit (
(LM) contains a capacitor (C4), which reduces the effectiveness of the limiter at high frequencies. Follow,
The characteristic of this circuit (3) is that it does not increase the gain on the high frequency side, but compensates for the drop in the high frequency range as shown in Figure 2 in the circuit of Figure 1, and as shown in Figure 6, each input A against
It exhibits symmetrical output with respect to the center frequencies shown in %B and C.
低域変換回路(4)及び以降の回路構成は一般のVTR
装置にとって周知のものであシ説明を省略する。本実施
例では、低域変換前のクロマ信号に付いてノンリニヤエ
ンファシスを付与するようにしているが、低域変換後の
クロマ信号に付いて同様なノンリニヤエンファシスを付
与するようにしても艮い。The low-frequency conversion circuit (4) and subsequent circuit configuration are those of a general VTR.
Since this is well known to the device, the explanation will be omitted. In this embodiment, non-linear emphasis is applied to the chroma signal before low-frequency conversion, but it is also possible to apply a similar non-linear emphasis to the chroma signal after low-frequency conversion. stomach.
(へ)発明の効果
本発明はリミタ回路を構成する逆並列に接続された1組
のダイオードに並列にコンデンサを付設しているので、
これを備えない一般のノンリニヤ177171回路にお
ける非対称性を極めて簡単に解消することができ有用で
ある。(f) Effects of the Invention In the present invention, a capacitor is attached in parallel to a set of diodes connected in antiparallel that constitute a limiter circuit.
This is useful because it can extremely easily eliminate asymmetry in general nonlinear 177171 circuits that do not have this.
ノ 第1図は従来のノンリニヤエン7アシス回路ノ構成
図、第2図は同回路の周波数特性図、第6図は1改善例
の周波数特性図である。第4図は本発明回路を備えるV
TR装置のブロック図、第5図0
は本発明のノンリニヤ177171回路の回路構成図、
第6図は同回路出力の周波数特性図である。
第7図はプリアンプの回路構成図、第8図は同回路出力
の周波数特性図である。
主な図番の説明
(LM)・・・・・・リミタ回路、(T)・・・・・・
トラップ回L14)・・・・・・コンデンサ。
派
−515−
第6図
ヌへ°ン周波敷1.0MHJ!
第7図
第8図
7メンM51!IK 1MHz ’↑手 続
補 正 書(自発)
昭和58年1り/2日
1、−pT+の表示
昭和57年特許願第2os2q$
2、発明の名称
ノンリニヤエンファシス回路
三をする者
特許出願人
住所 守口市京阪本通2丁目18番地
名称(188)三洋電機株式会社
代表者 井 植 薫
4、代理人
住所 守口市京阪本通2丁目18番地
連絡先:電話(東京)835−111ト特許センター駐
在鎌田5、補正の対象
(1)明細書の「発明の詳細な説明」の欄6、補正の内
容
(1)明細書第3頁第16〜第17行を以下の通り補正
する。
「ところで、この非対称性をプリアンプの周波数時」
(2)同第6頁第8行の、「QdBJを、「ゲインがO
dB」と訂正する。
(3)同第8頁第12〜第14行を以下の通り補正する
。
[)、(ル4)は何れも270μHであり、更にコンデ
ンサ(C2)は0.01μ’ 、(Ls)(C5)は副
搬送波周波数(3,58MHz)、に共、振するトラッ
プ回路である。」
以上FIG. 1 is a configuration diagram of a conventional non-linear engine 7 assist circuit, FIG. 2 is a frequency characteristic diagram of the same circuit, and FIG. 6 is a frequency characteristic diagram of an improved example. FIG. 4 shows a V equipped with the circuit of the present invention.
A block diagram of the TR device, FIG. 5 0 is a circuit configuration diagram of the non-linear 177171 circuit of the present invention,
FIG. 6 is a frequency characteristic diagram of the output of the same circuit. FIG. 7 is a circuit diagram of the preamplifier, and FIG. 8 is a frequency characteristic diagram of the output of the circuit. Explanation of main drawing numbers (LM)...Limiter circuit, (T)...
Trap L14)... Capacitor. School-515- Figure 6 Nuhen frequency wave board 1.0MHJ! Figure 7 Figure 8 7 Men M51! IK 1MHz '↑Procedure
Amendment (spontaneous) January 2, 1980 1, -pT+ Indication 1988 Patent Application No. 2 os 2 q $ 2, Name of Invention Patent Applicant Address Keihan Hondori, Moriguchi City 2-18 Name (188) Sanyo Electric Co., Ltd. Representative Kaoru Iue 4, Agent address 2-18 Keihan Hondori, Moriguchi City Contact information: Telephone (Tokyo) 835-111 Tokyo Patent Center Resident Kamata 5, Amendment Target (1) Column 6 of "Detailed Description of the Invention" of the specification, contents of amendment (1) Lines 16 to 17 of page 3 of the specification are amended as follows. ``By the way, this asymmetry is determined by the frequency of the preamplifier.''
dB". (3) Lines 12 to 14 of page 8 are corrected as follows. [) and (Le 4) are both 270μH, furthermore, the capacitor (C2) is 0.01μ', and (Ls) (C5) is a trap circuit that resonates with the subcarrier frequency (3.58MHz). . "that's all
Claims (1)
からの入力信号をその入力信号レベルに応じてリミタレ
ベルを変化させるリミタ回路及び該入力信号のセンタ周
波数をトラップするトラップ回路に付与してノンリニヤ
エンファシス信号を形成スる回路と、このノンリニヤエ
ンファシス(1を導出する出力端子とを備えてなるノン
リニヤ177177回路において、前記リミタ回路は互
いに逆並列に接続された1組のダイオードに並列にコン
デンサを付設していることを特徴とするノンリニヤエン
ファシス回路。(1) An input terminal to which an input signal is applied, an input signal from this input terminal to a limiter circuit that changes the limiter level according to the input signal level, and a trap circuit that traps the center frequency of the input signal. In a non-linear 177177 circuit comprising a circuit for forming a non-linear emphasis signal and an output terminal for deriving this non-linear emphasis signal, the limiter circuit is connected in parallel to a set of diodes connected in anti-parallel to each other. A non-linear emphasis circuit characterized by the addition of a capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57203294A JPS5992691A (en) | 1982-11-18 | 1982-11-18 | Monlinear emphasizing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57203294A JPS5992691A (en) | 1982-11-18 | 1982-11-18 | Monlinear emphasizing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5992691A true JPS5992691A (en) | 1984-05-28 |
Family
ID=16471651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57203294A Pending JPS5992691A (en) | 1982-11-18 | 1982-11-18 | Monlinear emphasizing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5992691A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0474961U (en) * | 1990-11-07 | 1992-06-30 |
-
1982
- 1982-11-18 JP JP57203294A patent/JPS5992691A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0474961U (en) * | 1990-11-07 | 1992-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0132566B2 (en) | ||
US4556917A (en) | Magnetic recording/reproducing apparatus for video and sound | |
JPS5992691A (en) | Monlinear emphasizing circuit | |
JP2545775Y2 (en) | Reproduction characteristic switching circuit | |
JPS6120068B2 (en) | ||
JP2627351B2 (en) | Video signal playback device | |
US5097336A (en) | Signal processing apparatus | |
JPH0535669Y2 (en) | ||
JPH0418121Y2 (en) | ||
JPH0432857Y2 (en) | ||
JPH0570358B2 (en) | ||
JPS6224783A (en) | Circuit device with improved clearness of reproduced image in video recorder | |
JPS5923216Y2 (en) | magnetic recording and playback device | |
JPS60209904A (en) | Preamplifier for 4-head search | |
JP2553885Y2 (en) | Disc player | |
JPH0422406Y2 (en) | ||
JPH0131837B2 (en) | ||
JPH027228B2 (en) | ||
JPS60223397A (en) | Color signal processing circuit | |
JPH03219464A (en) | Magnetic recording and reproducing device | |
JPH05325406A (en) | Recording and reproducing device for information signal | |
JPH02216667A (en) | White peak inversion phenomenon compensating circuit | |
JPS6161271A (en) | Video signal reproducing circuit | |
JPH07244805A (en) | Reproduction input amplification circuit and vtr | |
JPH01118203A (en) | Reproducing amplifier for magnetic head |