JPS5991710A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPS5991710A
JPS5991710A JP57202528A JP20252882A JPS5991710A JP S5991710 A JPS5991710 A JP S5991710A JP 57202528 A JP57202528 A JP 57202528A JP 20252882 A JP20252882 A JP 20252882A JP S5991710 A JPS5991710 A JP S5991710A
Authority
JP
Japan
Prior art keywords
transistor
constant current
current source
amplifier
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57202528A
Other languages
Japanese (ja)
Inventor
Hisao Otawa
太田和 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57202528A priority Critical patent/JPS5991710A/en
Publication of JPS5991710A publication Critical patent/JPS5991710A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To attain ease of circuit integration by forming a circuit not requiring any input coupling capacitor and any bypass capacitor. CONSTITUTION:A PNP transistor (TR) Q4 connected to a signal source 6 is connected to an NPN TRQ1 and a constant current source 8 via a diode D3. Further, a PNP TRQ5 connected to a resistor R2 is connected to an NPN TRQ2 and a constant current source 9 via a diode D4. Further, each emitter of the TRQ1, Q2 forming a differential amplifier is connected to a constant current source 10. Moreover, a negative feedback circuit network 7 is connected to an output of an amplifier A of the post-stage via an output coupling capacitor C3, and a resistor R3 is connected between the output of the amplifier A and the base of the TRQ2. Thus, neither input coupling capacitor nor bypass capacitor is required in this way, allowing to attain ease of circuit integration.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、増幅回路に関し、特に集積回路化に適した
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an amplifier circuit, and is particularly suitable for integration into an integrated circuit.

〔従来技術〕[Prior art]

従来の増幅器の一例として、音声前置増幅回路を第1図
に示す。
As an example of a conventional amplifier, an audio preamplifier circuit is shown in FIG.

第1図において、lは入力端子、2は負帰還端子、3は
出力端子、4は電源端子である。トランジスタQll 
02はエミッタが互いに接続されるとともに定電流用ト
ランジスタQ3のコレクタに接続される。また電源と接
地面に直列接続された定電流源5とダイオード群D I
 + D 2の接続点から、抵抗R1がトランジスタQ
1のベースに接続される。またQlのベースには、入力
結合コンデンサCIを介して信Or力;(6が接続され
る。
In FIG. 1, l is an input terminal, 2 is a negative feedback terminal, 3 is an output terminal, and 4 is a power supply terminal. Transistor Qll
02 have their emitters connected to each other and are also connected to the collector of the constant current transistor Q3. In addition, a constant current source 5 and a diode group DI are connected in series to the power supply and the ground plane.
+D From the connection point of 2, resistor R1 connects to transistor Q
Connected to the base of 1. Further, a signal (6) is connected to the base of Ql via an input coupling capacitor CI.

一方トランジスタQ2のベースは、抵抗R2とコンデン
サC2の直列回路を介して接地される。そしてトランジ
スタQ、およびQ2のコレクタには、それぞれ負荷Zl
、Z2が接続されるとともに、後段の増幅器Aに接続さ
れる。この増幅器Aの出力とトランジスタQ2のベース
間には、抵抗R3が接続されるとともに、出力結合コン
デンサc3を通して負帰還回路網7が接続される。R4
は負荷抵抗である。
On the other hand, the base of transistor Q2 is grounded through a series circuit of resistor R2 and capacitor C2. A load Zl is applied to the collectors of transistors Q and Q2, respectively.
, Z2 are connected to the amplifier A at the subsequent stage. A resistor R3 is connected between the output of the amplifier A and the base of the transistor Q2, and a negative feedback network 7 is connected through an output coupling capacitor c3. R4
is the load resistance.

次にこの従来例の動作について説明する。Next, the operation of this conventional example will be explained.

信号源6から入力結合コンデンサc1を介して印加され
た信号は、初段の差動増幅器Qll 02により増幅さ
れて各々のコレクタに出力され、更に後段増幅器Aによ
り増幅される。その出力信号の一部は負帰還回路網7お
よび抵抗R2により交流負帰還がかけられ、電圧利得は
この回路網7と抵抗R3との合成インピーダンスと抵抗
R2の比により決定される。この負帰還により利得の安
定化、歪率の改善更に本例ではイコライザ周波数特性が
得られる。
A signal applied from the signal source 6 via the input coupling capacitor c1 is amplified by the first-stage differential amplifier Qll02, outputted to each collector, and further amplified by the subsequent-stage amplifier A. A part of the output signal is subjected to AC negative feedback by negative feedback network 7 and resistor R2, and the voltage gain is determined by the ratio of the combined impedance of this network 7 and resistor R3 to the resistor R2. This negative feedback stabilizes the gain, improves the distortion rate, and provides equalizer frequency characteristics in this example.

また抵抗1?3による直流負帰還により出力バイアスが
安定化されている。
Further, the output bias is stabilized by negative DC feedback using resistors 1 to 3.

しかしこの従来例に示す増幅回路においては、入力結合
コンデンサC1および負帰還のバイパスコンデンサC2
を必要とする。従って上記コンデンサにより2つの時定
数をもつため、tli源投大投入時力端子lと負帰還端
子2の微妙な立上りの違いから、その差電圧を増幅し、
出力端子8の電圧が大きく変動し、その変動分が負帰還
端子に帰還され、更に出力が変動するというループで、
電源投入時に過渡的に出力端子の電圧が波打つような場
合が多々ある。そしてこれら音声増幅器の場合、後にツ
ナがる電力増幅器を通してスピーカから、いわゆるショ
ックノイズを発生するため、出力端子の電圧の立」ニリ
をゆるやかにする等のショックノイズ防止回路等の対策
が必要となる不具合を生じる。
However, in the amplifier circuit shown in this conventional example, the input coupling capacitor C1 and the negative feedback bypass capacitor C2
Requires. Therefore, since the above capacitor has two time constants, the difference voltage is amplified due to the slight difference in the rise of the power terminal 1 and the negative feedback terminal 2 when the tli source is turned on.
In this loop, the voltage at the output terminal 8 fluctuates greatly, the fluctuation is fed back to the negative feedback terminal, and the output fluctuates further.
There are many cases where the voltage at the output terminal wavers transiently when the power is turned on. In the case of these audio amplifiers, so-called shock noise is generated from the speaker through the power amplifier that is later turned on, so it is necessary to take measures such as shock noise prevention circuits, such as making the rise and fall of the voltage at the output terminal gradual. Causes problems.

またこれら2つコンデンサの容量値は比較的大きいため
、集積回路化した場合に、外付は部品が増えるという欠
点をもつ。
Furthermore, since the capacitance values of these two capacitors are relatively large, when integrated into a circuit, they have the disadvantage of increasing the number of external parts.

〔発明の概要〕[Summary of the invention]

本発明は、上記のような欠点を解決するため、人力結合
コンデンサ、およびバイパスコンデンサが不要な増幅回
路を提供するものである。
In order to solve the above-mentioned drawbacks, the present invention provides an amplifier circuit that does not require a manual coupling capacitor or a bypass capacitor.

〔発明の実施例〕[Embodiments of the invention]

以下に、本発明について説明する。 The present invention will be explained below.

第2図は、本発明の一実施例である。なお第1図と同一
または相当部分には同一符号で示す。
FIG. 2 is an embodiment of the present invention. Note that the same or corresponding parts as in FIG. 1 are indicated by the same reference numerals.

i’NP)ランジスタQ4のコレクタは接地され、その
ベースは入力端子1の信号源6に接続される。
i'NP) The collector of the transistor Q4 is grounded and its base is connected to the signal source 6 of the input terminal 1.

タイオードD3のカソードは上記トランジスタQ4のエ
ミッタに接続され、アノードはnpn  )ランジスタ
Q1のベースに接続されるとともに、定電流源8を介し
て電源に接続される。またPNP  )ランジスタQ、
のコレクタは接地され、そのベースは負帰還端子2から
抵抗R2を通して接地される。ダイオードD4のカソー
ドは上記トランジスタQ、のエミッタに接続され、アノ
ードはnpn  )ランジスタQ2のベースに接続され
るとともに、定電流源9を介して電源に接続される。差
動増幅器を構成する上記npn  トランジスタQL、
Q2のエミッタは互いに接続されるとともに、定電流源
9を介して接地される。負帰還回路網7は、後段増幅器
Aの出力と上記負帰還端子2の間に出力結合コンデンサ
C3を介して接続される。また抵抗R3は、上記後段増
幅器Aの出力と上記トランジスタQ2のベース間に接続
される。
The cathode of the diode D3 is connected to the emitter of the transistor Q4, and the anode is connected to the base of the npn transistor Q1 and to the power supply via the constant current source 8. Also PNP) transistor Q,
The collector is grounded, and the base is grounded from the negative feedback terminal 2 through a resistor R2. The cathode of the diode D4 is connected to the emitter of the transistor Q, and the anode is connected to the base of the NPN transistor Q2, and is also connected to the power supply via the constant current source 9. The above npn transistor QL constituting a differential amplifier,
The emitters of Q2 are connected to each other and grounded via a constant current source 9. The negative feedback network 7 is connected between the output of the rear stage amplifier A and the negative feedback terminal 2 via an output coupling capacitor C3. Further, a resistor R3 is connected between the output of the latter stage amplifier A and the base of the transistor Q2.

次に、この実施例回路の動作について説明する。Next, the operation of this embodiment circuit will be explained.

信号源6により印加された入力信号は、エミッタフォロ
ワトランジスタQ4、レベルシフト用ダイオードD3を
介して、npn  )ランジスタQ1のベースに達し、
該l・ランジスタQ1のコレクタに増幅された出力を得
る。更に後段増幅器Aにより増幅されで、負荷抵抗1り
、により出方として得られる。交り;シ負帰還は、負帰
還回路網7および抵抗R3GこよりかcJられる。
The input signal applied by the signal source 6 reaches the base of the npn transistor Q1 via the emitter follower transistor Q4 and the level shifting diode D3, and
An amplified output is obtained at the collector of the L transistor Q1. It is further amplified by a subsequent stage amplifier A, and is obtained as an output by a load resistor 1. The negative feedback is provided by the negative feedback network 7 and the resistor R3G.

次に本実施例の電圧利得を求める。Next, the voltage gain of this example is determined.

一般に負帰還増幅器のIT!、圧利得Gvは、その開回
路利得をAn 、帰還率をβとし、An > 1の場合
、次式で与えられる。
In general, negative feedback amplifier IT! , the pressure gain Gv is given by the following equation, where An is the open circuit gain and β is the feedback factor, and when An > 1.

O ■ β 本実施例の場合、負帰還回路M87のインピーダンスを
Zハダイオードの動抵抗をrとすると、電圧利得は次式
で向えられる。
O ■ β In the case of this embodiment, if the impedance of the negative feedback circuit M87 is the dynamic resistance of the Z diode, the voltage gain is determined by the following equation.

1i    R2(R,++r )−1−R2Z7R2
Z7+R3+r R2R4十に3 この結果は、第1図の従来例の値に等しい。
1i R2(R,++r)-1-R2Z7R2
Z7+R3+r R2R4 3 in 10 This result is equal to the value of the conventional example shown in FIG.

次に本実施例における出力端子3の直流電圧の装動(オ
フセット)を低(押えるために以下の方策がとられる。
Next, in order to suppress the offset of the DC voltage of the output terminal 3 in this embodiment, the following measures are taken.

即ち、定電流源8および9の出力[流10は、同一値に
設定し、かつR3の抵抗値は入力信号源の10流的抵抗
Rgと概ね等しい(+i”1に設定する。またオフセッ
トを低く押えるために、出力端子8から抵抗R3でトラ
ンジスタQ2のベースに直流帰還をかけている。ここで
信号源抵抗Rgおよび抵抗1<2に流れる電流Iは、ト
ランジスタ蛎、Q5の直11FE>1  の時には抵抗
両端の電圧降下は、はぼ0屯位となり、結合コンデ′ン
サおよびバイパスコンデンザを用いずに、直結を可能な
らしめる。
That is, the outputs of constant current sources 8 and 9 [current 10] are set to the same value, and the resistance value of R3 is approximately equal to the current resistance Rg of the input signal source (set to +i''1. In order to keep it low, DC feedback is applied from the output terminal 8 to the base of the transistor Q2 with a resistor R3.Here, the current I flowing through the signal source resistor Rg and the resistor 1<2 is as follows: When , the voltage drop across the resistor becomes approximately zero, making direct connection possible without using a coupling capacitor or a bypass capacitor.

なお、上記実施例におけるダイオードは、トランジスタ
構成のコレクターベースを短絡したものでもかまわない
し、負荷2.22および定電流源はトランジスタ等の能
動素子又は抵抗であっても効果に渋りはない、。
Note that the diode in the above embodiment may be one in which the collector base of a transistor is short-circuited, and the load 2.22 and the constant current source may be active elements such as transistors or resistors without compromising the effect.

1発明の効果〕 以上のように、本発明による増幅回路は、入力結合コン
テン1ノおよび負帰還のバイパスコンデンーりを不用と
し、直結ができるように構成でき、しかも回路の対称性
から集積回路化に適したものであり、またILi Fj
投入時の立上りの安定な効果を有する。
1. Effects of the Invention] As described above, the amplifier circuit according to the present invention eliminates the need for an input coupling content 1 and a negative feedback bypass capacitor, and can be configured to allow direct connection. ILi Fj
It has a stable start-up effect at the time of injection.

【図面の簡単な説明】[Brief explanation of drawings]

る。 図中、】は入力端子、2は負帰還端子、3は出力端子、
4はli源端子、R3−R4は抵抗、z、 + 22は
i荷、0+〜(ハはトランジスタ、6は信号源、7は負
帰還回路網、8〜1oは定電流源、Aは後段増幅器を示
す、。 代J118人   葛 町 信 − 第11′(+ 第:2図 手続補正書(自発) 特許庁長官殿 1、事件の表示    特願昭57 202528号2
、発明の名称 1四幅回路 3、補正をする者 代表者片山仁へ部 4、代理人 5、 7+lj正の対象 明細書の特許請求の範囲および発明の詳細な説明の欄6
 抽圧の内容 (1)明細膏の持JF飴求の範囲を別紙のとおりiJ止
する。 (2)明細i」1をつぎのとおり訂正する。 二 特許請求の範囲 (1)コレクタが接地され、エミッタが第1のタイオー
ドと第1の定電流源の内列回路を介して電源にflj 
&aされ、ベースに入力他号がf、lj加される第1の
PNP トラノジスタ、h記第1の定電流源と同−能の
電流を供給する第2の定電流源と第2タイオードの直列
回路かエミッタに接続され、コレクタが接地されるとと
もに、ベースが第1の抵抗を介して接地される第2のP
NP トランジスタ、ベースが上記第1のタイオードと
第1の定電流源の接続点に接続され、コレクタが第1の
負荷を介して上記屯隙に接セフじされろ第8のnpnト
ランジスタ、ベースが1記第2のタイ詞−ドと第2の定
電流源の接し点に接イ【、シされ、コレクタが第2の負
荷を介して電源に接続されるとともに、エミッタが上記
第8のトランジスタのエミッタに接幼しされすこ第4の
npnトランジスタ、上記Ha 、2.4のトランジス
タのmjフッタ接続点と接地間に接続される第8の定1
a流帥、および上記第8および第4のトランジスタのコ
レクタ出力を増幅する次段増幅器、上記次段増幅器の出
力から第2の抵抗により上記第4のトランジスタのベー
スに1自流帰還をかけると共に、りきに上記第2のトラ
ンジスタのベースに交流負帰還をかける負帰還回路網を
有する増幅回路。 (2)次段増QIM kblか8F83のトランジスタ
のコレクタ出力を、l′lf幅する反転増幅器であるこ
とを特徴とする特許 (3)次段に@llllll器が第4のトランジスタの
コレクタ出力を増幅する非反転増1+.+器であること
を特徴とする上記特許藺求範囲第1項記戦の増幅回路。
Ru. In the figure, ] is the input terminal, 2 is the negative feedback terminal, 3 is the output terminal,
4 is the li source terminal, R3-R4 is the resistor, z, +22 is the i load, 0+~(c is the transistor, 6 is the signal source, 7 is the negative feedback network, 8~1o is the constant current source, A is the subsequent stage Showing the amplifier. J118 Nobu Kuzumachi - No. 11' (+ No. 2 Figure 2 Procedural Amendment (Voluntary) Mr. Commissioner of the Japan Patent Office 1, Indication of the Case Patent Application No. 1982 202528 2
, Title of the invention 1 Four-width circuit 3, Representative Hitoshi Katayama of the person making the amendment Section 4, Agent 5, 7 + lj Positive Subject Specification Claims and Detailed Explanation of the Invention Column 6
Contents of extraction (1) The scope of the JF request in the detailed specification is stopped as shown in the attached sheet. (2) Item i"1 is corrected as follows. 2. Claims (1) The collector is grounded, and the emitter is connected to the power supply via the first diode and the inner column circuit of the first constant current source.
&a, and the input signals f and lj are added to the base of the first PNP transistor, and the second constant current source supplying the same current as the first constant current source and the second diode are connected in series. a second P connected to the circuit or emitter, having a collector grounded and a base grounded via the first resistor;
An eighth NPN transistor, whose base is connected to the connection point between the first diode and the first constant current source, and whose collector is connected to the gap through the first load. 1. The second tie node is connected to the contact point of the second constant current source, the collector is connected to the power supply via the second load, and the emitter is connected to the eighth transistor. A fourth npn transistor is connected to the emitter of the transistor Ha, and an eighth constant 1 is connected between the mj footer connection point of the transistor of 2.4 and ground.
a current, and a next-stage amplifier that amplifies the collector outputs of the eighth and fourth transistors, applying one current feedback from the output of the next-stage amplifier to the base of the fourth transistor through a second resistor, An amplifier circuit further comprising a negative feedback circuit network that applies AC negative feedback to the base of the second transistor. (2) A patent characterized in that it is an inverting amplifier that increases the collector output of the QIM kbl or 8F83 transistor in the next stage by l'lf. (3) In the next stage, the Amplifying non-inverting increase 1+. 1. The amplifier circuit according to item 1 of the patent scope, characterized in that it is a + amplifier.

Claims (3)

【特許請求の範囲】[Claims] (1)  コレクタが接地され、エミッタが第iのダイ
オードと第1の定電流源の直列回路を介して電源に接続
され、ベースに入力信号が印加される第1のPNP l
−ランジスタ、上記第1の定電流源と同一値の電流を供
給する第2の定電流源と第2ダイ1−ドの直列回路がエ
ミッタに接続され、コレクタが接地されるとともに、ベ
ースが第1の抵抗を介して接地される第2のPNP )
ランジスタ。 ベースが上記第1のダイオードと第1の定電流源の接地
点に接続され、コレクタが第1の負荷を介して上記電源
に接続される第8のnpn  トランジスタ、ベースが
上記第2のダイオードと第2の定電流源の接続点に接続
され、コレクタが第2の負荷を介して電源に接続される
とともに、エミッタが上記第8のトランジスタのエミッ
タに接続された第4のnpnl−ランジスタ、上記第8
、第4のトランジスタのエミッタの接続点と接地面に接
続される第8の定電流源、および上記第8および第4の
トランジスタのコレクタ出力を増幅する次段増幅器、上
記次段増幅器の出力から第2の抵抗により上記第4のト
ランジスタのベースに直流帰還をかけると共に、更に上
記第2のトランジスタのベースに交流負帰還をかける負
帰還回路網を有する増幅回路。
(1) A first PNP l whose collector is grounded, whose emitter is connected to a power supply through a series circuit of an i-th diode and a first constant current source, and whose base is applied with an input signal.
- A series circuit of a transistor, a second constant current source that supplies the same current as the first constant current source, and a second diode is connected to the emitter, the collector is grounded, and the base is connected to the second diode. a second PNP grounded through a resistor of
Ranjista. an eighth NPN transistor whose base is connected to the ground point of the first diode and the first constant current source, and whose collector is connected to the power supply via the first load; a fourth npnl-transistor connected to the connection point of the second constant current source, whose collector is connected to the power supply via the second load, and whose emitter is connected to the emitter of the eighth transistor; 8th
, an eighth constant current source connected to the connection point of the emitter of the fourth transistor and the ground plane, and a next stage amplifier that amplifies the collector outputs of the eighth and fourth transistors, from the output of the next stage amplifier. An amplifier circuit having a negative feedback circuit network that applies DC feedback to the base of the fourth transistor by means of a second resistor and further applies AC negative feedback to the base of the second transistor.
(2)次段増幅器が第8のトランジスタのコレクタ出力
を増幅する反転増幅器であることを特徴とする特許
(2) A patent characterized in that the next stage amplifier is an inverting amplifier that amplifies the collector output of the eighth transistor.
(3)次段増幅器が第4のトランジスタのコレクタ出力
を増幅する非反転増幅器であることを特徴とする上記特
許請求範囲第1項記載の増幅回路。
(3) The amplifier circuit according to claim 1, wherein the next stage amplifier is a non-inverting amplifier that amplifies the collector output of the fourth transistor.
JP57202528A 1982-11-16 1982-11-16 Amplifier circuit Pending JPS5991710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57202528A JPS5991710A (en) 1982-11-16 1982-11-16 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57202528A JPS5991710A (en) 1982-11-16 1982-11-16 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPS5991710A true JPS5991710A (en) 1984-05-26

Family

ID=16458982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202528A Pending JPS5991710A (en) 1982-11-16 1982-11-16 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPS5991710A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282123U (en) * 1988-12-09 1990-06-25

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282123U (en) * 1988-12-09 1990-06-25

Similar Documents

Publication Publication Date Title
US4586000A (en) Transformerless current balanced amplifier
US5399988A (en) FT doubler amplifier
US4240040A (en) Operational amplifier
US4742308A (en) Balanced output analog differential amplifier circuit
JPH0121642B2 (en)
JPH0143485B2 (en)
JPS5991710A (en) Amplifier circuit
US7538614B1 (en) Differential amplifier with independent output common mode adjustment
US4167708A (en) Transistor amplifier
US6667658B2 (en) Compact variable gain amplifier
US4511853A (en) Differential amplifier circuit having improved control signal filtering
US5115204A (en) Differential amplifier
US4330755A (en) Power-amplifying circuit
JP3250884B2 (en) Operational amplifier
US3586987A (en) Transistor bias circuit
JPH06152281A (en) Composite differential amplifier
JPS5840370B2 (en) Zoufuku Cairo
JPH0113453Y2 (en)
US7095279B2 (en) AC differential amplifier with reduced low corner frequency
JPH01268302A (en) Amplifier circuit
KR830001979B1 (en) Power amplification circuit
JP3733215B2 (en) Amplifier circuit
KR960011406B1 (en) Operational transconductance amp
JP3360911B2 (en) Differential amplifier circuit
JP3271163B2 (en) Broadband amplifier circuit