JPS5989482A - Bias circuit for semiconductor laser - Google Patents

Bias circuit for semiconductor laser

Info

Publication number
JPS5989482A
JPS5989482A JP20066282A JP20066282A JPS5989482A JP S5989482 A JPS5989482 A JP S5989482A JP 20066282 A JP20066282 A JP 20066282A JP 20066282 A JP20066282 A JP 20066282A JP S5989482 A JPS5989482 A JP S5989482A
Authority
JP
Japan
Prior art keywords
voltage
bias
transistor
semiconductor laser
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20066282A
Other languages
Japanese (ja)
Inventor
Hiroaki Nakada
中田 裕章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20066282A priority Critical patent/JPS5989482A/en
Publication of JPS5989482A publication Critical patent/JPS5989482A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/06Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068Stabilisation of laser output parameters
    • H01S5/06825Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To limit bias currents flowed through the semiconductor laser by using control voltage for controlling bias currents for generating discharge voltage. CONSTITUTION:When control voltage Vc is applied to amplifiers 3, 6, bias voltage Vb and discharge voltage VL are each generated. When the gains of the amplifiers 3 and 6 are equal, voltage Vb and VL are equal, a transistor 7 is turned OFF, and voltage Vb is not limited by voltage VL. When voltage Vb exceeds Vb+Vbe for some causes though voltage Vc is constant, the transistor 7 is turned ON, and voltage Vb does not rise further. Bias currents I'b flowing at that time reaches (VL+ v'be)/RL. When the gains of the amplifiers 3 and 6 are equal, bias currents Ib are limited when they increase by v'be/RL (RL is the emitter resistance of a transistor 2).

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、光通信の分野における半導体レーザ(以下、
LDと略記)のバイアス回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to semiconductor lasers (hereinafter referred to as
This relates to a bias circuit for a LD (abbreviated as LD).

従来例の構成とその問題点 LDを光源として用いる場合、LDをサージ等による過
大電流から保護するためにLDのバイアス回路には、バ
イアス電流を制限する対策が必要とされている。以下図
面を参照しながら、上述したようなLDのバイアス回路
について説明する。
Conventional Structure and Problems When using an LD as a light source, the bias circuit of the LD requires measures to limit the bias current in order to protect the LD from excessive current due to surges and the like. The LD bias circuit as described above will be described below with reference to the drawings.

第1図は従来のLDのバイアス回路の構成例を示したも
のである。第1図において、1はLD、2はLDlにバ
イアス電流Ibを流すトランジスタ、3は制御電圧源か
らバイアス電圧■bをつくる増幅器、4は一定電圧■L
をつくるためのツェナーダイオード、5はバイアス電圧
vbを制限するだめのダイオードである5以上のように
構成されたLDのバイアス回路について、以下その動作
を説明する。
FIG. 1 shows an example of the configuration of a conventional LD bias circuit. In Figure 1, 1 is an LD, 2 is a transistor that flows a bias current Ib to LDl, 3 is an amplifier that generates a bias voltage b from a controlled voltage source, and 4 is a constant voltage L
The operation of the LD bias circuit configured as shown in FIG. 5 will be explained below.

制御電圧源から増幅器3に制御電圧■。が加わるとバイ
アス電圧vbが発生し、トランジスタ2のベース電極に
加わる。このときバイアス電流よりが流れる。このバイ
アス電圧vbがツェナーダイオードでつくられる一定電
圧vL よシ低い場合には、ダイオード5は逆バイアス
されているためオフ状態となっておシ、バ・fアス電圧
Vb’fl’1ffitJ限されることはない。しかし
、vbが外来ノイズやサージ等の何等かの原因で一定電
圧vLより高くなってくると、ダイオード5は順バイア
スされオン状態となり、バイアス電圧vbはダイオード
5のもつ固有電位差以上になることはなく、LDlに過
大電流が流れることはない。
Control voltage ■ from the control voltage source to amplifier 3. When Vb is applied, a bias voltage vb is generated and applied to the base electrode of the transistor 2. At this time, a bias current flows. If this bias voltage vb is lower than the constant voltage vL created by the Zener diode, the diode 5 is reverse biased, so it is in the off state and the bias voltage Vb'fl'1ffitJ is limited. Never. However, when vb becomes higher than the constant voltage vL due to some reason such as external noise or surge, diode 5 is forward biased and turns on, and bias voltage vb never exceeds the inherent potential difference of diode 5. Therefore, no excessive current flows through LDl.

抵抗Rと増幅器3は、バイアス電圧vbが瞬時に上昇し
た場合に、その電圧が制御電圧源に影響を与え乙のを防
ぐためのものである。なお、増幅器は電圧レベルを任意
に変化させるものであり、必須要件ではない。
The resistor R and the amplifier 3 are used to prevent the voltage from affecting the control voltage source when the bias voltage vb rises instantaneously. Note that the amplifier is used to arbitrarily change the voltage level and is not an essential requirement.

上記の構成では、制限する電流の大きさを決めるとき、
LDlのしきい値電流のばらつきが問題となる。しきい
値電流はLDlの構造により異なる。現在市販のもので
は20〜100mAのばらつきがある。また同−構造の
LDlについても1.4〜1.7倍のばらつきが普通で
ある。このため使用する個々のLDlに応じて制限電流
の大きさを決めなければならない。そのために従来の場
合には、ツェナーダイオード4を取替えるなど回路定数
の変更が必要となシ、調整や保守に手間がかかるといっ
た欠点を有していた。
In the above configuration, when determining the amount of current to limit,
Variations in the threshold current of LDl pose a problem. The threshold current differs depending on the structure of LD1. Current commercially available devices have a variation of 20 to 100 mA. Further, for LDl having the same structure, a variation of 1.4 to 1.7 times is common. For this reason, the magnitude of the limiting current must be determined depending on each LDl used. Therefore, in the conventional case, it was necessary to change circuit constants such as replacing the Zener diode 4, and adjustment and maintenance were time-consuming.

発明の目的 本発明は上記欠点に鑑み、使用するLDlのしきい値電
流のばらつきにかかわりなくバイアス電流Ibを制限で
きるLDのバイアス回路を提供するものである。
OBJECTS OF THE INVENTION In view of the above drawbacks, the present invention provides an LD bias circuit that can limit the bias current Ib regardless of variations in the threshold current of the LD1 used.

御する制限電圧源を共通にし、前記電源とLDに直列接
続されたトランジスタのベース間に増幅器を介在させ、
前記増幅器に並列にダイオード機能素子を構成要素とす
る制限電圧発生手段を接続し、前記トランジスタのベー
ス電位が、所定値よシ高くなったとき、前記ダイオード
機能素子を動作させて、前記ベース電位を制限するもの
である。
using a common limited voltage source to control the LD, and interposing an amplifier between the power source and the base of the transistor connected in series with the LD;
A limiting voltage generating means having a diode functional element as a component is connected in parallel to the amplifier, and when the base potential of the transistor becomes higher than a predetermined value, the diode functional element is operated to raise the base potential. It is a restriction.

実施例の説明 以下本発明の実施例について、図面を参照しながら説明
する。第2図は本発明の一実施例における回路の構成を
示すものである。第2図において第1図と同一要素には
同一番号を付す。1はLD、2はトランジスタ、3は増
幅回路、6は第2の増幅器、7はトランジスタである。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 2 shows the configuration of a circuit in one embodiment of the present invention. In FIG. 2, the same elements as in FIG. 1 are given the same numbers. 1 is an LD, 2 is a transistor, 3 is an amplifier circuit, 6 is a second amplifier, and 7 is a transistor.

増幅器3は制御電圧源から加わる制御電圧vcからバイ
アス電圧vbヲつくる。このバイアス電圧vbはトラン
ジスタ2のベース電極に加えられている。トランジスタ
2ばそのベース電極に加えられたバイアス電圧vbに応
じてバイアス電流よりをLDlに流す。
The amplifier 3 generates a bias voltage vb from a control voltage vc applied from a control voltage source. This bias voltage vb is applied to the base electrode of transistor 2. A bias current flows through LDl in accordance with a bias voltage vb applied to the base electrode of transistor 2.

増幅器6は前記制御電圧V。から制限電圧vLをつくる
。トランジスタ了のエミッタ電極ハ増幅器3の出力端に
接続し、ベース電極は増幅器6の出力端に接続している
The amplifier 6 receives the control voltage V. Create the limit voltage vL from . The emitter electrode of the transistor is connected to the output terminal of the amplifier 3, and the base electrode is connected to the output terminal of the amplifier 6.

以上のように構成されたLDのバイアス回路について、
その動作を説明する。制御電圧vcを増幅回路3及び増
幅器らに加えると、各々バイアス電圧■b及び制限電圧
vLがつくられる。増幅器3及び6のゲインが等しいと
きを考えると、ノくイアス電圧vbと制限電圧vLは等
しくなる。このときトランジスタ7はオフ状態となシバ
イアスミ圧vbは制限電圧vLによる制限をうけない。
Regarding the LD bias circuit configured as above,
Let's explain its operation. When the control voltage vc is applied to the amplifier circuit 3 and the amplifiers, a bias voltage b and a limiting voltage vL are respectively created. Considering the case where the gains of amplifiers 3 and 6 are equal, the bias voltage vb and the limit voltage vL are equal. At this time, the transistor 7 is in an off state, and the bias voltage vb is not limited by the limit voltage vL.

このためトランジスタ2のベース電極にはバイアス電圧
vbが加わQ、その電圧に応じたバイアス電ff1Iわ
がLDlに流れる。トランジスタ20ベース・エミッタ
間の電位差をZ’b e、 トランジスタ2のエミッタ
抵抗をRLとすると、LDlに流れるバイアス電流より
はより = (vb  Z’be )/ RLになる。
Therefore, a bias voltage vb is applied to the base electrode of the transistor 2, and a bias voltage corresponding to that voltage flows to ff1I and LD1. If the potential difference between the base and emitter of the transistor 20 is Z'be, and the emitter resistance of the transistor 2 is RL, then the bias current flowing through the LDl is more than = (vb Z'be)/RL.

ここで制御電圧V。が一定にも拘わらず、伺等かの原因
でバイアス電圧vbが、Cvb +vbe )をこえた
ときは、トランジスタ7がオン状態となるため、それ以
上バイアス電圧vbが高くなることはない。トランジス
タ70ベース・エミッタ間電位差をZ”be  とする
と、このとき流れるバイアス電流工′bは 工′b−(vL+Z/b8〕/RL となる。増幅器3及び6のゲインが等しいときはバイア
ー電流よりが”b e / u L 増加した時点て制
バイアス電流Ibの制限電流値は、増幅器3及び6のゲ
イン、トランジスタ2のエミッタ抵抗RL、同トランジ
スタ2のベース・エミッタ間電位差vbe、トランジス
タ7のベース・エミッタ間の電位差v′、8  などに
よって決められることは言うまでもない。
Here, the control voltage V. When bias voltage vb exceeds Cvb +vbe ) for some reason even though Cvb is constant, transistor 7 is turned on, so bias voltage vb does not increase any further. If the potential difference between the base and emitter of the transistor 70 is Z''be, the bias current 'b flowing at this time becomes 'b - (vL+Z/b8]/RL. When the gains of amplifiers 3 and 6 are equal, the bias current When "b e / u L increases, the limiting current value of the control bias current Ib is determined by the gains of amplifiers 3 and 6, the emitter resistance RL of transistor 2, the base-emitter potential difference vbe of transistor 2, and the base of transistor 7.・It goes without saying that it is determined by the potential difference between the emitters, v', 8, etc.

さらに、トランジスタ2のベース電極とトランジスタ7
のエミッタ電極間に1個乃至複数個の固有電位を保つ素
子5、例えばダイオード、ツェナーダイオード、トラン
ジスタ等を入れることによってもバイアス電流よりの制
限電流値を設定できる。
Furthermore, the base electrode of transistor 2 and the transistor 7
It is also possible to set a limiting current value that is higher than the bias current by inserting one or more elements 5 that maintain a specific potential, such as a diode, Zener diode, or transistor, between the emitter electrodes of the bias current.

第3図は、本発明の第2の実施例を示しだものであり、
第2図と共通する素子には同一番号を付す。1はLD、
2はトランジスタ、3は増幅回路、5はダイオードであ
る。
FIG. 3 shows a second embodiment of the invention,
Elements common to those in FIG. 2 are given the same numbers. 1 is LD,
2 is a transistor, 3 is an amplifier circuit, and 5 is a diode.

抵抗R1とR2は、制御電圧v0を分圧しダイオード5
に印加するだめの分圧回路を形成する。バイアス電圧v
bがなんらかの原因で高くなっても、制御電圧V。が変
化しないかぎ少抵抗R1とR2により分圧された電圧は
一定であるので、ダイオード6は順方向にバイアスされ
る状態となり、電流がダイオード5、抵抗R2を経て接
地点へ流れ、バイアス電圧■bの上昇は制限される。こ
のとき、抵抗R2に流れる電流が増し、分圧電圧が上昇
するが抵抗値を適当に選べば実用上1つたく問題にはな
らない。このため本実施例に示したように簡単な構造で
も第1の実施例の作用効果に近い作用効果が得られる。
Resistors R1 and R2 divide the control voltage v0 and connect the diode 5.
Form a voltage divider circuit to apply to the voltage. bias voltage v
Even if b becomes high for some reason, the control voltage V. Since the voltage divided by resistors R1 and R2 remains constant, the diode 6 becomes forward biased, and current flows to the ground via the diode 5 and resistor R2, increasing the bias voltage ■ The increase in b is limited. At this time, the current flowing through the resistor R2 increases and the divided voltage increases, but this does not pose any practical problem if the resistance value is appropriately selected. Therefore, even with a simple structure as shown in this embodiment, effects close to those of the first embodiment can be obtained.

なお、第1.第2の実施例共にLDlの電流制御用トラ
ンジスタ2と制御電圧源の間に増幅器3を介在させてい
るが、抵抗があれば基本的にはなくてもよい。しかし増
幅器を介在させた方が制御電圧を広く設定できる。
In addition, 1. In both embodiments, an amplifier 3 is interposed between the current control transistor 2 of the LD1 and the control voltage source, but it is basically unnecessary if a resistor is provided. However, if an amplifier is used, the control voltage can be set more widely.

第4図は、本発明の第3の実施例を示したものであシ、
第2図と共通する素子には同一番号を付す。1はLD、
2と7はトランジスタ、3は増幅回路、6は増幅回路、
8は光電変換回路である。
FIG. 4 shows a third embodiment of the present invention.
Elements common to those in FIG. 2 are given the same numbers. 1 is LD,
2 and 7 are transistors, 3 is an amplifier circuit, 6 is an amplifier circuit,
8 is a photoelectric conversion circuit.

光電変換回路8はLDlの光出力を検出し電気出力電圧
を発生している。8は制御電圧発生源であり、増幅回路
3及び6に制御電圧V。を加えている。増幅器3と増幅
器6は相等しいゲインをもち。
The photoelectric conversion circuit 8 detects the optical output of the LDl and generates an electrical output voltage. 8 is a control voltage generation source, which supplies the control voltage V to the amplifier circuits 3 and 6. is added. Amplifier 3 and amplifier 6 have equal gains.

両者には基準電圧vrを加えている。第1の増幅器3が
、基準電圧vrと光電変換回路8の出力電圧V′ とを
比較増幅しバイアス電圧vbをつくりトランジスタ2の
ベース電極に加えることによりL′D1の光出力を一定
に制御している。このとき増幅器3のゲインが高い和光
出力は安定する。LDlの光出力が一定のときV′ も
ほぼ−定になる。このv′oに等しい一足電圧vfを第
2の増幅器に予め加えておくとバイアス電圧vbと第2
の増幅器6の出力である制限電圧vLはほぼ等しくなり
、第2図の実施例で述べた作用効果によシバイアスミ圧
vbは制限される。本実施例では、増幅器6に加える一
定電圧Vfをかえることにより制限電流値をかえること
ができ、丑だしきい値電流の異なるLDlに取替えたと
きには、所要の光出力になるように基準電圧vrを設定
すればよく、このとき制限電流値を同時に設定できる。
A reference voltage vr is applied to both. The first amplifier 3 compares and amplifies the reference voltage vr and the output voltage V' of the photoelectric conversion circuit 8, creates a bias voltage vb, and applies it to the base electrode of the transistor 2, thereby controlling the optical output of L'D1 at a constant level. ing. At this time, the Wako output with the high gain of the amplifier 3 becomes stable. When the optical output of LDl is constant, V' is also approximately - constant. If a voltage vf equal to this v′o is applied in advance to the second amplifier, the bias voltage vb and the second
The limiting voltage vL, which is the output of the amplifier 6, becomes approximately equal, and the bias bias voltage vb is limited by the effect described in the embodiment of FIG. In this embodiment, the limiting current value can be changed by changing the constant voltage Vf applied to the amplifier 6, and when replacing the LDl with a different threshold current, the reference voltage vr can be adjusted to obtain the required optical output. All you have to do is set it, and at this time you can set the limit current value at the same time.

LIlzの微分量子効率もしきい値電流と同様にばらつ
きはあるが、同一構造のLDlにおいては、しきい値電
流程のばらつきはない。LDlの出力光を通常動作時に
常に一定となる如く制御する機能と、この制御機能系統
での異常により、LDlのバイアス電流増大化を抑制、
制御する機能とを兼ね備え、LDの安定動作効果を奏す
る。
The differential quantum efficiency of LIlz also varies like the threshold current, but in LDl of the same structure, there is no variation as much as the threshold current. A function that controls the output light of the LDl so that it is always constant during normal operation, and an abnormality in this control function system suppresses the increase in the bias current of the LDl.
It also has a control function and produces stable LD operation effects.

発明の効果 以上述べたようにLDに流すバイアス電流を制御するだ
めの制御電圧を制限電圧発生用のために用いることによ
り、LDのしきい値電流のばらつきに拘わらず、所要の
バイアス電流になるように制御電圧を設定することがで
きるとともに、この制御電圧値のみを設定するだけでL
Dに過大電流が流れるのを防止できる。
Effects of the Invention As described above, by using the control voltage for controlling the bias current flowing through the LD to generate the limiting voltage, the required bias current can be obtained regardless of the variation in the threshold current of the LD. It is possible to set the control voltage as shown in FIG.
This can prevent excessive current from flowing through D.

【図面の簡単な説明】[Brief explanation of the drawing]

明の異なる実施例の構成図である。 1・・・・・・LD、2.7・・・・・・トランジスタ
、3,6増幅回路、4・・・・・・ツェナーダイオード
、5・・・・・・ダイオード、8・−・・・・光電変換
回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 すV 第3図 第4図
FIG. 4 is a configuration diagram of a different embodiment; 1...LD, 2.7...Transistor, 3,6 Amplifier circuit, 4...Zener diode, 5...Diode, 8... ...Photoelectric conversion circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure V Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 (1)ベース電極にバイアス電圧を加えることによシ半
導体レーザにバイアス電流を流すだめの第1のトランジ
スタと、制御電圧源と、前記半導体レーザのバイアス電
圧を供給するため前記トランジスタと制御電圧源の間に
接続された抵抗と、前記制御電圧源からダイオード機能
素子を介して前記ベース電極に接続される制限電圧発生
手段を設け、前記バイアス電圧が前記制限電圧を越えた
とき、前記バイアス電圧の上昇を制限する半導体レーザ
のバイアス回路。 翰)抵抗と制御電圧源の間に、前記抵抗と直列に制御電
圧レベル調整用増幅器を接続した特許請求の範囲第1項
記載の半導体レーザのバイアス回路。 (3)制限電圧発生手段は第2のトランジスタと第2の
増幅器からなり、第1のトランジスタのベース電圧を前
記増幅器の出力により制御する特許請求の範囲第1項ま
たは第2項記載の半導体レーザのバイアス回路。 (79制限電圧発生手段は分圧回路とダイオードからな
り、前記ダイオードは前記分圧回路と第1のトランジス
タのベース間に接続している特許請求の範囲第1項記載
の半導体レーザのバイアス回路。 (5)制御電圧源は、基準電圧源と、半導体レーザの発
光の光電変換出力と、前記半導体レーザが所定の光出力
で動作するときの制御電圧に等しい一定電圧源を設け、
第1の増幅器は前記基準電圧と光電変換出力を入力とし
、第2の増幅回路は前記基準電圧と前記一定電圧を特徴
とする特許請求の範囲第1項記載の半導体レーザのバイ
アス回路。
[Claims] (1) A first transistor for causing a bias current to flow through the semiconductor laser by applying a bias voltage to a base electrode, a control voltage source, and a device for supplying a bias voltage to the semiconductor laser. A resistor connected between the transistor and a control voltage source, and a limit voltage generating means connected from the control voltage source to the base electrode via a diode functional element are provided, and the bias voltage exceeds the limit voltage. When a semiconductor laser bias circuit limits an increase in the bias voltage. 3. The semiconductor laser bias circuit according to claim 1, further comprising: a control voltage level adjusting amplifier connected in series with the resistor between the resistor and the control voltage source. (3) The semiconductor laser according to claim 1 or 2, wherein the limited voltage generating means includes a second transistor and a second amplifier, and the base voltage of the first transistor is controlled by the output of the amplifier. bias circuit. (79) The bias circuit for a semiconductor laser according to claim 1, wherein the limit voltage generating means comprises a voltage dividing circuit and a diode, and the diode is connected between the voltage dividing circuit and the base of the first transistor. (5) The control voltage source includes a reference voltage source, a photoelectric conversion output of light emission from the semiconductor laser, and a constant voltage source equal to a control voltage when the semiconductor laser operates with a predetermined optical output;
2. The semiconductor laser bias circuit according to claim 1, wherein the first amplifier receives the reference voltage and the photoelectric conversion output, and the second amplifier circuit receives the reference voltage and the constant voltage.
JP20066282A 1982-11-15 1982-11-15 Bias circuit for semiconductor laser Pending JPS5989482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20066282A JPS5989482A (en) 1982-11-15 1982-11-15 Bias circuit for semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20066282A JPS5989482A (en) 1982-11-15 1982-11-15 Bias circuit for semiconductor laser

Publications (1)

Publication Number Publication Date
JPS5989482A true JPS5989482A (en) 1984-05-23

Family

ID=16428132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20066282A Pending JPS5989482A (en) 1982-11-15 1982-11-15 Bias circuit for semiconductor laser

Country Status (1)

Country Link
JP (1) JPS5989482A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363597A (en) * 2003-06-02 2004-12-24 Samsung Electronics Co Ltd Laser diode protective circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363597A (en) * 2003-06-02 2004-12-24 Samsung Electronics Co Ltd Laser diode protective circuit

Similar Documents

Publication Publication Date Title
US5973563A (en) High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection
JP3394389B2 (en) DC stabilized power supply circuit
EP0492117B1 (en) Current source with adjustable temperature variation
JPS59103568A (en) Up-down voltage regulator
EP0745923A2 (en) Voltage regulator with load pole stabilization
JPH03123916A (en) Electric current supply arrangement
US3761799A (en) Current stabilizing circuit having minimal leakage current effects
US4556805A (en) Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage
JPH0473803B2 (en)
JPS6059807A (en) Transistor protecting circuit
JPS5989482A (en) Bias circuit for semiconductor laser
JP2533201B2 (en) AM detection circuit
JPH0823780B2 (en) Transistor circuit
US3670253A (en) A.c. power amplifier
JP2854183B2 (en) Regulator overcurrent protection circuit
GB2100086A (en) Circuit arrangement for the protection of the final state of an integrated circuit power amplifier for vertical deflection in television receivers
US4107580A (en) Ballast circuit for gas glow discharge devices
JP2527602B2 (en) Semiconductor laser drive circuit
SU943677A1 (en) Dc voltage stabilizer
US6259297B1 (en) Protection circuit for power transistor
JP3022352B2 (en) Reference voltage generation circuit
JPS6155794B2 (en)
JPH0445269Y2 (en)
JPH0962378A (en) Constant current circuit
JPH02205380A (en) Light emitting element driving circuit