JPS5985043U - 電源異常検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の停電検出回路の構成例を示す回路図、第
２図は本考案による電源異常検出回路の一実施例を示す
回路図、第３図は第２図中のイ〜チの各部動作波形を委
す図である。 １・・・・・・３相交流電源、２・・・・・・変圧器、
３〜８・・・・・・整流用ダイオード、９〜１１．　１
８．　１９゜２２．２３・・・・・・抵抗器、１２・・
・・・・ツェナダイオード、１３・・・・・・トランジ
スタ、１４・・・・・・停電検出回路出力、１５・・・
・・・波形整形回路、１６．１７・・・・・・ダイオー
ド、２０．２１・・・・・・コンデンサ、２４゜、２５
・・・・・・オペアンプ（コンパレータ）’、２６゜・
２７・・・・・・遅延回路、２８．２９・・・・・・Ｄ
タイプフリップフロップ、′３０・・・・・・インバー
タゲート、３１・・・・・・オアゲート、３２・・・・
・・電源異常検出回路出力。

Claims (1)

【実用新案登録請求の範囲】
1. 複数のサイリスクで構成され、交流電源を位相制御する
   電力変換装置の計御装置において、交流電源電圧を入力
   とする波形整形回路を有し、該波形整形回路出力にカソ
   ードを接続したダイオ−トド、該ダイオードのアノード
   に接続した第１の抵抗器とコンデンサとコンパレータと
   、遅延回路と、Ｄタイプフリップフロップとから成るブ
   ロックを′　　２つ構晟し、各ブロックのそれぞれの前
   記コンパし一夕の第１の入力端子へは前記第１．の抵抗
   器と前記コンデンサとの接続点を入力接続すると共に、
   その第１の抵抗器と前記コンデンサの他端はそれぞれ直
   流電源および零ボルトラインへ接続し、かつ前記コンパ
   レータの第２の入力端子へは直流電源を第２の抵抗器お
   よび第３の抵抗器とで分圧した所定の電圧を入力するよ
   うになし、各ブロックのそれぞれの前記Ｄタイプフリッ
   プフロップのＤ入力端子へは前記コンパレータ出力を前
   記遅延回路を介して接続すると共に、そのクロック入力
   端一　子へは前記波形整形回路出力婆インバータゲート
   を介して接続し、２つのブロックのＤタイプフリ　　−
   ツブフロップ出力群と制御装置の停電検出回路出力とを
   共にオアゲートへ入力接続しミ該オアゲート出力を検出
   回路出力とするように構成したことを特徴とする電源異
   常検出回路。