JPS5981947A - パケツト伝送方式 - Google Patents
パケツト伝送方式Info
- Publication number
- JPS5981947A JPS5981947A JP19077982A JP19077982A JPS5981947A JP S5981947 A JPS5981947 A JP S5981947A JP 19077982 A JP19077982 A JP 19077982A JP 19077982 A JP19077982 A JP 19077982A JP S5981947 A JPS5981947 A JP S5981947A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- data packet
- length
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は音声パケットとデータパケットを同一のネット
ワークにより伝送するパケット通信システムのパケット
交換局において、分割され送信されたデータバケットを
受信した時、該データバケットを分割される前のデータ
パケットに組み立てた後伝送するパケット伝送方式に関
するものである。
ワークにより伝送するパケット通信システムのパケット
交換局において、分割され送信されたデータバケットを
受信した時、該データバケットを分割される前のデータ
パケットに組み立てた後伝送するパケット伝送方式に関
するものである。
（背景技術）
音声とデータを同一のネットワークにより伝送する場合
、音声については厳しい実時間性が要求されるため、パ
ケット通信システムにおいてパケット送信の際、音声パ
ケットをデータパケットに優先して伝送することが必要
とされている。第１図は従来のパケット交換局における
音声パケットをデータバケットに優先して伝送するシス
テムの一例を示すもので、パケット交換局におけるパケ
ット送信部の一概略図である。図中、Ｖ−ＩＮは音声パ
ケットの入力端子、Ｖ−ＢＵＦＦは伝送すべき音声パケ
ットを蓄積するバッファ、■−几ＥＧは前記バッファＶ
−ＢＵＦＦに対応して配された音声パケットレジスタ、
Ｄ−ＩＮはデータバケットの入力端子Ｊ）−ＢＵＦＩ”
は伝送すべきデータバケットを蓄積するバッファ、Ｄｏ
ｔ、ＥＧは前記バッファＤ−ＢＵＦＩ”に対応して配さ
れたデータパケットレジスタ、１−１− ＬＥＥ Ｇは
データバケットのヘッダ情報を格納するヘッダレジスタ
、Ｆ−Ｉ（、ＥＧはデータバケットのフラグ情報を格納
するフラグレジスタ、０凡はオア回路、ＡＮＤはアンド
回路、Ｃ０ＮＴは前述した各回路の制御を司どる制御回
路である。又、ＣＩ、には前記制御回路Ｃ０ＮＴより送
出される送信クロック、ＯＵＴはパケット出力端子であ
る。
、音声については厳しい実時間性が要求されるため、パ
ケット通信システムにおいてパケット送信の際、音声パ
ケットをデータパケットに優先して伝送することが必要
とされている。第１図は従来のパケット交換局における
音声パケットをデータバケットに優先して伝送するシス
テムの一例を示すもので、パケット交換局におけるパケ
ット送信部の一概略図である。図中、Ｖ−ＩＮは音声パ
ケットの入力端子、Ｖ−ＢＵＦＦは伝送すべき音声パケ
ットを蓄積するバッファ、■−几ＥＧは前記バッファＶ
−ＢＵＦＦに対応して配された音声パケットレジスタ、
Ｄ−ＩＮはデータバケットの入力端子Ｊ）−ＢＵＦＩ”
は伝送すべきデータバケットを蓄積するバッファ、Ｄｏ
ｔ、ＥＧは前記バッファＤ−ＢＵＦＩ”に対応して配さ
れたデータパケットレジスタ、１−１− ＬＥＥ Ｇは
データバケットのヘッダ情報を格納するヘッダレジスタ
、Ｆ−Ｉ（、ＥＧはデータバケットのフラグ情報を格納
するフラグレジスタ、０凡はオア回路、ＡＮＤはアンド
回路、Ｃ０ＮＴは前述した各回路の制御を司どる制御回
路である。又、ＣＩ、には前記制御回路Ｃ０ＮＴより送
出される送信クロック、ＯＵＴはパケット出力端子であ
る。
以上の構成において、入力端子Ｖ−ＩＮから入力した音
声パケットは順次音声バクノドを蓄積するバッファｖ−
Ｂｔｕ；”ｐに蓄積され、又、入力端子Ｄ−ＩＮから入
力したデータバケット、例えば第２図にそのフォーマッ
トの一例を示すデータバケットは順次データパケットを
蓄積するバッファＤ−１３ＯＦＦに蓄積される。３ ここで、第２図に一例を示すデータバケットのツメ−マ
ットについてみると、その構成は、開始フラグＳＪ・”
、データバクノドの送信先やデータパケットのシーケン
ス番号等を含むヘッダ情報Ｈ１伝送すべきデータ：Ｉ）
ＡＴＡ、および前記開始フラグＳＪパと同じ符号である
終結フラグＥ Ｆより成っている。データバケットが任
意の長さで通信される場合は更にヘッダ情報Ｉ−Ｉにデ
ータバケットのデータ部の長さが含まれる。
声パケットは順次音声バクノドを蓄積するバッファｖ−
Ｂｔｕ；”ｐに蓄積され、又、入力端子Ｄ−ＩＮから入
力したデータバケット、例えば第２図にそのフォーマッ
トの一例を示すデータバケットは順次データパケットを
蓄積するバッファＤ−１３ＯＦＦに蓄積される。３ ここで、第２図に一例を示すデータバケットのツメ−マ
ットについてみると、その構成は、開始フラグＳＪ・”
、データバクノドの送信先やデータパケットのシーケン
ス番号等を含むヘッダ情報Ｈ１伝送すべきデータ：Ｉ）
ＡＴＡ、および前記開始フラグＳＪパと同じ符号である
終結フラグＥ Ｆより成っている。データバケットが任
意の長さで通信される場合は更にヘッダ情報Ｉ−Ｉにデ
ータバケットのデータ部の長さが含まれる。
次に、パケット送出についてみる。第１図に示す音声パ
ケットを蓄積するバッファＶ −１３Ｕ ｌ” Ｆおよ
びデータパケットを蓄積するバッファＪ）−ＢＵＥ’ｌ
”は各々伝送すべきパケットが蓄積されると制御回路（
’ＯＮｉ’に対して各々対応のＶＮＥ信号、ＤＮＥ信号
を出力する。制御回路Ｃ０ＮＴは、前記ＶＮＥ信号と１
）ＮＦ；信号との識別により優先順位の高いＶＮＥ信号
を検出すると音声パケットを蓄積するバッファＶ −Ｂ
Ｕ ＩＩ’ １（’からＦｉｒｓｔ４ｎ−Ｆｉｒｓｔ
−Ｏｕｔ方式により音声パケットを１個読み出し、音
声パケットレジスタＶ−ＢＥＧに書き込む。この音声パ
ケソトレジスクＶ−ＲＥＧに書き込まれた音声パケット
は１ビツトずつ順次オア回路Ｏ几に入力される。音声パ
ケットの内容かオア回路ＯＲに入力されている間、制御
回路ＣＯＮ’Ｊ’はオア回路ＯＲには他の信号が入力し
ないように制御する。オア回路ＯＲより出力された音声
パケットはアンド回路ＡＮＤ）に入力され、送信クロッ
クＣＬＫと組み合わされてパケット出力端子ＯＵＴに出
力される。
ケットを蓄積するバッファＶ −１３Ｕ ｌ” Ｆおよ
びデータパケットを蓄積するバッファＪ）−ＢＵＥ’ｌ
”は各々伝送すべきパケットが蓄積されると制御回路（
’ＯＮｉ’に対して各々対応のＶＮＥ信号、ＤＮＥ信号
を出力する。制御回路Ｃ０ＮＴは、前記ＶＮＥ信号と１
）ＮＦ；信号との識別により優先順位の高いＶＮＥ信号
を検出すると音声パケットを蓄積するバッファＶ −Ｂ
Ｕ ＩＩ’ １（’からＦｉｒｓｔ４ｎ−Ｆｉｒｓｔ
−Ｏｕｔ方式により音声パケットを１個読み出し、音
声パケットレジスタＶ−ＢＥＧに書き込む。この音声パ
ケソトレジスクＶ−ＲＥＧに書き込まれた音声パケット
は１ビツトずつ順次オア回路Ｏ几に入力される。音声パ
ケットの内容かオア回路ＯＲに入力されている間、制御
回路ＣＯＮ’Ｊ’はオア回路ＯＲには他の信号が入力し
ないように制御する。オア回路ＯＲより出力された音声
パケットはアンド回路ＡＮＤ）に入力され、送信クロッ
クＣＬＫと組み合わされてパケット出力端子ＯＵＴに出
力される。
又、前記データバケットを蓄積するバッファ］）−ＢＵ
ＦＦからＩ）ＮＥ信号が出力されていると、制御回路Ｃ
ＯＮ’ｌ”は音声パケットを蓄積するバッファＶ−ＢＵ
ＦＦからＶＮＥ信号が出力されていないことを確認し、
次いで、データバケットを蓄積するバッファ］、）−Ｂ
ＵＦＦからＦｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ方式
により第２図に一例を示す如きフォーマットのデータバ
ケットを１個読み出し、データパケットレジスタＤ−Ｒ
ＥＧに■・き込む。このデータパケットレジスタＤ−Ｒ
，ＥＧに書き込まれたデータバケットの−＼ノブ情報１
−１はヘッダレジスタｌ（、−１（、ＥＧＫ書き込まれ
る。データバクノドレジスタＩ）−ＲＥＱＫ書き込まれ
たデータパケットは１ビツトずつ順次オア回路ＯＲ・に
入力される。このデータパケットの内容かオア回路（月
もに入力されている間、制御回路Ｃ０ＮＴは他の信号か
入力し′ないように制御する。
ＦＦからＩ）ＮＥ信号が出力されていると、制御回路Ｃ
ＯＮ’ｌ”は音声パケットを蓄積するバッファＶ−ＢＵ
ＦＦからＶＮＥ信号が出力されていないことを確認し、
次いで、データバケットを蓄積するバッファ］、）−Ｂ
ＵＦＦからＦｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ方式
により第２図に一例を示す如きフォーマットのデータバ
ケットを１個読み出し、データパケットレジスタＤ−Ｒ
ＥＧに■・き込む。このデータパケットレジスタＤ−Ｒ
，ＥＧに書き込まれたデータバケットの−＼ノブ情報１
−１はヘッダレジスタｌ（、−１（、ＥＧＫ書き込まれ
る。データバクノドレジスタＩ）−ＲＥＱＫ書き込まれ
たデータパケットは１ビツトずつ順次オア回路ＯＲ・に
入力される。このデータパケットの内容かオア回路（月
もに入力されている間、制御回路Ｃ０ＮＴは他の信号か
入力し′ないように制御する。
前記オア回路ＯＪ、（、より出力したデータパケットは
アンド回路ＡＮ］）に人力され、送信クロックＣＬ Ｋ
と組み合わされ、パケット出力端子ＯＵＴに出力される
。
アンド回路ＡＮ］）に人力され、送信クロックＣＬ Ｋ
と組み合わされ、パケット出力端子ＯＵＴに出力される
。
次にデータパケットレジスタＤ、−１−（ｗａに書き込
まれたデータパケットを出力中に制御回路Ｃ０ＮＴが音
声バケットを蓄積するバッファＶ−］３Ｕ１ｉ”Ｆかも
のＶＮＥ侶号信号出した場合についてみる。この場合、
制御回路ＣＯＮ ’ｌ”は、既にデータパケットのヘッ
ダ情報１１をすべて送出したか否かを識別し、ヘッダ情
報ＩＩを既にすべて送出している場合にはデータパケッ
トの送出を直ちに中断する。また、未だヘッダ情報■１
をすべて送出していないときはヘッダ′トＲ報１１を送
出した後にデータパケットの送出を中断する。この時、
制御回路Ｃ０ＮＴは、フラグレジスタＩ” −ＲＥ Ｇ
にデータパケットの終結および開始を示す符号であるフ
ラグを書き込み、次いで、制御回路Ｃ０ＮＴは該フラグ
レジスタＩ−’ −ＲＥ Ｇの内容をオア回路０．１（
に入力する。この場合は、終結フラグがオア回路０１（
、より出力され、アンド回路ＡＮＤにより制御回路ＣＯ
Ｎ ｉ”からの送信クロックＣＩ、にと組み合わされ、
パケット出力端子に出力される。この後、制御回路ＣＯ
Ｎ Ｔは、音声バケットを蓄積するバッファＶ−ＢＵＦ
Ｆに蓄積されている音声パケットを音声パケットレジス
タＶ−１４ＥＧＫ書き込み、既述のデータパケットの場
合と同様の制沖ｊにより順次パケット出力端子ＯＵ’ｌ
”より出力する。
まれたデータパケットを出力中に制御回路Ｃ０ＮＴが音
声バケットを蓄積するバッファＶ−］３Ｕ１ｉ”Ｆかも
のＶＮＥ侶号信号出した場合についてみる。この場合、
制御回路ＣＯＮ ’ｌ”は、既にデータパケットのヘッ
ダ情報１１をすべて送出したか否かを識別し、ヘッダ情
報ＩＩを既にすべて送出している場合にはデータパケッ
トの送出を直ちに中断する。また、未だヘッダ情報■１
をすべて送出していないときはヘッダ′トＲ報１１を送
出した後にデータパケットの送出を中断する。この時、
制御回路Ｃ０ＮＴは、フラグレジスタＩ” −ＲＥ Ｇ
にデータパケットの終結および開始を示す符号であるフ
ラグを書き込み、次いで、制御回路Ｃ０ＮＴは該フラグ
レジスタＩ−’ −ＲＥ Ｇの内容をオア回路０．１（
に入力する。この場合は、終結フラグがオア回路０１（
、より出力され、アンド回路ＡＮＤにより制御回路ＣＯ
Ｎ ｉ”からの送信クロックＣＩ、にと組み合わされ、
パケット出力端子に出力される。この後、制御回路ＣＯ
Ｎ Ｔは、音声バケットを蓄積するバッファＶ−ＢＵＦ
Ｆに蓄積されている音声パケットを音声パケットレジス
タＶ−１４ＥＧＫ書き込み、既述のデータパケットの場
合と同様の制沖ｊにより順次パケット出力端子ＯＵ’ｌ
”より出力する。
制御回路ＣＯＮ ’ｆ’は音声バケットの送出制御を音
声バケットを蓄積するバッファＶ −１３Ｕ Ｐ ］”
に音声パケットがな（なるまで繰り返す。
声バケットを蓄積するバッファＶ −１３Ｕ Ｐ ］”
に音声パケットがな（なるまで繰り返す。
この様にして音声バケットの送出終了後、制御回路Ｃ（
、）Ｎ Ｔば、フラグレジスタＩ”−１（、ＩうＧを制
御し、該フラグレジスタＦ−几ＥＧＩ／ｌ：き込まれて
いる開始フラグをオア回路ＯＲ、アンド回路ＡＮＤ）を
経て送出し、歩、後、上記伝送を中断されていたデータ
パケットの送出を再開する。すなわち、制御回路ＣＯＮ
ＴはフラグレジスタＦ −１（、Ｅ Ｇに書き込まれ
ている開始フラグ、ヘッダレジスタＩ−Ｉ−）１．ＥＧ
に書き込まれている前記伝送を中断されているデータパ
ケットのヘッダ情報と同じ内容であるヘッダ情報を送出
して角開俊のデータパケットが同一の送信先に届（よう
にし、続いて、データパケットレジスタＤ −Ｊ：（、
Ｅ Ｃｉに書き込まれているデータパケットの未送出部
分を既述の如き制御により順次パケット出力端子ＯＵ
’Ｊ”に送出する。更に、データパケットを蓄積するバ
ッファＤ −Ｂ Ｕ Ｉ” Ｉ”に蓄積されたデータパ
ケノ）・かなくなるまで送出し、データパケットの伝送
を終了する。
、）Ｎ Ｔば、フラグレジスタＩ”−１（、ＩうＧを制
御し、該フラグレジスタＦ−几ＥＧＩ／ｌ：き込まれて
いる開始フラグをオア回路ＯＲ、アンド回路ＡＮＤ）を
経て送出し、歩、後、上記伝送を中断されていたデータ
パケットの送出を再開する。すなわち、制御回路ＣＯＮ
ＴはフラグレジスタＦ −１（、Ｅ Ｇに書き込まれ
ている開始フラグ、ヘッダレジスタＩ−Ｉ−）１．ＥＧ
に書き込まれている前記伝送を中断されているデータパ
ケットのヘッダ情報と同じ内容であるヘッダ情報を送出
して角開俊のデータパケットが同一の送信先に届（よう
にし、続いて、データパケットレジスタＤ −Ｊ：（、
Ｅ Ｃｉに書き込まれているデータパケットの未送出部
分を既述の如き制御により順次パケット出力端子ＯＵ
’Ｊ”に送出する。更に、データパケットを蓄積するバ
ッファＤ −Ｂ Ｕ Ｉ” Ｉ”に蓄積されたデータパ
ケノ）・かなくなるまで送出し、データパケットの伝送
を終了する。
なお、ヘッダレジスタＩ（−１（、Ｊｖ Ｇに書き込ま
れている内容は、データバクノドレジスタＩ）−ＲＥＧ
に川き込まれたデータパケットの送出か終了した時、制
窃１回路ＣＯＮ Ｔの制御により消去され、蓄積されて
いるデータパケットの次のヘッダ情報に更新されろ。
れている内容は、データバクノドレジスタＩ）−ＲＥＧ
に川き込まれたデータパケットの送出か終了した時、制
窃１回路ＣＯＮ Ｔの制御により消去され、蓄積されて
いるデータパケットの次のヘッダ情報に更新されろ。
以下、上述したパケット伝送免ついて、更に説明する。
第３図は第１図によって示されるパケット送信局におけ
るパケット伝送のタイムチャートを示したものである。
るパケット伝送のタイムチャートを示したものである。
図中、■ＩＩ ＋ ｖ１２＋・・・ＴＶＩｎはパケット
送信局において伝送すべき音声バケット、Ｄ、、。
送信局において伝送すべき音声バケット、Ｄ、、。
Ｄ、 ２．−、 Ｊ）、 ｎはデータパケット、 Ｉ、
、 Ｉ２． Ｉ３． ・Ｉ、 、Ｉｊ・・Ｉ、はデー
タパケットのデータの内容を示す。
、 Ｉ２． Ｉ３． ・Ｉ、 、Ｉｊ・・Ｉ、はデー
タパケットのデータの内容を示す。
第３図に示す音声とデータの両パケットの関係において
、パケット送信開始時、音声パケット■１１とデータバ
ケツ）］）、、か各々のバッファに存在するため、制御
回路ＣＯＮ’ｌ”の制御により優先順位の高い音声バケ
ットｖ１．が先ず伝送される。その後、音声バケットＶ
ｌ＋の伝送終了時、音声バケットは存在しないので、次
に、データバッファＤ−ＢＵＬ’Ｆに蓄積されているデ
ータバケンｌ−１）、、が第１図で説明の如き制御によ
り伝送される。その後、このデータバケノ）Ｄｌｌの伝
送中に音声バケット■１□が発生すると、伝送中のデー
タバケツ）ＩＪ）Ｉｊは伝送を中断、この場合はデータ
１．まで伝送したところで伝送な中断され、続いてデー
タバクノドの既に伝送された部分を終結するためのフラ
グが伝送されろ。次に逼声バケノ） ’ＶＩ２の伝送が
終了し、ＶＮＥ信号が到来しな（なると、制御回路ＣＯ
Ｎ Ｔは前記伝送を中し１されていたデータパケットの
伝送を開始する。
、パケット送信開始時、音声パケット■１１とデータバ
ケツ）］）、、か各々のバッファに存在するため、制御
回路ＣＯＮ’ｌ”の制御により優先順位の高い音声バケ
ットｖ１．が先ず伝送される。その後、音声バケットＶ
ｌ＋の伝送終了時、音声バケットは存在しないので、次
に、データバッファＤ−ＢＵＬ’Ｆに蓄積されているデ
ータバケンｌ−１）、、が第１図で説明の如き制御によ
り伝送される。その後、このデータバケノ）Ｄｌｌの伝
送中に音声バケット■１□が発生すると、伝送中のデー
タバケツ）ＩＪ）Ｉｊは伝送を中断、この場合はデータ
１．まで伝送したところで伝送な中断され、続いてデー
タバクノドの既に伝送された部分を終結するためのフラ
グが伝送されろ。次に逼声バケノ） ’ＶＩ２の伝送が
終了し、ＶＮＥ信号が到来しな（なると、制御回路ＣＯ
Ｎ Ｔは前記伝送を中し１されていたデータパケットの
伝送を開始する。
このデータバクノドの伝送開始は、伝送開始を示すため
のフラグ、ヘッダ情報、未伝送データ■１・・・・・・
１ｎを順に伝送することにより行なわれる。
のフラグ、ヘッダ情報、未伝送データ■１・・・・・・
１ｎを順に伝送することにより行なわれる。
功、上説明した従来の音声パケットをデータパケットに
優先して伝送するシステムにおいて、データバクノドは
第３図（伝送タイムチャートンの如くそれぞれのパケッ
ト交換局において分割されて送信されることがあるため
、データバクノドが複数のパケット交換局を経由して伝
送される場合、データパクノト数がパケット交換局ごと
に増加する。データが細かくなり、それだけヘッダ部の
数が増加する。」１占加したヘッダ部は前記のようにデ
ータパケットか分割されたために生じたものであり１元
来な（てもよいものといえる。従って伝送路上のロスと
なる。また、ヘッダ部の数が多いということは受信の際
のチェック等の受信処理が多くなることになりパケット
交換局にとっても効率か悪いものとなる。このことはデ
ータバクノドのヘッダ部の数が増加することを意味し、
オーバヘッドが増加し、伝送路を効率よく使用できない
という問題点かあった。
優先して伝送するシステムにおいて、データバクノドは
第３図（伝送タイムチャートンの如くそれぞれのパケッ
ト交換局において分割されて送信されることがあるため
、データバクノドが複数のパケット交換局を経由して伝
送される場合、データパクノト数がパケット交換局ごと
に増加する。データが細かくなり、それだけヘッダ部の
数が増加する。」１占加したヘッダ部は前記のようにデ
ータパケットか分割されたために生じたものであり１元
来な（てもよいものといえる。従って伝送路上のロスと
なる。また、ヘッダ部の数が多いということは受信の際
のチェック等の受信処理が多くなることになりパケット
交換局にとっても効率か悪いものとなる。このことはデ
ータバクノドのヘッダ部の数が増加することを意味し、
オーバヘッドが増加し、伝送路を効率よく使用できない
という問題点かあった。
（発明の課題）
本発明の目的はこのような点に鑑みなされたものであり
、分割され送信されたデータパケットをパケット交換局
において受信した場合、該分割されたデータパケットを
分割される前のデータ部の長さを有するデータパケット
に組み立てた後、伝送することにより、パケットのオー
バヘッドを少な（し伝送路を効率よく使用することを可
能とするものであり、以下図を用いて詳細に説明する。
、分割され送信されたデータパケットをパケット交換局
において受信した場合、該分割されたデータパケットを
分割される前のデータ部の長さを有するデータパケット
に組み立てた後、伝送することにより、パケットのオー
バヘッドを少な（し伝送路を効率よく使用することを可
能とするものであり、以下図を用いて詳細に説明する。
（発明の構成および作用）
第４図は本発明の第１の実施例を示すものであり、分割
されて伝送される以前のデータバクノドか可変長である
通信システムのパケット交換局におけるデータパケット
受信部の一概略図である。
されて伝送される以前のデータバクノドか可変長である
通信システムのパケット交換局におけるデータパケット
受信部の一概略図である。
図中、１）ＰＫ−１’ −Ｉ Ｎはデータパケットの入
力端子、］〕円＜’］”４３ＵＩ呻゛は受信したデータ
バクノドを蓄積１−るバッファ、Ｉ）Ｉ）］（Ｔ −１
１，ＥＧはデータパケノトレジスク、Ｌ Ｅ Ｎはデー
タパケットの長さを記憶するレジスタ、■月も暑ＬＥＧ
はデータパケットのヘッダ部を格納するレジスタ、ＦＬ
Ｇ−ＲＥＧはデータパケノ１゛のフラグを格納すル１／
ジスタ、ＤＡ−ＴＡ −Ｊ（、Ｅ Ｇはデータパケット
のデータ部を格納ずろレジスタ、ＣＯ［ＪＮ’ｌ’はデ
ータバクノドのデータ部の長さを測定する回路、ＯＲは
オア回路、Ａ、ＮＤはアンド回路、ＣＮＴＲ，Ｌは前述
した各レジスタおよび各回路の制御を司どる制御回路で
ある。又、ＣＬ ＯＣＫは前記制御回路より送出される
クロック、ＤＰＫＴ−ＯＵＴはデータパケット出力端子
である。
力端子、］〕円＜’］”４３ＵＩ呻゛は受信したデータ
バクノドを蓄積１−るバッファ、Ｉ）Ｉ）］（Ｔ −１
１，ＥＧはデータパケノトレジスク、Ｌ Ｅ Ｎはデー
タパケットの長さを記憶するレジスタ、■月も暑ＬＥＧ
はデータパケットのヘッダ部を格納するレジスタ、ＦＬ
Ｇ−ＲＥＧはデータパケノ１゛のフラグを格納すル１／
ジスタ、ＤＡ−ＴＡ −Ｊ（、Ｅ Ｇはデータパケット
のデータ部を格納ずろレジスタ、ＣＯ［ＪＮ’ｌ’はデ
ータバクノドのデータ部の長さを測定する回路、ＯＲは
オア回路、Ａ、ＮＤはアンド回路、ＣＮＴＲ，Ｌは前述
した各レジスタおよび各回路の制御を司どる制御回路で
ある。又、ＣＬ ＯＣＫは前記制御回路より送出される
クロック、ＤＰＫＴ−ＯＵＴはデータパケット出力端子
である。
以」二の構成において、入力端子ＤＩ）ＫＴ −Ｉ Ｎ
から入力し定データパケットは順次データパケットを蓄
積するバッファ］）１）１（’Ｊ”−ＪＪＵＩ”Ｌρに
蓄積される。
から入力し定データパケットは順次データパケットを蓄
積するバッファ］）１）１（’Ｊ”−ＪＪＵＩ”Ｌρに
蓄積される。
該データパケットば、前述の第２図に示づ一構成を持つ
。制御回路ＣＮ ＴＲＬは、データパケット蓄積バッフ
ァ］）１）ＫＴ−ＢＵＦＦからデータパケットをＦｉｒ
ｓｔ −Ｉｎ−Ｅ’１ｒｓｔ−Ｏｕｔ方式で１個読み出
し、データパケットレジスタＤＰＫＴ−几ＥＧに書キ込
ム。さらに制御回路ＣＮＴＲりは、データ部くケノトレ
ジスタＤＰＫＴ−几ＥＧに書き込まれ１こデータ部ぐケ
ソトのヘッダ部からデータパケットのデータ部の長さを
読みとり、データパケットのデータ昔ＩＳの長さを記憶
するレジスタＬＥＮに書き込む。データ長測定回路ＣＯ
’Ｕ Ｎ Ｔは、データ部くケノトかデータ部くケノト
レジスタＩ）ＰＫＴ−ＲＥＧＫ＊き込まれるごとに、該
書き込まれたデータパケットのデータ部の長さを測定し
、制御回路ＣＮ’ｌＬに与える。続℃、て令、１］御回
路ＣＮＴｉ（、Ｌは、データ長測定回路Ｃ０ＵＮ’ｌ”
から力えられた該データ部（ケノトのデータ部の長さと
、データパケットのデータ部の長さを記憶するレジスタ
ＬＥＮの内容を比較し一致１一定とき、１−なわち、分
割されずに送信されたデータ部くケソトを受信したとき
、まずデータレジスタＤＡ’ｌｌ”Ａ−ＲＥＧおよびヘ
ッダレジスタ用）１％ −１（、Ｅ Ｇの内容を消去す
る。続いて、制御回路ＣＮＴＲＴ、Ｉｔま、データパケ
ッｌ−ｖジスタＤＰＫ’ｉ’−Ｉ（、ＥＧの内容を１ビ
。
。制御回路ＣＮ ＴＲＬは、データパケット蓄積バッフ
ァ］）１）ＫＴ−ＢＵＦＦからデータパケットをＦｉｒ
ｓｔ −Ｉｎ−Ｅ’１ｒｓｔ−Ｏｕｔ方式で１個読み出
し、データパケットレジスタＤＰＫＴ−几ＥＧに書キ込
ム。さらに制御回路ＣＮＴＲりは、データ部くケノトレ
ジスタＤＰＫＴ−几ＥＧに書き込まれ１こデータ部ぐケ
ソトのヘッダ部からデータパケットのデータ部の長さを
読みとり、データパケットのデータ昔ＩＳの長さを記憶
するレジスタＬＥＮに書き込む。データ長測定回路ＣＯ
’Ｕ Ｎ Ｔは、データ部くケノトかデータ部くケノト
レジスタＩ）ＰＫＴ−ＲＥＧＫ＊き込まれるごとに、該
書き込まれたデータパケットのデータ部の長さを測定し
、制御回路ＣＮ’ｌＬに与える。続℃、て令、１］御回
路ＣＮＴｉ（、Ｌは、データ長測定回路Ｃ０ＵＮ’ｌ”
から力えられた該データ部（ケノトのデータ部の長さと
、データパケットのデータ部の長さを記憶するレジスタ
ＬＥＮの内容を比較し一致１一定とき、１−なわち、分
割されずに送信されたデータ部くケソトを受信したとき
、まずデータレジスタＤＡ’ｌｌ”Ａ−ＲＥＧおよびヘ
ッダレジスタ用）１％ −１（、Ｅ Ｇの内容を消去す
る。続いて、制御回路ＣＮＴＲＴ、Ｉｔま、データパケ
ッｌ−ｖジスタＤＰＫ’ｉ’−Ｉ（、ＥＧの内容を１ビ
。
トずつ順次オア回路ＯＲに入力する。このデータパケッ
トの内容がオア回路ＯＲ・に入力されている間、？ＩＩ
Ｊ御回路ＣＮＴｆ％Ｌは他の信号が入力しないように制
御］する。前記オア回路ＯＲより出力し定データパケッ
トはアンド回路ＡＮＤ）に入力され、クロックＣ、Ｌ
ＯＣＫと組み合わされ、ノくケラト出力端子１）ＰＫ’
ｌ’ −０ｔｌＴ Ｋ出力される。また、データ長測定
回路Ｃ０ＵＮＴで測定したデークツくケラトのデータ部
の長さと、デークツくケラトのデータ部の長さを記憶１
〜るレジスタＪＬ、ＥＮの内容が一致しない場合、すな
わち、分割されて送信され１こデータパケットを受信し
たとき、制御回路ＣＮＴＩ（、Ｌば、ｆ−１パケットｖ
ジスタＤＰＫＴ−ＲＥＧＫ書き込まれたデータパケッ
トのデータ部の内容をデータレジスタＩ）ＡＴ Ａ −
ＲＥ Ｇに、デークツくケラトのヘッダ部の内容をヘッ
ダレジスタＨＤＲ−ＲＥＧにそれぞれ書き込む。
トの内容がオア回路ＯＲ・に入力されている間、？ＩＩ
Ｊ御回路ＣＮＴｆ％Ｌは他の信号が入力しないように制
御］する。前記オア回路ＯＲより出力し定データパケッ
トはアンド回路ＡＮＤ）に入力され、クロックＣ、Ｌ
ＯＣＫと組み合わされ、ノくケラト出力端子１）ＰＫ’
ｌ’ −０ｔｌＴ Ｋ出力される。また、データ長測定
回路Ｃ０ＵＮＴで測定したデークツくケラトのデータ部
の長さと、デークツくケラトのデータ部の長さを記憶１
〜るレジスタＪＬ、ＥＮの内容が一致しない場合、すな
わち、分割されて送信され１こデータパケットを受信し
たとき、制御回路ＣＮＴＩ（、Ｌば、ｆ−１パケットｖ
ジスタＤＰＫＴ−ＲＥＧＫ書き込まれたデータパケッ
トのデータ部の内容をデータレジスタＩ）ＡＴ Ａ −
ＲＥ Ｇに、デークツくケラトのヘッダ部の内容をヘッ
ダレジスタＨＤＲ−ＲＥＧにそれぞれ書き込む。
次いで、制御回路ＣＮ旧ＬＬはデークツくケットノク以
下余白 ノア ７ ＤＰＫ’Ｊ−１−ＢＵＦＦからＦｉｒｓｔ−
Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ方式でデータパケットを１ヶ
読み出し、データパケットレジスタＤＰＫ’Ｉ’−ＲＥ
Ｇに書き込む。更に制御回路ＣＮＴＪ、（、Ｌ、は、デ
ータパケットレジスタＪ）ＰＫＴ−ＲＥＧに書き込まれ
たデータのヘッダ部からデータパケットのデータ部の長
さを読みとり、データパケットのデータ部の長さを記憶
するレジスタＬＥＮに書き込む。ここで、データパケッ
トレジスタＤ Ｐ Ｋ Ｔ−几ＥＧＫ書き込まれたデー
タパケットの長さがレジスタＬＥＮの内容と一致する場
合、前述のように制御回路ＣＮＴＲＬは、データパケノ
１バンファＤＩ）Ｋ’ｌＩ’ −Ｂ［ＪＦＦに書き込ま
れ定データパケットを出力端子１）ＰＪ（Ｔ −０ＬＩ
Ｔより出力し、その後データレジスタＤＡＴＡ−ＲＥＧ
の内容およびヘッダレジスタｌ−ＩＤ ｉｔ −Ｒ，Ｊ
ｇ Ｇの内容を消去する。データパケットレジスタＤＰ
ＫＴＪもＥＧに書き込まれたデータパケットのデータ部
の長さが、データ部の長さを記憶１−るレジスタＬＥＮ
の内容と一致しない場合、制御回路ＣＮＴＲＬは？−タ
パケラトレジスク１９ＰＪ＜ ｉ” −ＲＥＧに書き込
まれたデータパケットのヘッダ部を読み出し、該ヘッダ
部の内容とヘッダレジスタ１−１．１） Ｉｔ −、ｕ
、１らＧの内容を比較し、一致していなければ、制御回
路ＣＮ’Ｉ”ｌ（、、ＬはデータレジスタＪ）ＡＴＡ−
ＲＥＧの内容および、ッダンジスタ１−ＩＤ Ｒ−Ｊ
ｌ、Ｆ、Ｇの内容を消去づ−る。続いて制御回路ＣＮ’
ｌ”ＲＬは、データパケットレジスタＤＰＫＴ−ＲＥＧ
Ｋ書き込まれたデータパケットのデータ部ＤＡ’ｌ”Ａ
の内容をデータレジスタ１つＡＴＡ−Ｊ（、ＥＧに書き
込み、データパケットのヘラ９”ｆｓＩｓ Ｉ−１（７
） 内容？ ッｒＬ／ シｙ、 夕１−Ｈ）Ｒ−ＲＥＧ
Ｋ’ｌｊＪ’ キ込ム。一方、データパケラトバソフ
ァＤ Ｉ−’ Ｋ Ｔ −１（、ＥＧＫ書き込まれムニ
データパケラトのヘッダ部とヘッダレジスタ１−ＩＤＲ
−ＲＥＧの内容が一致している場合は、データパケラト
レジスタＤＩ）ＫＴ −１（ＪｃＧＫ店き込まれている
データパケットのデータ部ＤＡＴＥの内容を、データレ
ジスタＤＡＴＡ −Ｒ１→］Ｇに既に書き込まれている
内容に続けて書き込む。
下余白 ノア ７ ＤＰＫ’Ｊ−１−ＢＵＦＦからＦｉｒｓｔ−
Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ方式でデータパケットを１ヶ
読み出し、データパケットレジスタＤＰＫ’Ｉ’−ＲＥ
Ｇに書き込む。更に制御回路ＣＮＴＪ、（、Ｌ、は、デ
ータパケットレジスタＪ）ＰＫＴ−ＲＥＧに書き込まれ
たデータのヘッダ部からデータパケットのデータ部の長
さを読みとり、データパケットのデータ部の長さを記憶
するレジスタＬＥＮに書き込む。ここで、データパケッ
トレジスタＤ Ｐ Ｋ Ｔ−几ＥＧＫ書き込まれたデー
タパケットの長さがレジスタＬＥＮの内容と一致する場
合、前述のように制御回路ＣＮＴＲＬは、データパケノ
１バンファＤＩ）Ｋ’ｌＩ’ −Ｂ［ＪＦＦに書き込ま
れ定データパケットを出力端子１）ＰＪ（Ｔ −０ＬＩ
Ｔより出力し、その後データレジスタＤＡＴＡ−ＲＥＧ
の内容およびヘッダレジスタｌ−ＩＤ ｉｔ −Ｒ，Ｊ
ｇ Ｇの内容を消去する。データパケットレジスタＤＰ
ＫＴＪもＥＧに書き込まれたデータパケットのデータ部
の長さが、データ部の長さを記憶１−るレジスタＬＥＮ
の内容と一致しない場合、制御回路ＣＮＴＲＬは？−タ
パケラトレジスク１９ＰＪ＜ ｉ” −ＲＥＧに書き込
まれたデータパケットのヘッダ部を読み出し、該ヘッダ
部の内容とヘッダレジスタ１−１．１） Ｉｔ −、ｕ
、１らＧの内容を比較し、一致していなければ、制御回
路ＣＮ’Ｉ”ｌ（、、ＬはデータレジスタＪ）ＡＴＡ−
ＲＥＧの内容および、ッダンジスタ１−ＩＤ Ｒ−Ｊ
ｌ、Ｆ、Ｇの内容を消去づ−る。続いて制御回路ＣＮ’
ｌ”ＲＬは、データパケットレジスタＤＰＫＴ−ＲＥＧ
Ｋ書き込まれたデータパケットのデータ部ＤＡ’ｌ”Ａ
の内容をデータレジスタ１つＡＴＡ−Ｊ（、ＥＧに書き
込み、データパケットのヘラ９”ｆｓＩｓ Ｉ−１（７
） 内容？ ッｒＬ／ シｙ、 夕１−Ｈ）Ｒ−ＲＥＧ
Ｋ’ｌｊＪ’ キ込ム。一方、データパケラトバソフ
ァＤ Ｉ−’ Ｋ Ｔ −１（、ＥＧＫ書き込まれムニ
データパケラトのヘッダ部とヘッダレジスタ１−ＩＤＲ
−ＲＥＧの内容が一致している場合は、データパケラト
レジスタＤＩ）ＫＴ −１（ＪｃＧＫ店き込まれている
データパケットのデータ部ＤＡＴＥの内容を、データレ
ジスタＤＡＴＡ −Ｒ１→］Ｇに既に書き込まれている
内容に続けて書き込む。
データ長測定回路Ｃ０ＵＮＴは、データパケットレジス
タに書き込まれたデータパケットのデータ部の長さを６
川定し、制御回路ＣＮＴＲ，Ｌに与える。
タに書き込まれたデータパケットのデータ部の長さを６
川定し、制御回路ＣＮＴＲ，Ｌに与える。
制御回路ＣＮＴ几りは該データ部の長さを用い、データ
レジスタＤＡＴＡ−ＲＥＧに書き込まれているデータの
長さを算出する。制御回路ＣＮ Ｔ Ｊ−ｔ Ｌは、デ
ータレジスタＤＡＴＡ−ＩＬＥＧに書き込まれているデ
ータの長さがデータ部の長さを記憶するレジスタＬＥＮ
の内容に＃たない時には、前述のように、データパケラ
トバノファＤＰＫ’ｌ” −ＢＬＩＦＩ”からデータパ
ケットを１ヶ読み吊し、データパケットレジスタ１、）
ｌ）ＫＴ−ＲＥＧに書き込み、更にデータレジスタ１つ
ＡＴＡ−ＲＥＧにデータパケットのデータをひき続き書
き込むことを繰り返す。データレジスタＤＡＴＡ−ＲＥ
ＧＫ書き込まれているデータの長さが、データ部の長さ
を記憶するレジスタＬｒｖ Ｎの内容と等しくなった時
、制御回路ＣＮＴＩ（Ｊ、はフラグレジスタＦ” Ｌ
Ｇ −ＲＥ Ｇにデータの終結および開始を示す符号で
あるフラグを書き込み、次いで、制御回路ＣＮ’ｌｌも
Ｌは該フラグレジスクＦＬＧ−１ｊ１号Ｇの内容なオア
回路ＯＲに入力する。この場合、開始フラグがオア回路
より出）力され、アンド回路ＡＮＤ）により制御回路Ｃ
ＮＴＩ−ＬＬからの送信クロックＣＬＯＣＫと組み合わ
され、パケット出力端子ＤＰＫＴ−ＯＵＴＫ出力される
。この後、制御回路ＣＮＴＲＬは、ヘッダレジスタＦ山
■も−ＲＥＧに書き込まれているデータパケットのヘッ
ダ部を既述のように、データパケット出力端子１）Ｉ）
ＩぐＴ−ＯＴＪＴより出力する。
レジスタＤＡＴＡ−ＲＥＧに書き込まれているデータの
長さを算出する。制御回路ＣＮ Ｔ Ｊ−ｔ Ｌは、デ
ータレジスタＤＡＴＡ−ＩＬＥＧに書き込まれているデ
ータの長さがデータ部の長さを記憶するレジスタＬＥＮ
の内容に＃たない時には、前述のように、データパケラ
トバノファＤＰＫ’ｌ” −ＢＬＩＦＩ”からデータパ
ケットを１ヶ読み吊し、データパケットレジスタ１、）
ｌ）ＫＴ−ＲＥＧに書き込み、更にデータレジスタ１つ
ＡＴＡ−ＲＥＧにデータパケットのデータをひき続き書
き込むことを繰り返す。データレジスタＤＡＴＡ−ＲＥ
ＧＫ書き込まれているデータの長さが、データ部の長さ
を記憶するレジスタＬｒｖ Ｎの内容と等しくなった時
、制御回路ＣＮＴＩ（Ｊ、はフラグレジスタＦ” Ｌ
Ｇ −ＲＥ Ｇにデータの終結および開始を示す符号で
あるフラグを書き込み、次いで、制御回路ＣＮ’ｌｌも
Ｌは該フラグレジスクＦＬＧ−１ｊ１号Ｇの内容なオア
回路ＯＲに入力する。この場合、開始フラグがオア回路
より出）力され、アンド回路ＡＮＤ）により制御回路Ｃ
ＮＴＩ−ＬＬからの送信クロックＣＬＯＣＫと組み合わ
され、パケット出力端子ＤＰＫＴ−ＯＵＴＫ出力される
。この後、制御回路ＣＮＴＲＬは、ヘッダレジスタＦ山
■も−ＲＥＧに書き込まれているデータパケットのヘッ
ダ部を既述のように、データパケット出力端子１）Ｉ）
ＩぐＴ−ＯＴＪＴより出力する。
更に制御回路ＣＮＴｎＬは、データレジスタＪ）Ａｉ’
Ａ −Ｊ（、Ｊ号ＧＫ書き込まれているデータをデータ
パケット出方端子ＤＰＫＴ−Ｏｒ、ＩＴより出力する。
Ａ −Ｊ（、Ｊ号ＧＫ書き込まれているデータをデータ
パケット出方端子ＤＰＫＴ−Ｏｒ、ＩＴより出力する。
続いて、制御回路ＣＮＴ几りはフラグレジスタＦ Ｊ、
Ｇ −ＲＥＧにデータパケットの終結を示すフラグを書
き込み、次いで該フラグレジスタＦＬＧ−ＲＥＧの内容
をデータパケット出力端子ＤＰＩ（Ｔ−（ＪＵ’ｌ”よ
り出力し、データパケットの送出を終了する。１既述の
説明をまとめる意味において、第５図にバク゛ノド交換
局におけるデータパケット受信処理のフローチャー１・
を示ず。
Ｇ −ＲＥＧにデータパケットの終結を示すフラグを書
き込み、次いで該フラグレジスタＦＬＧ−ＲＥＧの内容
をデータパケット出力端子ＤＰＩ（Ｔ−（ＪＵ’ｌ”よ
り出力し、データパケットの送出を終了する。１既述の
説明をまとめる意味において、第５図にバク゛ノド交換
局におけるデータパケット受信処理のフローチャー１・
を示ず。
図中、Ａは分割されず送信されたデータパケットを受信
し１こ場合の処理のフロー、Ｂは分割されて送信された
データパケットを受信した場合の処理フローを示す。さ
らに、図中Ｃは分割されて送信され１こ丁べてのデータ
パケットを受信し、１つのデータパケットに組み立てる
処理のフローを示す。Ｄは分割されて送信されたデータ
パケットが交換システムや伝送路などにより、一部紛失
された場合の処理のフローである。
し１こ場合の処理のフロー、Ｂは分割されて送信された
データパケットを受信した場合の処理フローを示す。さ
らに、図中Ｃは分割されて送信され１こ丁べてのデータ
パケットを受信し、１つのデータパケットに組み立てる
処理のフローを示す。Ｄは分割されて送信されたデータ
パケットが交換システムや伝送路などにより、一部紛失
された場合の処理のフローである。
以下、上述し７Ｃパケット交換局におけるパケット受信
処理について更に説明する。第６図は、第４図によって
示されるパケット交換局におけるデータパケット受信の
タイムチャートを示したもので・ある。図中、Ｉ）］）
ＫＴ １１ 、 Ｉ）Ｉ）ＫＴ １２． ＤＰＫ’ｌ”
１３は第４図における入力端子ＤＰＫＴ−ＩＮより入
力されるデータパヶッ１１、ＤＩ）ＫＴ ２１ 、１）
Ｉ）Ｊ（Ｔ２２は出力端子］）ｉ）ｉ（Ｔ −ＯＵＴに
出力されるデータパケット、Ｊｌ、′Ｊ２．Ｊ３．・・
・・・・ＪＭ、 Ｋ、 、 Ｋ２． Ｋ３．・・・・・
・、 ］（、、Ｋ、月、・・・・・・。
処理について更に説明する。第６図は、第４図によって
示されるパケット交換局におけるデータパケット受信の
タイムチャートを示したもので・ある。図中、Ｉ）］）
ＫＴ １１ 、 Ｉ）Ｉ）ＫＴ １２． ＤＰＫ’ｌ”
１３は第４図における入力端子ＤＰＫＴ−ＩＮより入
力されるデータパヶッ１１、ＤＩ）ＫＴ ２１ 、１）
Ｉ）Ｊ（Ｔ２２は出力端子］）ｉ）ｉ（Ｔ −ＯＵＴに
出力されるデータパケット、Ｊｌ、′Ｊ２．Ｊ３．・・
・・・・ＪＭ、 Ｋ、 、 Ｋ２． Ｋ３．・・・・・
・、 ］（、、Ｋ、月、・・・・・・。
ＫＮはデータパケットのデータ部の内容を示′１″。ま
７、、 Ｉ−ＩＭ、 Ｉ−Ｉ Ｎはそれぞれデータパケ
ットのヘッダ部の内容を表わし、■−■Ｍにはデータパ
ケットのデータ部の長さＭ、 Ｊ（Ｎにはデータパケッ
トが分割びれる前のデータ部の長さＮが含まれている。
７、、 Ｉ−ＩＭ、 Ｉ−Ｉ Ｎはそれぞれデータパケ
ットのヘッダ部の内容を表わし、■−■Ｍにはデータパ
ケットのデータ部の長さＭ、 Ｊ（Ｎにはデータパケッ
トが分割びれる前のデータ部の長さＮが含まれている。
第６図に示すようにデータパケットを受信し定場合、デ
ータパケットＩ）ＰＫＴ １１のデータ部の長さはＭで
あり、ヘッダ部に含まれているデータ部の長さＭと等し
いので、制御装置ＣＮＴ几りはデータパケットＪ）Ｐ
Ｋ Ｔ １ ］をそのまま］出力端子ＤＰＫＴ−ＯＵに
データパケット２１として出力する。次にデータパケッ
ト１つＰＫ’ｌ’Ｊ２を受信した場合、データパケット
１月１（ＴＩ２のデータ部の長さはＩで゛あり、ヘッダ
部に含まれるデータ部の長さＮに満たないため、制御装
置ＣＮＴＩｔＬは続いてデータパヶッＩ−ＤＰＫＴ１３
を受信する。データパヶノ）ＤＰＫＴ］３のヘッダ部の
内容１’ＩＮは、データパケッｌ−ＤＰＫ’Ｊ”１２の
ヘッダ部の内容ｉ−Ｉ Ｎと等しいため、制御装置ＣＮ
’、ＮｊＪ、はデータパケノｌ−１）ＰＫＴ］２とデー
タパケット１３のデータ部を結合する。この」易合、デ
ータパヶッｌ゛Ｊ）円（Ｔ１２とデータパケッｌ−１）
ＰＪ（Ｔ １．３のデータ部の長さをあわせるどＮどな
り、ヘッダ部に含まれているデータ部の長さの情報Ｎと
等しくなるため、制御装置はデータパケットＤＰＫＴ１
２ トｆ−タパヶノｌ□１３を１つに組み合わせ、デー
タパケットＤＰＫ’Ｉ’２２として出力端子り円＜Ｔ−
ＯＵＴに送出する。
ータパケットＩ）ＰＫＴ １１のデータ部の長さはＭで
あり、ヘッダ部に含まれているデータ部の長さＭと等し
いので、制御装置ＣＮＴ几りはデータパケットＪ）Ｐ
Ｋ Ｔ １ ］をそのまま］出力端子ＤＰＫＴ−ＯＵに
データパケット２１として出力する。次にデータパケッ
ト１つＰＫ’ｌ’Ｊ２を受信した場合、データパケット
１月１（ＴＩ２のデータ部の長さはＩで゛あり、ヘッダ
部に含まれるデータ部の長さＮに満たないため、制御装
置ＣＮＴＩｔＬは続いてデータパヶッＩ−ＤＰＫＴ１３
を受信する。データパヶノ）ＤＰＫＴ］３のヘッダ部の
内容１’ＩＮは、データパケッｌ−ＤＰＫ’Ｊ”１２の
ヘッダ部の内容ｉ−Ｉ Ｎと等しいため、制御装置ＣＮ
’、ＮｊＪ、はデータパケノｌ−１）ＰＫＴ］２とデー
タパケット１３のデータ部を結合する。この」易合、デ
ータパヶッｌ゛Ｊ）円（Ｔ１２とデータパケッｌ−１）
ＰＪ（Ｔ １．３のデータ部の長さをあわせるどＮどな
り、ヘッダ部に含まれているデータ部の長さの情報Ｎと
等しくなるため、制御装置はデータパケットＤＰＫＴ１
２ トｆ−タパヶノｌ□１３を１つに組み合わせ、デー
タパケットＤＰＫ’Ｉ’２２として出力端子り円＜Ｔ−
ＯＵＴに送出する。
第Ｊの実施例では、データパケットが分割されて伝達さ
れる前のデータパケットの長さが任意であり、データパ
ケットのヘッダ部分に分割されて伝送される前のデータ
パケットのデータ部の長さの情報が含まれていたが、分
割されて伝送される以前のデータパケットの長さが固定
されており、データパケットのヘッダ部分にデータパケ
ットの長さの情報が含まれていない通信システムの場合
は、データ部長記憶回路にあらかじめデータパケットの
データ部の長さを書き込むことによって、−に記憶１の
実施例について述べたことと同様の制御が可能となる。
れる前のデータパケットの長さが任意であり、データパ
ケットのヘッダ部分に分割されて伝送される前のデータ
パケットのデータ部の長さの情報が含まれていたが、分
割されて伝送される以前のデータパケットの長さが固定
されており、データパケットのヘッダ部分にデータパケ
ットの長さの情報が含まれていない通信システムの場合
は、データ部長記憶回路にあらかじめデータパケットの
データ部の長さを書き込むことによって、−に記憶１の
実施例について述べたことと同様の制御が可能となる。
すなわち、システムの動作開始時、制御回路ＣＮＴＩｔ
Ｌはデータパケットのデータ部の長さを記憶するレジス
タ、Ｔ、ＥＮにデータパケットのデータ部の長さをセン
トする。該データ部の長さはシステムで固定されている
ものであり、データかパケット化される際のデータ部の
長さである。レジスタＬＥＮの内容は、システムの動作
終了時まで保持される。以後、制御回路ＣＮＴＨ，Ｌは
受信したデータパケットのヘッダ部からデータ吾すの長
さを読みとることなしに、上記第１の実施例について述
べ１こことと同様の制御が可能となる。
Ｌはデータパケットのデータ部の長さを記憶するレジス
タ、Ｔ、ＥＮにデータパケットのデータ部の長さをセン
トする。該データ部の長さはシステムで固定されている
ものであり、データかパケット化される際のデータ部の
長さである。レジスタＬＥＮの内容は、システムの動作
終了時まで保持される。以後、制御回路ＣＮＴＨ，Ｌは
受信したデータパケットのヘッダ部からデータ吾すの長
さを読みとることなしに、上記第１の実施例について述
べ１こことと同様の制御が可能となる。
（発明の効果）
以上詳細に説明したように、本発明によれば、音声パケ
ットとデータパケットを同一のネットワークにより伝送
するパケット通信システムのパケット交換局において、
分割されて送信されたデータパケットを受信した時、デ
ータパケットのフォーマットの構成に着目して、データ
パケットを分割されて送信される前のデータパケットに
組み立て１こ後伝送することえより、パケットのオーバ
ヘッドを少な（し、伝送路を効率よく使用することが実
現できる。
ットとデータパケットを同一のネットワークにより伝送
するパケット通信システムのパケット交換局において、
分割されて送信されたデータパケットを受信した時、デ
ータパケットのフォーマットの構成に着目して、データ
パケットを分割されて送信される前のデータパケットに
組み立て１こ後伝送することえより、パケットのオーバ
ヘッドを少な（し、伝送路を効率よく使用することが実
現できる。
第１図は従来のパケット交換局におけるパケット送信部
の概略図、第２図はデータパケットのフォーマット、第
３図はパケット伝送のタイムチャート、第４図は本発明
の一実施例を示すパケット交換局におけるデータバケッ
ト受信部の一概略図、第５図はパケット受信処理のフロ
ーチャー１・、第６図は本発明に係るパケット受信を説
明するタイムチャートを示す。 ＤＰＫＴ−ＩＮはデータパケット入力端子、Ｉ）ＰＩぐ
Ｔ−ＢＴＪＦＩ”はデータパケットバッファ、ＤＰＫＴ
−ＲＥＧはデークパケソトレジスタ、ＤＡＴＡ −Ｒ
Ｊ Ｇ ハフ’ −タレジスタ、ｌ−ＩＤ几−１もＥＧ
はへラダレジスタ、■“’ＬＧ−１（、ＥＧはフラグレ
ジスタ、Ｃ０ＵＮ”ｒはデータ部長測定回路、ＬＥＮは
データ部長記憶回路、ＣＮ’ｌ”ｌ（Ｊ。 は制御回路、ＣＬＯＣＫはクロック、ＯＲはオア回路、
ＡＮ Ｉ） ％ｔ、 ７ ンＭ 回Ｗ＋、ＤＰＫＴ−Ｏ
ＵＴ はｆ−ｐ パケット出力端子で゛ある。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
の概略図、第２図はデータパケットのフォーマット、第
３図はパケット伝送のタイムチャート、第４図は本発明
の一実施例を示すパケット交換局におけるデータバケッ
ト受信部の一概略図、第５図はパケット受信処理のフロ
ーチャー１・、第６図は本発明に係るパケット受信を説
明するタイムチャートを示す。 ＤＰＫＴ−ＩＮはデータパケット入力端子、Ｉ）ＰＩぐ
Ｔ−ＢＴＪＦＩ”はデータパケットバッファ、ＤＰＫＴ
−ＲＥＧはデークパケソトレジスタ、ＤＡＴＡ −Ｒ
Ｊ Ｇ ハフ’ −タレジスタ、ｌ−ＩＤ几−１もＥＧ
はへラダレジスタ、■“’ＬＧ−１（、ＥＧはフラグレ
ジスタ、Ｃ０ＵＮ”ｒはデータ部長測定回路、ＬＥＮは
データ部長記憶回路、ＣＮ’ｌ”ｌ（Ｊ。 は制御回路、ＣＬＯＣＫはクロック、ＯＲはオア回路、
ＡＮ Ｉ） ％ｔ、 ７ ンＭ 回Ｗ＋、ＤＰＫＴ−Ｏ
ＵＴ はｆ−ｐ パケット出力端子で゛ある。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
Claims (2)
- （１）音声パケットをデータパケットに優先してパケッ
ト化された音声と任慧の長さにパケット化されたデータ
を同一の伝送路により伝送するパケット通信システムの
パケット交換局において、受信したデータパケットの内
容からデータパケットのデータ部の長さを読み出す手段
と前記手段により読み出したデータ部の長さを記憶する
手段と、受信したデータパケットのデータ部の長さを測
定する手段を有し、該測定手段により測定した受信デー
タパケットのデータ部の長さが前記記憶手段に記憶され
た内容に満たないとき、データパケットのデータ部の長
さか、前記記憶手段に記憶された内容と等しくなるまで
該受信したデータパケットに続いて受信したデータパケ
ットのデータ部を前記データ部の長さが前記記憶手段に
記憶された内容に満たないデータパケットのデータ部に
続いて結合し、新たに前記記憶手段の内容に等しい長さ
のデータ部を有するデータパケットを組み立てた後、伝
送することを特徴とするパケット伝送方式。 - （２）音声とデータをそれぞれ一定の長さのパケットに
し、音声パケットをデータパケットに優先して同一の伝
送路により伝送するパケット通信システムのパケット交
換局において、予め決められた長さをもつデータパケッ
トのデータ部の長さを記憶しておく手段と、受信したデ
ータパケットのデータ部の長さを測定する手段を有し、
該測定手段により測定した受信データパケットのデータ
部の長さが前記記憶手段に記憶された内容に満たないと
き、データパケットのデータ部の長さが、前記記憶手段
に記憶された内容と等しくなるまで該受信したデータパ
ケットに続いて受信したデータパケットのデータ部を前
記データ部の長さが前記記憶手段に記憶された内容に満
たないデータパケットのデータ部に続いて結合し、新た
に前記記憶手段の内容に等しい長さのデータ部を有する
データパケソトを組み立てた後、伝送することを特徴と
するパケット伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19077982A JPS5981947A (ja) | 1982-11-01 | 1982-11-01 | パケツト伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19077982A JPS5981947A (ja) | 1982-11-01 | 1982-11-01 | パケツト伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5981947A true JPS5981947A (ja) | 1984-05-11 |
Family
ID=16263587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19077982A Pending JPS5981947A (ja) | 1982-11-01 | 1982-11-01 | パケツト伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981947A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147611A (ja) * | 1993-07-02 | 1995-06-06 | Multi Tech Syst Inc | 再プログラム可能な変復調システム |
| JPH07183973A (ja) * | 1993-10-25 | 1995-07-21 | Multi Tech Syst Inc | コンピュータに基づいた多機能パーソナル通信システムのためのリングダウンおよびリングバックの信号送信 |
| JPH07203080A (ja) * | 1993-12-03 | 1995-08-04 | Multi Tech Syst Inc | コンピュータに基づいた多機能パーソナル通信システムのためのデュアルポートインターフェース |
| US7724775B2 (en) | 2006-02-10 | 2010-05-25 | Nec Computer Techno, Ltd. | Data transmission circuit and method for controlling the data transmission circuit |
-
1982
- 1982-11-01 JP JP19077982A patent/JPS5981947A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147611A (ja) * | 1993-07-02 | 1995-06-06 | Multi Tech Syst Inc | 再プログラム可能な変復調システム |
| US6031867A (en) * | 1993-07-02 | 2000-02-29 | Multi-Tech Systems, Inc. | Modem with firmware upgrade feature |
| US6526092B1 (en) | 1993-07-02 | 2003-02-25 | Multi-Tech Systems, Inc. | Modem with firmware upgrade feature |
| JPH07183973A (ja) * | 1993-10-25 | 1995-07-21 | Multi Tech Syst Inc | コンピュータに基づいた多機能パーソナル通信システムのためのリングダウンおよびリングバックの信号送信 |
| JPH07203080A (ja) * | 1993-12-03 | 1995-08-04 | Multi Tech Syst Inc | コンピュータに基づいた多機能パーソナル通信システムのためのデュアルポートインターフェース |
| US7724775B2 (en) | 2006-02-10 | 2010-05-25 | Nec Computer Techno, Ltd. | Data transmission circuit and method for controlling the data transmission circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100534071C (zh) | 为改进客户机服务器通信使用分组压缩缓冲器的方法 | |
| EP0567137A1 (en) | Protocol data unit encoding/decoding device | |
| KR20030053452A (ko) | 네트워크 프로세서 내에서 데이터 블록들의 재조합 방법및 장치 | |
| CN111211990A (zh) | 一种数据包处理方法和装置 | |
| CA2248509A1 (en) | Mechanism for dispatching data units via a telecommunications network | |
| US6584104B1 (en) | Lost-packet replacement for a digital voice signal | |
| GB1457930A (en) | Digital message switching and transmitting system | |
| CN1266603A (zh) | 网路控制系统 | |
| JPS5981947A (ja) | パケツト伝送方式 | |
| KR950026148A (ko) | 버퍼를 갖는 링 통신망 노드장치 및 그 제어 방법 | |
| WO2022017454A1 (zh) | 一种报文处理方法、网络设备以及相关设备 | |
| CN115567460B (zh) | 数据包处理方法及装置 | |
| JPS61140253A (ja) | パケツト転送方式 | |
| JP3524914B1 (ja) | チェックサム算出方法、チェックサム記録方法、およびその方法を利用可能な通信装置 | |
| US20020004837A1 (en) | E-mail communication terminal apparatus | |
| US20010018732A1 (en) | Parallel processor and parallel processing method | |
| US6529512B1 (en) | Statistical method of data compression and decompression | |
| KR100311619B1 (ko) | 분산처리 시스템에서 프로세서간 메시지 송수신 방법 | |
| JPS63193637A (ja) | バ−スト伝送方式 | |
| CN114422970B (zh) | 短信溯源方法、装置及设备 | |
| JPH0574860B2 (ja) | ||
| CN115622966B (zh) | 一种数据包处理方法、装置、设备及存储介质 | |
| CN117499990A (zh) | 数据包处理方法、装置及相关设备 | |
| US11979479B1 (en) | Packet sorting and reassembly circuit module | |
| CN111193696B (zh) | 数据发送、数据接收方法、装置、计算机设备和存储介质 |