JPS597990B2 - N点離散的フ−リエ変換演算装置 - Google Patents

N点離散的フ−リエ変換演算装置

Info

Publication number
JPS597990B2
JPS597990B2 JP51120630A JP12063076A JPS597990B2 JP S597990 B2 JPS597990 B2 JP S597990B2 JP 51120630 A JP51120630 A JP 51120630A JP 12063076 A JP12063076 A JP 12063076A JP S597990 B2 JPS597990 B2 JP S597990B2
Authority
JP
Japan
Prior art keywords
complex
circuit
equation
data
conjugate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51120630A
Other languages
English (en)
Other versions
JPS5345949A (en
Inventor
隆夫 西谷
力男 丸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP51120630A priority Critical patent/JPS597990B2/ja
Priority to US05/839,537 priority patent/US4164021A/en
Publication of JPS5345949A publication Critical patent/JPS5345949A/ja
Publication of JPS597990B2 publication Critical patent/JPS597990B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141Discrete Fourier transforms

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 本発明は離散的フーリエ変換を効率的に行なうためのN
点離散的フーリエ変換演算装置に関する。
離散的フーリエ変換(DiscreteFourier
Transform、以後DFTと略称する)は有限個
の離散的な信号系列の周波数スペクトルを求める数学的
操作として知られ、ディジタル的に信号処理を行う上で
極めて重要な役割を担つている。N点の離散的なサンプ
ル値系列fn(0≦n≦N−1)のDFTFk(0≦に
≦N−1)は次式で定義される。N−12π Fk=Σ fn−e−j−kn(1)n■0N逆にFk
からfnを求めることもでき、この操作を離散的フーリ
エ逆変換(InverseDiscreteFouri
erTransform・ 以後IDFTと略称する)
と呼んでいる。
前記DFT(7)IDFTは次式によつて定義される。
IN−12π fn■− Σ Fk−j−kn(2)Nk■0eN離散
的フーリエ変換演算装置とは式(1)および式(2)で
定義されるDFTおよびIDFTを計算するための装置
である。
ところで式(1)と式(2)を比較すると、係数(l/
N)と指数関数の符号が異なるのみで、本質的には同じ
演算である。したがつて、式(1)または式(2)の何
れか一方に対する演算装置があれば、DFTとIDFT
の何れの演算をも行なうことができる。以後本発明では
、DFTおよびIDFT何れにも適用できるよう便宜上
式(3)の演算を対象とするがこれによつて一般性が失
なわれるものではない。
N−12πfn■ΣFk−ej−kn(3) に=0N DFTまたはIDFTを求めるために式(3)をそのま
ま計算しようとすると、N回の乗算を必要とし、n=0
、1、・・・・・・、N−1の全ての離散的なサンプル
値(系列)fnを求めるためにはN2回の乗算が必要で
ある。
したがつて、Nが大きくなると、所要乗算回数は指数関
数的に増大することになり、実時間処理を行なう離散的
フーリエ変換演算装置の規模は極めて大きなものとなる
しかしながら、Nが整数の積に分解できるときには)高
速フーリエ変換(FastFOurierTrans一
FOrm,以後FETと略称する)として知られる算法
を用いて所要乗算回数を大幅に低減することができる。
特に、Nが2のべき乗のとき乗算回数が効率的に低減で
き、N=2nとすると、前記所要乗算回数は(N/2)
10g2N迄に減少する。さらに、本乗算回数は、10
g2N段あるFFT演算過程のうち、2段は1,jを単
に乗算するだけの乗算であるから実際には乗算が不要と
なり、】{10g2N−2}まで減少する。このような
FFTの算法およびFFTを用いた離算的フーリエ変換
演算装置については既に多くの公知文献(例えば、19
75年に米国のPRE一N−TICE−HALL,NC
.より発行された刊行物「THEORYANDAPPL
ICATIONOFDIGITALSIGNALPRO
CESSING])に詳細に説明されているので、ここ
ではこれ以上の説明は省く。
DET(IDFTも含めて)は一般的には入出力共に複
素データであるが、適用形態によつては入力が実数に限
定されている場合や複素出力の内の実数部のみしか必要
としない場合も多い。
このような制限条件があつても、従来のFFTの算法で
は所要乗算回数はいくらも減少しない。本発明の目的は
一般的な複素人力データの離散的フーリエ変換において
実数もしくは虚数何れか−方のみの出力を求める場合に
所要乗算回数を大幅に低減できる効率的なN点離散的フ
ーリエ変換演算装置を提供することにある。
本発明の他の目的は小形かつ経済的なN点離散的フーリ
エ変換演算装置を提供することにある。
本発明のN点離散的フーリエ変換演算装置は、N点の複
素人力データに対しN点離散的フーリエ変換回路を用い
る代りに、N点の複素人力データからN/2点の複素中
間データを生成する前処理回路と、前記前処理回路から
得られるN/2点複素中間データを人力とする令点離散
的フーリエ変換回路とから構成され、前記?点離散的フ
ーリエN変換回路の一点複素出力データから所望のN点
離散的フーリエ変換出力の実数部および虚数部のいずれ
か一方のみを得ることを特徴としている。
次に図面を参照して本発明の離散的フーリエ変換演算装
置について詳細に説明する。第1図は本発明の離散的フ
ーリエ変換演算装置の一実施例を示すもので、参照数字
100,101,102,・・・・・・・・・,10N
−2および10N−1はN点複素人力データの人力端子
、参照数字11はN点複素人力データF。
,Fl,F2,・・・・・・,FN−2NおよびFN−
1から?点複素中間データG。
,?゛赫苧j胛z1乳5畢二iゝ ″゛゛
2 リエ変換回路、参照数字120,121,・・・・・・
,12)−2および12繋−1は前処理回路11の出力
G。
,Gl,・・・・・・・・・,G?一,および゛GN−
1Nを百点離散的フーリエ変換回路の入力G。
,:゛。:===?コ蒜富。゜局;門!j′.;二″.
′jν,′.?:T!11・・・・・・・・・,g讐−
2およびg讐−1の実数部g困,g?,・・・・・・・
・・,GBI−2およびg}−1の出力端子、参照数字
150,151,・・・・・・,15讐−2および15
N−,は前記複素データ出力G。
,gl,・・・・・・g讐一,およびg釡−1の虚数部
GlO,gll靜″3g〜−2?よびGv−1の出力端
子をそれぞれ示す。本発明の離散的フーリエ変換演算装
置を用いて行なう演算操作は次式の通りとする。N−1
0,.) 複素人力データFk(k−0,1・・・・・・,N−1
)が端子10k(k−0,1,・・・・・・,N−1)
を介して前処理回路11に与えられると、前処理回路1
1ではFk(k=0,1,・・・・・・,N−1)に対
し次の式(5)〜(7)で示す演算操作を行なつてN/
2点Nの複素中間データGk(k=0,1,・・・・・
・リ一1)を生成し、信号線12k(k=0,1,・・
・・・・,N/2−1)に出力する。
9τ また、 である。
また、米は複素共役を取ることを意味し、虚数部の極性
を反転することによつて求められる。従つて、Fk(k
=0,1,・・・・・・,N−1)から式(5),(6
)および(7)によつてGk(k=0,1,・・・N・
・・,i−1)を求める操作に必要な複素乗算は、N・
式(5)計算時に必要とされる〜回のみである。
前処理回路11によつて複素人力データFk(k=0,
1,・・・・・・,N−1)から式(5),(6)およ
Nび(7)に従つて内点複素中間データGk(k−0,
1,・・・・・・,N−1)を求めた後、次にN点離P
?2S2散的フーリエ変換回路13において次式
(8)に従つて前記中間データGk(k=0,1,・・
・・・・,合−1)の離散的フーリエ変換Gnを計算す
る。
このようにして計算されたGn(n=0,1,・・・・
・・,?−1)に本来求めるべき出力f:5(n′=0
,1,・・・・・・,N−1)が含まれている。
FR′とGnの関係は次式(9)および(10)に示す
通りである。N たゾしn=0,1,・・・・・・,Σ−1従つて、第1
図の端子140,150,141,および15N−1に
求めるべき出力Fr,f千,F2R)f?゛6゜30゜
Ff}4′八一3ツFt−2およびf持ョが得られる。
このことが正しいことは、以下に示す通りである。
式(5)に式(6)および式(7)を代入すると、式(
11)が得られる。
また、 1〜 2=−,・・・・・・ =lと置換すると、 工1 1に対しては一K となる。
式(11)および(12)から式(5)は、と書き表わ
せる。
式(13)を式(8)に代入し、顧次変形すれば、次の
式(14)〜(16)が得られる。*一方、Gnを式(
16)から求めると、式(17)ようになる。
一一 ・
9iの従つて、式(8)で計算されるGnの実数
部および虚数部はそれぞれ式(18)および(19)と
して得られる。
式(4)と式(18)および式(19)とを対比させる
F1式(18)および式(19)はそれぞれf葦および
FRに等しいことがわかり、式(9)および(10)2
n+1が成立する。
N 以上の説明から、前処理回路11とフ点離散的フーリエ
変換回路13とによつてN点離散的フーリエ変換の実数
部が求めることができる。
こNのために必要とされる乗算回路は前對理回路),回
、堡点離散的フーリエ変換回路で(N)(10g2−2
N−2)回の合計(1)(10g2N−2)回となり、
N点離散的フーリエ変換回路を直接使用した場合のN乗
算回数フ(10g2N−2)と比べて乗算回数が1/2
に減少する。
なお、上述の説明ではN点複素人力Fk(k=0,1,
・・・・・・,N−1)に対するDFT出力の実数部F
R(n=0,1,・・・・・・,N−1)中の偶数成分
f九′(N5=0,1,・・・・・・,?−1)を前記
N/2点DFT出力の実数部GR′(N4−0,1,・
・・・・・Ni−1)としてまた、奇数成分FPO年,
(n′=0,N1,・・・・・・,−2−1)を虚数部
g吉′(n′=0,1,N・・・・・・,−一1)とし
て得たが、式(5)を下に示す式ラ 2
)(5)5に置換することにより式(9)
および式(10)に示されたf汗(n=0,1,・・・
・・・,N−1)とg′n(n=0,1,・・・・・・
N−1)との間の関係を式(9Y,式ラ 22′(1
0)′のように入れ換えることもできる。
ただし)n/?0FL2F11〕卜1ゝ81′
1Nたマし、n=0
,1,2,・・・・・・,ソー1式(5)1こおいて、
Akに対してjなる乗算が必要であるが、この乗算は実
数部と虚数部とを入れ換え、人れかえにより新たに実数
部となつた実数部の極性を反転するだけであるため、式
(5)1こ基づく前処理でも乗算回数は式(5)による
前処理におけるN乗算回数一回と変わらない なお式(5)あるいは式(5Yにおいて、AkおよびB
kN(k=0,1,・・・・・・,−一1)に対し、各
々独立ラ F 弓4 )に(−1
)を乗すると、出力も各々独立に反転される。
たとえば、式(5)のAkおよびBkに(−1)を乗ず
れば、式(9)および式(11は各々f=一祿およびF
Pn+1=−g闇となる。また、以上の説明ではN点離
散的フーリエ変換の実数部のみを求める場合であつたが
、虚数部のみを同じ考え方で求めることもできる。
すなわち、式(7)の代りに次式(7)7を考え、Nた
だし)M8O2L2ラ1″″ラ2 かつ式(5)の代りに次式(5ビを考え、N このCfk(k−0,1,・・・・・・,内−1)から
式(8)によつてg′。
を求めれば、となる。
従つて、虚数部のみを求める場合にも式(5)に類似し
た式(的による前処理を適用できる。また、式(4)に
おける指数部の符号が負の場合にNは前処理回路におけ
る演算の指数部および.点離散的フーリエ変換の指数部
の符号を負に代えればよい。
式(5)、(Kおよび(デ)を定義するにあたり使用し
た式(7),(7うおよび(6)の数学的意味は次の通
りである。
Fk(k=0,1,・・・・・・,N−1)を系列とみ
なすと、式(7)は本系列の共役偶対称成分を求めるこ
とに相当し、また、式(ブXま共役奇対称成分を求める
ことに相当する。
さらに、式(6)は式(7)もしくは式(7)で求めた
系列の最初の半分、すなわち、前半分を新たな系列とし
、この新たな系列を共役偶対N称成分Al(l=0,1
,・・・・・?)ど共役奇対称成分Bl(l=0,1,
・・・・・・,内)とに分ける操作を行なう。
第1図において、N/2点離散的フーリエ変換回路13
は上記文献第599頁Fig,lO,2Oに示された公
知のFFT演算回路によつて実現できるから特別な説明
を要しない。
前処理回路11は目的に従つて式(5)もしくは式(5
)あるいは式(のを計算するものであり、共役複素数計
算回路と複素加算回路と複素減算回路と複素乗算回路と
を用いて構成できるが、式(5)でN=8の場合につい
てその一例を第2図を参照して説明する。
第2図において、前処理回路11は、8点複素データ入
力端子200〜207、共役偶対称抽出回路210およ
びその出力中間端子220〜224,共役偶対称・奇対
称分離回路230およびその出N力中間端子240〜2
45、l点中間データ結合回路250およびその出力中
間端子260〜265、スケーリング回路270および
複素中間データ出力端子280〜283から構成される
複素データ入力端子200,201,202,203,
204,205,206および207はそれぞれ第1図
のN点複素データ入力端子100,104,101,1
07,103,105,102および106に相当し、
また、複素中間データ出力端子280,281,282
および283はそれぞれ第1図のN点複素中間データ1
20,121,122および123に相当する。
共役偶対称抽出回路210は共役複素数計算回路210
0〜2104および複素加算回路2110〜2114に
より構成され、共役偶対称・奇対称分離回路230は共
役複素数計算回路2300〜2302、複素加算回路2
310〜2312および複素減算回路2320N〜23
22により構成される。
百点中間データ結合回路250は複素乗数人力端子25
00〜2502、複素乗算回路2510〜2512、複
素加算回路2520〜2522、複素減算回路2530
〜2532および共役複素数計算回路2540〜254
2から構成され、複素数人力端子25.鼎,2501.
蓋び250.3?はそれぞれJ8j屡×0,j8j百×
1,jej百X勤5入力される。中間端子260〜26
5のうち中間端子260と261および中間端子264
と265は各々同一の内容を示すため中間端子261お
よび265は使用しない。また、スケーリング回路27
0は1/2を乗する乗算器で、1ビツト算術的にシフト
する回路(スケーラ)2700〜2703から構成され
ている。次に、前処理回路の詳細な動作を以下に示す。
複素データ入力端子200,201,202,203,
204,205,206および207に加えられた複素
データF。,F4,Fl,F7,F3,F5,F2およ
びF6は共役偶対称抽出回路210により式(7)の計
算に相当する演算が行なわれ、中間端子220,221
,222,223および224にそれぞれ式(7)によ
る演算結果に対応するデータ2H0,2H4,2H1,
2H3および2H2が伝えられる。式(7)による演算
結果Hl(l=0〜4)が2倍されて出力されるが、こ
れは最終的にスケーリング回路で1/2倍されるため問
題ないが2倍された後、スケーリング回路270まで前
記演算結果は2倍されたままになつている。中間端子2
20〜224に現われたデータは、共役偶対称・奇対称
分離回路230により式(6)の演算が行なわれ,中間
端子240,241,242,243,244および2
45にそれぞれ式(6)の演算結果2A0,2B0,2
A1,2B1,2A2および2B2が現われる。中間端
子240〜244に現われたNデータは、一点中間デー
タ結合回路250にゝ 2より式(5)の演算が行なわ
れ、中間端子260,261,262,263,264
および265にはそれぞれ式(5)の演算結果2G0,
2G8,2G1,2G3,2G2および2G2が現われ
る。
ここで、中間端子26″4および265に現われる複素
データはともに2G2であり、また、中間端子260お
よび261に現われる複素データはそれぞれ22G0お
よび2G8であるが、データ2G8はN=8の場合、式
(5)から式(7)までの演算がMOdulO8の演算
であるため、データ2G0と一致する。このため、中間
端子261および265の複素データは冗長であり、使
用されない。中間端子260,262,263および2
64に現われた各複素デNータはスケーリング回路27
0により一倍され、複素中間データ出力端子280,2
81,282および283には、式(5)の演算結果で
ある。
所望の出力G。,Gl,G2およびG3か生じる。共役
偶対称抽出回路210、共役偶対称・奇対N称分離回路
230および一点中間データ結合回路250の詳細な動
作を説明するにあたり、複素データ人力端子202〜2
05から複素中間データ出力端子281および282に
至る経路からの出力G1およびG3を求める演算につい
て説明する。
共役偶対称抽出回路210は式(7)を計算する。
複算データ人力端子203に加えられた複素デ一*夕F
7は共役複素数計算回路2102よりF7となり、複素
加算回路2113の被加算入力端子に現われる。
また、複素データ入力端子202に与えられた複素デー
タF1は複素加算回路2113の加算入力端子に与えら
れ、この結果、複素加算回路2113の出力を示す中間
端子222にはF1+Fナつまり式(7)の2H1が出
力される。他の中間端子220〜224についても同様
であるが、2H0を求める径路では、F,=FOという
MOdulO8の性質を有する点に注意を要する。この
結果、中間端子220,221,222,223および
224には、それぞれ式(7)の2H0,2H4,2H
1,2H3および2H2が演算されて伝えられる。共役
偶対称・奇対称分離回路230は、式(6)を計算する
。中間端子223に伝えられた複素データ2H3は共役
複素数計算回路2301により共役複素データ2H3と
なり、複素加算回路2311の加算入力端子と複素減算
回路2321の減算入力端子とに送られる。また、中間
端子222に与えられた複素データ2H1(t複素加算
回路2311の被加算入力端子および複素減算回路23
21の被減算入力端子に与えられる。
この結果、中間端子242には、複素加算回路2311
の出力データ2(H,十藏)が、つまり、式(6)の2
A1が生じる。また、中間端子243には、複素減算回
路2321の出力データ2(H1一藏)が、つまり、式
(6)の2B1が生じる。中間端子240,241,2
44および245にも、それぞれ式(6)の2A0,2
B0,2A2および2B2が生じる。N 一点中間データ結合回路250は式(5)を計算する。
中間端子243に与えられた複素データ2B1は、複素
乗算回路2511により複素乗数人.2π力端子250
1に与えられ、Jeji刈を乗じ.2πられ、2B1・
JejS×1となつて、複素加算回路2521の加算入
力端子と複素減算回路2531の減算入力端子とに送ら
れる。
また、中間端子242に与えられた複素データ2A1は
、複素加算回路2521の被加算人力端子と複素減算回
路2531の被減算入力端子とに与えられ、この結果、
中間端子262には複素力う鼎路2521の出力データ
2(A1+JBl・Ej冨X1)が、つまり、式(5)
の2G1が生じる。また、複素減?肥戸2531の出力
データ2(A1−JBl・EjiXl)は、共役複素数
計算回路2541により式(12)のMが行なわれ、出
力データ2(A1+JBleji×3)、つまり、式(
5)の2G3が中間端子N263に生じる。
百点中間データ結合回路250の他の部分も同様の演算
を行なうため、中間端子260,261,264および
265にはそれぞれ式(5)の2G0,2G4,2G2
および2G2が生じる。
ここで、データ2G4はMOdulO4の演算結果であ
るためデータ2G0と等しく、また、中間端子264お
よび265にはともにデータ2G2が生じているため、
中間端子261および265は冗長となる。N スケーリング回路270は複素データを一倍し、実数部
および虚数部を単に1ビツト右にシフトする。
中間端子262に与えられた複素デーー
1夕2G,は、スケーラ2701によりΣ
倍され、式(5)で所望の複素中間データG1を複素中
間データ出力端子281に伝える。
同様に、複素中間データ出力端子280,282および
283には、式(5)で得られた所望の複素中間データ
G。,G3およびG2が出力される。第2図において用
いた共役複素数計算回路、複素加算回路および複素乗算
回路の一例を第3図に示す。
第3図において参照数字300は共役複素数計算回路を
示し、参照数字400は複素加算回路を示し、参照数字
500は複素乗算回路を示す。まず、共役複素数計算回
路300について説明する。参照数字301は複素デー
タの実数部入力端子、参照数字302は複素データの虚
数部入力端子、参照数字303は複素データの実数部出
力端子および参照数字304は複素データの虚数部出力
端子をそれぞれ表わす。また、極性反転回路は参照数字
350で表わされている。複素数A=AR−F−JAI
の実数部ARが共役複素数計算回路300の端子301
へ、虚数部AIが端子302へ入力された場合、実数部
出力端子303にはARが、虚数部出力端子304には
極性反転回路350により極性が反転された虚数部A1
、つまり、一AIが出力され、結局、A=AZ−JAI
が実行されたことになる。次に、複素加算回路400に
ついて説明する。
参照数字401および402はそれぞれ複素被加算数の
実数部入力端子および虚数部入力端子を示し、参照数字
403および404はそれぞれ複素加算数の実数部入力
端子および虚数部入力端子を示す。参照数字405およ
び406は複素出力数の実数部出力端子および虚数部出
力端子をそれぞれ表わす。参照数字450および460
は加算回路である。ここで、複素被加算数Aおよび複素
加算数BをそれぞれA=AR+JAIおよび複素加算数
B=BR+JBIとし、AR,AI,BRおよびB1が
それぞれ端子401,402,403および404に加
えられると、加算回路450にはARとBRが入力され
出力端子405にはAR+BRが現われる。
また、加算回路460にはAIとB1が入力され、出力
端子406にはAI+BIが現われる。従つて、出力複
素数をC=CR+JClとすれば、C=CR+JCI=
(AR+BR)+j(AI+BI)となり、2つの複素
数が加算されたことになる。なお、複素加算回路400
の加算回路450および460を通常の減算回路に置換
すれば複素減算回路となる。
次に、複素乗算回路500について説明する。
参照数字501および502はそれぞれ複素被乗数実数
部入力端子および虚数部入力端子を示す。参照数字50
3および504はそれぞれ複素乗数実数部入力端子およ
び虚数部入力端子である。参照数字505,506はそ
れぞれ複素積実数部出力端子及び虚数部出力端子である
。参照数字530,540,550,560は通常の乗
算回路、570は減算回路、580は加算回路である。
いま、複素被乗数をA=AR−F−JAI..複素乗数
をB=BR+JBIとして、前記端子501,502,
503および504にそれぞれAR,AI,BRおよび
BIを入力すれば、乗算器530は被乗数AR,乗数B
Rより積AR,BRを出力し、乗算器540は被乗数A
I、乗数BIより積AI,BIを出力し、乗算器550
は被乗数A1、乗数BRより積AI・BRを出力し、ま
た、乗算器560は被乗数ARl乗数BIより積ARi
BIを出力する。
従つて、減算器570は乗算器530の出力AR,BR
から乗算器540の出力AI,BIを減算し、(AR.
BR−AI.BI)なる値を端子505に出力する。
また、加算器580は乗算器550の出力AI,BRと
乗算器560の出力AR,BIとを加算し、(AI.B
R+AR.BI)なる値を端子506に生じる。従つて
、出力複素数をC=CR+JCIとすれば、C=CR+
JCI=(AR−BR−AI−BI)+j(AI・BR
+AI−BI)AXBとなり、A,B二つの複素数の積
が得られる。
以上のように、第1図の前処理回路11が構成され、動
作する。ところで、第2図のスケーリング回路270の
位置は共役偶対称抽出回路210と共役偶対称・奇対称
分離回路230との間に置いても、また、N共役偶対称
・奇対称分離回路230と一点中間データ結合回路25
0との間に置いても、複素中間データ出力端子280〜
283には所望の信号が得られる。
以上の回路構成はN点離散的フーリエ変換の実数部のみ
を求める回路構成であつたが、式(7うおよび式(のを
実現する回路も以下のように、第2図とはぼ同じ回路構
成によつて実現できる。
式(7うを求める回路を共役奇対称抽出回路と称すると
、本回路は共役偶対称抽出回路(第2図の210)に含
まれる複素加算回路を全て複素減算回路に置換すること
によつて構成できる。N 式(5りを求める回路は第2図の一点中間データ結合回
路250に相当し、中間端子241,243および24
5につづく複素乗算器2500,2501および250
2をそれぞれ中間端子240,242および244側に
移すことと、中間端子241,243および245に与
えられたデ―夕は−jを乗することとおよび複素減算回
路2530〜2532の減算入力端子と被減算入力端子
とを置換することで実現できる。
デ「夕に−jを乗することは、データの虚数部と実数部
を各各入れ換え、新しく虚数部となる値に対して、極性
を反転するだけでよく複素乗算回路500は不要である
。第2図で、複素中間データ出力端子261および26
5は冗長なものであるが、このことは、式(5)のG。
およびG2を求めるための(第2図における)回路が簡
単化できることを示すものである。式(11)において
、GOを求めると、次の式(20)が得られる。ただし
、ここでF(7)MOdulONの性質、ち、FO=F
Nを用いている。
N 同様に式(11)にk=−を代入すると、(21)が得
られる。
すなわ 次の式 第2図の場合、つまりN−8の場合、式(20)から複
素データ入力端子200および201から複素中間デー
タ出力端子280に至るデータG。
を求める回路は複素データ入力端子200および201
に加えられた複素データの実部同志の和″と差をそれぞ
れ複素中間データ出力端子280の実部および虚部とす
る回路で実現でき、第2図の回路構成に比べて大幅に簡
単化される。また、式(21)から、複素データ人力端
子206および207から複素中間データ出力端子28
3に至るデータG,を求める回路は、複素データ人力端
子206に加えられた複素データを共役複素数計算回路
を通した後、複素データ入力端子207に加えられた複
素データと複素加算回路により和を取つて複素中間デー
タ出力端子283に与える回路で実現でき、やはり、第
2図の構成に比べて大幅な回路の簡単化が図れる。式(
5)において、GO,G讐以外のGlを求める径路も共
役偶対称抽出回路210と共役偶対称・奇対称分離回路
230の一部を重ね合わせることにより少々簡単化でき
る。
式(6)を計算するにあたり、式(7)で計算されるN
Hi(1=0,1,・・・.i)のうち後半部のHj(
j−λ,冫+1,・・・,鈴)(ま必ず共役複素数をと
* . NNNられ、Hj(j=−4,了+1,・・・
,i)として利用されている。
このため、式(7)を計算する回路である共役偶対称抽
出回路210において、Hj(j=冫,冫+1,・・・
,貿)を計算する部分をHlj(JNNN− 一+1
・・・ −)を計算するように変更すれC45′2ば、
式(6)を演算する共役偶対称・奇対称分離回路230
では、共役複素数を作る必要がなくなる。
さらに、共役偶対称抽出回路210において、上.
. NNN記のようにHj(j−了,了+1,・・
・・・・,内)を計算する部分を司(j=冫,吟+1,
・・・・・・,畳)を計算するように変更するにあたり
、次の式(22)が成立している。
このため、データF2およびFN−1からデータHiを
求めるのも、また、データHτを求めるのも、ともに一
回の複素共役をとる演算と、一回の加算とで得られる。
従つて、式(7)を計算する共役偶対称抽出回路210
の複雑さはこのような変更に対して影響を受けない。上
記第2図の構成に対する変形の説明から、複素データ入
力端子204および205から共役複素数計算回路23
01の出力に至る部分は、以下のように共役複素数計算
回路が1つ省略できる。
ずなわちこの場合、共役複素数計算回路の位置を複素人
力データ端子205と複素加算回路2113との間から
複素人力データ端子204と複素加算回路2113との
間へ移すことにより共役複素数計算回路2301が省略
される。以上のように回路構成を簡単化しても第2図の
複素中間データ出力端子280〜283に、式(5)に
よる所望の中間データGi(1=0〜3)を得ることが
できる。
また、いままではNを4の倍数として論じたが、NNが
2の倍数であつてもよい。
この場合、−が奇0 ゝ2数となるため、式(5
)および式(6)の添数K,lの打NNち切りが一では
なく、(−一1)/2となるが、4 ゝ 2
このことは式(8)から式(19)までの各式において
添数の打ち切りが多少異なつてくるだけで、本質的な部
分には影響を与えない。
たマし、この場合は、式(5)におけるG平が生じない
ため、先に述べた第2図の回路構成の式(21)を利用
した簡単化が行なえない。以上のようにN点複素データ
の離散的フーリエ変換の実数部もしくは虚数部のみを必
要とする場合、N点の複素データに対し簡単な前処理を
施すNことにより一点離散的フーリエ変換回路13を利
用できる。
従つて、本発明の特徴の部分でも触れたように、所要総
乗算数で比較して、前処理を行なわず、N点の離散的フ
ーリエ変換回路を利用した場合に比べて約1/4、同様
にN点の高速]フーリエ変換回路を利用した場合に比べ
て一となる。
従つて、デイジタルシステムの演算速度は総乗算回数に
比例するため、本発明を利用すると、それぞれ4倍およ
び2倍の速度を達成しうる。また、演算速度を一定とす
るならば、デイジタル・システムの演算部の規模は総乗
算回数に逆比例するため、従来の装置と比べ大幅な規模
の縮少が望め、本発明の演算装置は小型化、低消費電力
化が計れ、大幅に廉価な演算装置となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すプロツク図、第2図は
第1図の前処理回路11の一例を示す図および第3図は
第2図の各回路を示す図である。 第1図において、参照数字100〜10N−1はN点複
素データ入力端子、参照数字11は前処理回路N参照数
字120〜12?−,は百点複素中間デNータ、参照数
字13は一点離散的フーリエ変ゝ ″゛゛ 2
換回路および参照数字140〜14繋−,および150
〜151はそれぞれ離散的フーリエ変換回路13の実数
部出力端子および虚数部出力端子をそれぞれ表わす。 第2図において、参照数字230は共役偶対称抽出回路
、参照数字230は共役偶N対称・奇対称分離回路、参
照数字250は5 ゝ ″゛゛
2点中間データ結合回路、参照数字
270はスケーリング回路、参照数字2100〜210
4,2300〜2302および2540〜2542は共
役複素数計算回路、参照数字2110〜2114,23
10〜2312および2520〜2522は複素加算回
路、参照数字2320〜2322および2530〜25
32は複素減算回路、参照数字2510〜2512は複
素乗算回路および参照数字2700〜2703はスケー
ラをそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 1 N点入力複素データから共役対称成分または共役奇
    対称成分を抽出する手段と前記共役対称成分または共役
    奇対称成分の前または後半分から共役対称成分と共役奇
    対称成分とを分離する手段と前記分離された共役対称成
    分および共役奇対称成分の前または後半分の一方の成分
    に複素変調を行なつた結果に前記複素変調されない他の
    成分を加算しかつ前記結果から前記複素変調されない他
    の成分を減算する手段と前記減算結果の共役複素を取る
    手段とを有し前記N点複素データからN/2点複素中間
    データを発生する前処理回路と、前記前処理回路の出力
    を入力として供給されるN/2点離散的フーリエ変換回
    路とから構成され、N点入力複素データのN点離散的フ
    ーリエ変換の結果の実数部出力および虚数部出力のいず
    れか一方のみを前記N/2点離散的フーリエ変換回路の
    N/2実数部出力端子およびN/2虚数部出力端子の合
    計N出力端子に出力させることを特徴とするN点離散的
    フーリエ変換演算装置。
JP51120630A 1976-10-06 1976-10-06 N点離散的フ−リエ変換演算装置 Expired JPS597990B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP51120630A JPS597990B2 (ja) 1976-10-06 1976-10-06 N点離散的フ−リエ変換演算装置
US05/839,537 US4164021A (en) 1976-10-06 1977-10-05 2M-point discrete Fourier transform calculator comprising a pre-processor for twice performing extraction of conjugate symmetric and/or antisymmetric components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51120630A JPS597990B2 (ja) 1976-10-06 1976-10-06 N点離散的フ−リエ変換演算装置

Publications (2)

Publication Number Publication Date
JPS5345949A JPS5345949A (en) 1978-04-25
JPS597990B2 true JPS597990B2 (ja) 1984-02-22

Family

ID=14790969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51120630A Expired JPS597990B2 (ja) 1976-10-06 1976-10-06 N点離散的フ−リエ変換演算装置

Country Status (2)

Country Link
US (1) US4164021A (ja)
JP (1) JPS597990B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298950A (en) * 1979-10-12 1981-11-03 Westinghouse Electric Corp. Multipoint pipeline processor for computing the discrete fourier transform
GB2140600B (en) * 1983-05-04 1987-04-23 Victor Company Of Japan Computing device for fast fourier transform
US4689762A (en) * 1984-09-10 1987-08-25 Sanders Associates, Inc. Dynamically configurable fast Fourier transform butterfly circuit
GB2189631A (en) * 1986-04-23 1987-10-28 Stc Plc R f spectrum analysing receiver
GB8611180D0 (en) * 1986-05-08 1986-06-18 Secr Defence Signal transforming device
US4884247A (en) * 1987-03-09 1989-11-28 Mobil Oil Company Method of processing geophysical data to compensate for earth filter attenuation
US5303172A (en) * 1988-02-16 1994-04-12 Array Microsystems Pipelined combination and vector signal processor
EP0710915B1 (en) * 1994-11-07 2000-05-31 Alcatel Fast fourier transform dedicated processor
US6169723B1 (en) * 1997-07-02 2001-01-02 Telefonaktiebolaget Lm Ericsson Computationally efficient analysis and synthesis of real signals using discrete fourier transforms and inverse discrete fourier transforms
US5987005A (en) * 1997-07-02 1999-11-16 Telefonaktiebolaget Lm Ericsson Method and apparatus for efficient computation of discrete fourier transform (DFT) and inverse discrete fourier transform
US6327603B1 (en) * 1999-02-26 2001-12-04 Trw Inc. Digital channelizer having efficient architecture for presum discrete fourier transformation selectively of real or complex data and method of operation
US6909469B2 (en) * 1999-08-11 2005-06-21 Silicon Image, Inc. Interlace motion artifact detection using vertical frequency detection and analysis
WO2001033411A1 (en) * 1999-10-30 2001-05-10 Stmicroelectronics Asia Pacific Pte. Ltd. Fast modified discrete cosine transform method
US20080104158A1 (en) * 2006-10-25 2008-05-01 Arash Farhoodfar Implementation of adaptive filters of reduced complexity
US9981233B2 (en) 2015-07-24 2018-05-29 Phillip Phung-I HO Portable mixer and dispenser for multi-component substances

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2147770B1 (ja) * 1971-04-27 1974-06-21 Thomson Csf
FR2303326A1 (fr) * 1975-03-05 1976-10-01 Trt Telecom Radio Electr Dispositif de calcul de transformee de fourier discrete

Also Published As

Publication number Publication date
JPS5345949A (en) 1978-04-25
US4164021A (en) 1979-08-07

Similar Documents

Publication Publication Date Title
JPS597990B2 (ja) N点離散的フ−リエ変換演算装置
US4999803A (en) Floating point arithmetic system and method
US5434809A (en) Method and apparatus for performing floating point arithmetic operation and rounding the result thereof
US5245564A (en) Apparatus for multiplying operands
US8166091B2 (en) Floating-point fused dot-product unit
JPH0612229A (ja) 乗累算回路
EP0128298B1 (en) Orthogonal transformer and apparatus operational thereby
Menon et al. Implementation of 24 Bit high speed floating point Vedic multiplier
JPH11306163A (ja) 積和演算装置
JPH01209530A (ja) 指数関数演算装置
KR100317767B1 (ko) 부동 소수점 2진 4 워드 포맷 승산 명령 유닛
CN114860193A (zh) 一种用于计算Power函数的硬件运算电路及数据处理方法
Gautam Resourceful fast discrete Hartley transform to replace discrete Fourier transform with implementation of DHT algorithm for VLSI architecture
JP2014229318A (ja) 関数モデルを純粋にハードウェア上で計算するモデル計算ユニット内での利用ためのfmaユニット
Barve et al. FPGA implementation of square and cube architecture using vedic mathematics
Ivie Some Macsyma programs for solving recurrence relations
US5430669A (en) Apparatus for finding the square root of a number
Sathya et al. Parallel multiplier-accumulator based on radix-2 modified Booth algorithm by using a VLSI architecture
JP2518532B2 (ja) 減算シフト型除算器
Vassalos et al. Combined SD-RNS constant multiplication
Cheepurupalli et al. High performance DIF-FFT using dissimilar partitioned LUT based Distributed Arithmetic
Bowlyn et al. A novel distributed arithmetic multiplierless approach for computing complex inner products
Menon et al. Vedic Mathematics Based Floating Point Multiplier Implementation for 24 Bit FFT Computation
JPH01300338A (ja) 浮動小数点乗算器
Ercegovac et al. Variable radix real and complex digit-recurrence division