JPS5975717A - Diagnosing device for ad converter - Google Patents

Diagnosing device for ad converter

Info

Publication number
JPS5975717A
JPS5975717A JP18593682A JP18593682A JPS5975717A JP S5975717 A JPS5975717 A JP S5975717A JP 18593682 A JP18593682 A JP 18593682A JP 18593682 A JP18593682 A JP 18593682A JP S5975717 A JPS5975717 A JP S5975717A
Authority
JP
Japan
Prior art keywords
converter
signal
reference voltage
comparator
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18593682A
Other languages
Japanese (ja)
Inventor
Shinya Sekine
関根 信也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18593682A priority Critical patent/JPS5975717A/en
Publication of JPS5975717A publication Critical patent/JPS5975717A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PURPOSE:To detect abnormality and a fault speedily by converting a digital signal obtained by applying the 1st reference voltag to an AD converter into an analog signal, and detecting whether the signal is between the 2nd and the 3rd reference voltages or not through a comparing circuit. CONSTITUTION:A timing circuit 3 generates a switch driving signal 14 shown in a figure (b) to supply a reference voltage V2 for checking to the AD converter 1. When the output signal of the AD converter 1 is inputted to a DA converter 2, the driving signal 14 is ceased and a driving signal 15 is generated as shown in a figure (f) to apply a reference voltage V3 to one input of a comparator 4; when it is ceased, a reference voltage V1 is applied again. Namely, the comparator 4 compares the output signal of the converter 2 with the reference voltages V1 and V3, and then V1 again as shown in a figure (g) during and before and after the generation of the driving signal 15. In this case, V1>V2>V3. If the converter 1 breads down and V3> the output signal of the converter 2>V1, the output signal of the comparator 4 is still at ''L'' or ''H'' and the breakdown is detected.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機に接続されるプロセス入出力装置の中で
、アナログ信号をディジタル信号に変換するAD変換器
の診断装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a diagnostic device for an AD converter that converts an analog signal into a digital signal among process input/output devices connected to a computer.

〔従来技術〕[Prior art]

プロセス入出力装置においては、各種のプロセス端末か
らのアナログ信号をディジタル信号に変換して計算機に
供給するAD変換器が内蔵されている。このAD変換器
は、通常、マルチプレクサを介して多数のアナログ信号
を時分割的に変換するように構成されている。このだめ
、1つのAD変換器が何等かの理由により異常、あるい
は故障状態となると、システム全体の故障を招くことも
ある。
A process input/output device has a built-in AD converter that converts analog signals from various process terminals into digital signals and supplies the digital signals to a computer. This AD converter is usually configured to time-divisionally convert a large number of analog signals via a multiplexer. Unfortunately, if one AD converter becomes abnormal or malfunctions for some reason, the entire system may fail.

縦来、このような故障の発生に対する修復は専ら専用技
術者によって行なわれてきた。ところが、直 システムの高機能および複雑化に伴い、尋問技術者にと
ってもその故障部位の発見が著しく困難になってきてお
り、その結果としてシステムの故障時間が長くなシ、信
頼性の低下を招いている。
Historically, repairs to such failures have been carried out exclusively by specialized engineers. However, as direct-direction systems become more sophisticated and complex, it has become extremely difficult for interrogation technicians to find faulty parts, resulting in longer system failure times and lower reliability. I'm there.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、AD変換器の異常あるいは故障を迅速
に検出して保守性を良好なものとし、システムの信頼性
の向上を図ることができるAD変換器の診断装置を提供
することにある。
An object of the present invention is to provide an AD converter diagnostic device that can quickly detect abnormalities or failures in the AD converter, improve maintainability, and improve system reliability. .

〔発明の概要〕[Summary of the invention]

本発明は、診断対象のAD変換器に対して第1の基準電
圧を印加し、この時得られるディジタル信号をさらにア
ナログ信号に変換し、このアナログ信号が第2および第
3の基準電圧の範囲内にあるか範囲外にあるかを比較回
路にょシ検出し、範囲外にあるときには発光ダイオード
等の表示器により故障状態の警報を行うようにしたもの
である。
The present invention applies a first reference voltage to an AD converter to be diagnosed, further converts the digital signal obtained at this time into an analog signal, and converts the analog signal into a range of second and third reference voltages. A comparator circuit detects whether it is within or outside the range, and if it is outside the range, a display such as a light emitting diode issues a warning of a failure state.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の一実施例を示す回路図であシ、第2図
は各部の入出力信号を示す波形図である。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a waveform diagram showing input and output signals of each part.

甘ず、通常のAD変換動作について説明すると、AD変
換器1は入力信号ライン13にアナログ信号(電圧信号
)が加えられるとディジタル信号への変換動作を行ない
、これが完了すると、ゲート回路7を介してデータバス
19に2進ディジタル信号を出力する データバス19
は 2o・・1川・2′′のビットから成シ、一般的に
は10ビツト〜12ピツトで構成される。なお、AD変
換器1は計算機側から与えられるAD変換スタート信号
Jよって変換動作を開始し、変換動作が完了するとAD
変換完了信号を計算機側に与える。すると、計算機側か
ら読取り信号READが発生され、この信号READに
よりゲート回路7が開き、AD変換器J、の出力信号が
データバス19に送出される。
To briefly explain the normal AD conversion operation, when an analog signal (voltage signal) is applied to the input signal line 13, the AD converter 1 converts it into a digital signal. Data bus 19 outputs a binary digital signal to data bus 19.
is made up of 20, 1, and 2'' bits, and generally consists of 10 to 12 pits. Note that the AD converter 1 starts the conversion operation in response to the AD conversion start signal J given from the computer side, and when the conversion operation is completed, the AD
Give a conversion completion signal to the computer side. Then, a read signal READ is generated from the computer side, the gate circuit 7 is opened by this signal READ, and the output signal of the AD converter J is sent to the data bus 19.

この場合、AD変換器10入力にはマルチプレクサが特
続され、多数のアナログ信号が時分割的にディジタル信
号に変換される。
In this case, a multiplexer is connected to the input of the AD converter 10, and a large number of analog signals are converted into digital signals in a time-division manner.

次に、診断動作について説明する。この診断動作は、差
率電圧発生器6.DA′に換器、比較器4.異常検出用
フリップフロップ5.タイミング回路3を用いて通常の
変換動作の空時間を利用して行なわれる。
Next, the diagnostic operation will be explained. This diagnostic operation is carried out by the differential ratio voltage generator 6. Converter to DA', comparator 4. Flip-flop for abnormality detection 5. The timing circuit 3 is used to perform the conversion using the idle time of the normal conversion operation.

今ここで通常のAD変換動作の空時間となり、第2図(
a)に示すような診断時間Tが与えられたとすると、タ
イミング回路3から第2図(b)に示すようなスイッチ
駆動信号14が発生されてスイッチ8が閉じ、このスイ
ッチ8を介してAD変換器1の入力ライン13にチェッ
ク用の基準電圧V2が供給される。この後、第2図(C
)に示すようなAD変換スタート信号16がタイミング
回路3から発生されてAD変換器1に印加される。これ
にょシ、AD変換器1は第2図(d)に示すように基準
電圧V2の変換動作を開始し、を時間後にAD変換完了
信号を送出する。
Now there is idle time for normal AD conversion operation, as shown in Figure 2 (
Assuming that a diagnostic time T as shown in a) is given, the timing circuit 3 generates a switch drive signal 14 as shown in FIG. A reference voltage V2 for checking is supplied to the input line 13 of the device 1. After this, Figure 2 (C
) is generated from the timing circuit 3 and applied to the AD converter 1. At this point, the AD converter 1 starts converting the reference voltage V2 as shown in FIG. 2(d), and sends out an AD conversion completion signal after a period of time.

ADi換器1の出力信号(2進ディジタル信号)は、D
A変換器2に供給され、第2図(e)に示すようなタイ
ミングでタイミング回路3から発生されるDA変換スタ
ート信号17により取込まれてホールドされ、この後ア
ナログ信号に変換される。
The output signal (binary digital signal) of the ADi converter 1 is D
The signal is supplied to the A converter 2, taken in and held by the DA conversion start signal 17 generated from the timing circuit 3 at the timing shown in FIG. 2(e), and then converted into an analog signal.

このアナログ信号は比較器4の(イ)入力に供給される
This analog signal is supplied to the (a) input of the comparator 4.

一方、AD変換器1の出力信号がDA変換器2に取込ま
れると、スイッチ駆動信号14は停止され、この後所定
幅のスイッチ駆動信号15が第2図(f)に示すような
タイミングで発生されてスイッチ9が切換えられる。こ
れにより、比較器4の(ハ)入力には、はじめに基準電
圧V1が加わっていたのであるが、スイッチ駆動信号1
5が発生することにより基準電圧V3が印加され、さら
に駆動信号15の停止により再び基準電圧vlが印加さ
れるようになる。
On the other hand, when the output signal of the AD converter 1 is taken into the DA converter 2, the switch drive signal 14 is stopped, and after that, the switch drive signal 15 with a predetermined width is generated at the timing shown in FIG. 2(f). is generated and the switch 9 is switched. As a result, the reference voltage V1 was initially applied to the (c) input of the comparator 4, but the switch drive signal 1
5 is generated, the reference voltage V3 is applied, and furthermore, when the drive signal 15 is stopped, the reference voltage Vl is applied again.

すなわち、比較器4においてはスイッチ駆動信号15の
発生中とその前後のタイミングにおいて、第2図(g)
に示すように、DA変換器2の出力信号と基準電圧V1
とが比較され、次にDA変換器2の出力信号と基準電圧
v3 とが比較され、次にDA変換器2の出力信号と基
準電圧Vlとが再び比較される。
That is, in the comparator 4, during the generation of the switch drive signal 15 and at timings before and after that, the comparator 4 generates the signal shown in FIG. 2(g).
As shown in , the output signal of the DA converter 2 and the reference voltage V1
Next, the output signal of the DA converter 2 and the reference voltage V3 are compared, and then the output signal of the DA converter 2 and the reference voltage V1 are compared again.

基準電圧V、、V2.V3は、V 1 > V 2 >
 V 3の関係に設定されている。従って、上記のよう
な比較動作により、比較器4からは第2図(11)に示
すように、+1 LII→″H′″→″L nに変化す
る比較出力信号が発生される。
Reference voltages V,, V2. V3 is V 1 > V 2 >
The relationship is set to V3. Therefore, by the comparison operation as described above, the comparator 4 generates a comparison output signal which changes from +1 LII to "H'" to "Ln" as shown in FIG. 2 (11).

この比較出力信号はフリップフロップ5のトリガ入力に
印加される。フリップフロップ5は、トリガ入力の信号
が” H”からL I+になる時に、D端子の信号を取
込んで出力するタイプのもので、ここでのD端子は接地
されている。従って、トリガ入力が”H”から”L”に
変化すると、Q出力はI、 I+に変化する。この場合
、フリップフロップ5は第2図(i)に示すようなタイ
ミングでタイミング回路3から発生されるセット信号1
8により予めセットされている。
This comparison output signal is applied to the trigger input of flip-flop 5. The flip-flop 5 is of a type that takes in and outputs the signal at the D terminal when the trigger input signal changes from "H" to LI+, and the D terminal here is grounded. Therefore, when the trigger input changes from "H" to "L", the Q output changes to I, I+. In this case, the flip-flop 5 receives the set signal 1 generated from the timing circuit 3 at the timing shown in FIG. 2(i).
8 is preset.

従って、AD変換器1およびDA変換器2の変換動作が
正常であれば、フリップフロップ5は比較器4から出力
される比較出力信号のH′”から++ I、 11にな
るタイミングで必ずリセット状態となる。
Therefore, if the conversion operations of the AD converter 1 and the DA converter 2 are normal, the flip-flop 5 is always in the reset state at the timing when the comparison output signal output from the comparator 4 changes from H''' to ++I, 11. becomes.

しかし、AD変換器1に故障が発生し、DA変換器2の
出力信号が、基準電圧v3より小さくなった場合、ある
いは基準電圧V1より大きくなった場合には、比較器4
の比較出力信号は“L ” tたは”HIIになったま
まとなる。このため フリップフロップ5をリセットす
ることができなくなる。
However, if a failure occurs in the AD converter 1 and the output signal of the DA converter 2 becomes smaller than the reference voltage v3 or becomes larger than the reference voltage V1, the comparator 4
The comparison output signal remains at "L"t or "HII".Therefore, the flip-flop 5 cannot be reset.

このフリップフロップ5のQ出力は発光ダイオード12
に供給されている。従って、フリップフロップ5がリセ
ットされなくなると、発光ダイオード12は連続点灯状
態となり、これにより警報が発せられる。
The Q output of this flip-flop 5 is the light emitting diode 12
is supplied to. Therefore, when the flip-flop 5 is no longer reset, the light emitting diode 12 becomes continuously lit, and an alarm is issued.

一方、フリップフロップ5のQ出力はゲート回路7を介
してデータバス19の2″+1ビツトの信号線を通じて
計算機側にアラームメツセージとして取込まれる。
On the other hand, the Q output of the flip-flop 5 is taken in as an alarm message to the computer side via the gate circuit 7 and the 2''+1 bit signal line of the data bus 19.

従って、この実施例ではアラームメツセージと発光ダイ
オード12の点灯という双方の手段によシ、どの回路系
に故障が発生しているかを直ちに知ることができる。
Therefore, in this embodiment, by both the alarm message and the lighting of the light emitting diode 12, it is possible to immediately know in which circuit system a failure has occurred.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように本発明によれば、AD変
換器の故障を直ちに知ることができ、保守が極めて良好
になると共に、故障時間の短縮を図れ、この結果、シス
テムの信頼性音大きく高めることができるという効果が
ある。
As is clear from the above description, according to the present invention, failures in AD converters can be immediately known, maintenance is extremely easy, and failure time can be shortened. It has the effect of increasing

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は実施
例における各部の信号を示す波形図である。 1・・・AD変換器、2・・・DA変換器、3・・・タ
イミング回路、4・・・比較器、5・・・フリップフロ
ップ、6・・・基準電圧発生器、12・・・発光ダイオ
ード。 第1m t9 ↑ へZ囮
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram showing signals at various parts in the embodiment. DESCRIPTION OF SYMBOLS 1... AD converter, 2... DA converter, 3... Timing circuit, 4... Comparator, 5... Flip-flop, 6... Reference voltage generator, 12... light emitting diode. 1st m t9 ↑ Z decoy

Claims (1)

【特許請求の範囲】[Claims] 1、診断対象のAD変換器に対し第1の基準電圧を印加
する第1の電圧発生回路と、上記AD変換器から出力さ
れるディジタル信号をアナログ信号に変換するDA変換
器と、第2および第3の基準電圧を時分割的に発生する
第2の電圧発生回路と、上記DA変換器から出力される
アナログ信号値と上記第2および第3の基準電圧値とを
時分割的に比較し、上記アナログ信号値が第2および第
3の基準電圧の範囲外にあるとき警報を発生する比較回
路とを備えたAD変換器の診断装置。
1. A first voltage generation circuit that applies a first reference voltage to the AD converter to be diagnosed; a DA converter that converts the digital signal output from the AD converter into an analog signal; A second voltage generation circuit that generates a third reference voltage in a time-division manner compares the analog signal value output from the DA converter with the second and third reference voltage values in a time-division manner. and a comparison circuit that generates an alarm when the analog signal value is outside the range of the second and third reference voltages.
JP18593682A 1982-10-25 1982-10-25 Diagnosing device for ad converter Pending JPS5975717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18593682A JPS5975717A (en) 1982-10-25 1982-10-25 Diagnosing device for ad converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18593682A JPS5975717A (en) 1982-10-25 1982-10-25 Diagnosing device for ad converter

Publications (1)

Publication Number Publication Date
JPS5975717A true JPS5975717A (en) 1984-04-28

Family

ID=16179469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18593682A Pending JPS5975717A (en) 1982-10-25 1982-10-25 Diagnosing device for ad converter

Country Status (1)

Country Link
JP (1) JPS5975717A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265516U (en) * 1985-10-16 1987-04-23
FR2784193A1 (en) * 1998-10-05 2000-04-07 Texas Instruments France Real time automatic fault testing in analogue-to-digital converters used in automobile engine and transmission control systems
EP1394558A1 (en) * 2002-08-26 2004-03-03 Alcatel Device for safety testing an analog-to-digital converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5573134A (en) * 1978-11-27 1980-06-02 Mitsubishi Electric Corp Analog/digital converter with check function

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5573134A (en) * 1978-11-27 1980-06-02 Mitsubishi Electric Corp Analog/digital converter with check function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265516U (en) * 1985-10-16 1987-04-23
FR2784193A1 (en) * 1998-10-05 2000-04-07 Texas Instruments France Real time automatic fault testing in analogue-to-digital converters used in automobile engine and transmission control systems
EP1394558A1 (en) * 2002-08-26 2004-03-03 Alcatel Device for safety testing an analog-to-digital converter

Similar Documents

Publication Publication Date Title
KR100296984B1 (en) Monitoring System For Electronic Control System
CN104101798A (en) Method for detecting or predicting an electrical fault
US4692691A (en) Test system for keyboard interface circuit
JPS5975717A (en) Diagnosing device for ad converter
KR20050116873A (en) Control circuit for detecting trigger pulse in railway switching element relay
JPS58136263A (en) Trouble diagnosing device for thyristor bulb
JPS60216387A (en) Fluorescent indicator tube display unit
SU1589278A1 (en) Signature analyzer
SU565295A1 (en) Information output device
JPS6379121A (en) Clock distribution system
JPS6363867B2 (en)
SU1277118A1 (en) Device for checking logic units
SU1336037A1 (en) Electric wiring checking device
SU1730647A1 (en) Printing device
JPS62104474A (en) Redundancy thyristor valve defect diagnosing system
SU1048578A1 (en) Device for checking signal sources
SU911531A1 (en) System for testing and diagnosis of digital units
JPS5986475A (en) Defect diagnosing device for thyristor bulb
SU1126976A1 (en) Device for checking analog computing units
SU1149261A1 (en) Device for checking optimum fibonacci p-codes
JPH02168879A (en) Fault detector for fan
JPS58136230A (en) Trouble diagnosing device for thyristor bulb
JPS6337577B2 (en)
JPH0232589B2 (en)
SU813430A1 (en) Logic unit testing device