JPS5972745U - 厚膜ハイブリツド集積回路 - Google Patents

厚膜ハイブリツド集積回路

Info

Publication number
JPS5972745U
JPS5972745U JP12715582U JP12715582U JPS5972745U JP S5972745 U JPS5972745 U JP S5972745U JP 12715582 U JP12715582 U JP 12715582U JP 12715582 U JP12715582 U JP 12715582U JP S5972745 U JPS5972745 U JP S5972745U
Authority
JP
Japan
Prior art keywords
integrated circuit
thick film
hybrid integrated
film hybrid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12715582U
Other languages
English (en)
Inventor
悟 小紫
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP12715582U priority Critical patent/JPS5972745U/ja
Publication of JPS5972745U publication Critical patent/JPS5972745U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図及び第2図は従来の厚膜ハイブリッド集積回路の
斜視図、第3図は本考案の一実施例による厚膜ハイブリ
ッド集積回路の斜視図である。 図において、1は基材(基板)、4及び5はリード線で
ある。図中、同一符号は同−又は相当部分を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 基板の周辺に基板内回路の入出力信号を伝達するリード
    線を備えた厚膜ハイブリッド集積回路において、このリ
    ード線間の配列間隔を基板の各辺内ては等間隔とすると
    ともに各辺ごとに異なる間隔としたことを特徴とする厚
    膜ハイブリッド集積回路。
JP12715582U 1982-08-21 1982-08-21 厚膜ハイブリツド集積回路 Pending JPS5972745U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12715582U JPS5972745U (ja) 1982-08-21 1982-08-21 厚膜ハイブリツド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12715582U JPS5972745U (ja) 1982-08-21 1982-08-21 厚膜ハイブリツド集積回路

Publications (1)

Publication Number Publication Date
JPS5972745U true JPS5972745U (ja) 1984-05-17

Family

ID=30288894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12715582U Pending JPS5972745U (ja) 1982-08-21 1982-08-21 厚膜ハイブリツド集積回路

Country Status (1)

Country Link
JP (1) JPS5972745U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109476A (ja) * 2003-09-26 2005-04-21 Agere Systems Inc 高速リード線へのトレース・アクセスを提供するパッケージ化集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619037B2 (ja) * 1973-11-07 1981-05-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619037B2 (ja) * 1973-11-07 1981-05-02

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109476A (ja) * 2003-09-26 2005-04-21 Agere Systems Inc 高速リード線へのトレース・アクセスを提供するパッケージ化集積回路

Similar Documents

Publication Publication Date Title
JPS5972745U (ja) 厚膜ハイブリツド集積回路
JPS5858342U (ja) 混成集積回路
JPS5877084U (ja) 回路基板
JPS5929052U (ja) 集積回路装置
JPS5993167U (ja) 連取式プリント基板
JPS58499U (ja) 半導体装置のキャリア
JPS59123369U (ja) 多基板実装装置
JPS60116266U (ja) 基板
JPS5827947U (ja) 混成集積回路装置
JPS5939940U (ja) 混成集積回路装置
JPS59127258U (ja) フレキシブルプリント基板
JPS6061742U (ja) 集積回路装置
JPS5983071U (ja) 印刷配線板
JPS60169860U (ja) 混成集積回路
JPS58105153U (ja) 混成集積回路
JPS59171350U (ja) 半導体素子の実装構造
JPS59121856U (ja) プリント基板
JPS6078158U (ja) 混成集積回路基板
JPS6071152U (ja) 半導体装置
JPS5834749U (ja) 混成集積回路
JPS59189250U (ja) 半導体素子の実装パツケ−ジ
JPS58191651U (ja) 集積回路
JPS58164282U (ja) 電子回路装置
JPS5991795U (ja) プリント基板のノイズ防止構造
JPS59164238U (ja) 混成集積回路装置