JPS597154B2 - information storage device - Google Patents

information storage device

Info

Publication number
JPS597154B2
JPS597154B2 JP13223478A JP13223478A JPS597154B2 JP S597154 B2 JPS597154 B2 JP S597154B2 JP 13223478 A JP13223478 A JP 13223478A JP 13223478 A JP13223478 A JP 13223478A JP S597154 B2 JPS597154 B2 JP S597154B2
Authority
JP
Japan
Prior art keywords
magnetic bubble
signal
minor
circuit
coil drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13223478A
Other languages
Japanese (ja)
Other versions
JPS5558886A (en
Inventor
晟吉 竹内
直樹 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13223478A priority Critical patent/JPS597154B2/en
Publication of JPS5558886A publication Critical patent/JPS5558886A/en
Publication of JPS597154B2 publication Critical patent/JPS597154B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は情報蓄積装置に関し、詳しくは、所望の音声基
本時間長で情報を読出すことのできる磁気バブルメモリ
チップを用いた音声応答用情報蓄積装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information storage device, and more particularly to an information storage device for voice response using a magnetic bubble memory chip that can read information at a desired basic voice time length.

時分割多重応答方式の音声応答装置では、全音声情報を
情報蓄積装置から読出し、音声の基本時間長毎に全音声
データを音声編集部に与え、音声編集部で応答に必要な
音声情報を選択する。
In a time division multiple response type voice response device, all voice information is read from the information storage device, all voice data is given to the voice editing section for each basic time length of voice, and the voice editing section selects the voice information necessary for the response. do.

このような音声応答装置に磁気バブルメモリチップを用
いた従来の情報蓄積装置を適用する場合、基本時間長は
磁気バブルメモリチップの容量により固定されてしまい
、所望の基本時間長を設定することができないという欠
点があつた。第1図は従来のこの種の情報蓄積装置のブ
ロック図を示す。
When applying a conventional information storage device using a magnetic bubble memory chip to such a voice response device, the basic time length is fixed by the capacity of the magnetic bubble memory chip, making it impossible to set the desired basic time length. The drawback was that I couldn't do it. FIG. 1 shows a block diagram of a conventional information storage device of this type.

図中、1はメージヤマイナループ方式をとる磁気バブル
ユニットで、音声情報が蓄積される。2は磁気バブルユ
ニット1のバブル駆動や読書きを制御する磁気バブルユ
ニット制御回路で、クロックパルス発生回路3と磁気バ
ブル読書制御回路4に大別される。
In the figure, reference numeral 1 denotes a magnetic bubble unit that uses a magia-minor-loop system and stores audio information. Reference numeral 2 denotes a magnetic bubble unit control circuit that controls bubble driving, reading and writing of the magnetic bubble unit 1, and is roughly divided into a clock pulse generation circuit 3 and a magnetic bubble reading and writing control circuit 4.

5は音声データ線、6はタイミング信号線、Tは磁気バ
ブル起動信号線、8はアドレス線、9は磁気バブル制御
命令線、10はコイル、駆動信号線、11は磁気バブル
読書・ 信号線である。
5 is the audio data line, 6 is the timing signal line, T is the magnetic bubble activation signal line, 8 is the address line, 9 is the magnetic bubble control command line, 10 is the coil, drive signal line, and 11 is the magnetic bubble read/signal line. be.

第2図は第1図の磁気バブルユニット1に用いられるメ
ージヤマイナループ方式の64Kb磁気バブルメモリチ
ップ(マイナループ数132、マイナループビツト数5
35b)メージヤループビ、ツト数534b)の構成図
であり、12はメージヤループ、13−1、13−2、
・・・・・・13−132はマイナループ、14はレプ
リケータ、15は読取増幅器、16は磁気バブル駆動磁
界の向きを示す矢印、17はマイナループ上の磁気バブ
ル転送方向を示す矢印、18はメージヤループ上の磁気
バブル転送方向を示す矢印、19はマイナループ上の磁
気バブルのビツト位置(白丸は空のビツト位置、黒丸は
情報のあるビツト位置を表わし、以下20についても同
様である)、20はメージヤループ上のビツト位置であ
る。
Figure 2 shows a 64Kb magnetic bubble memory chip (minor loop number: 132, minor loop bit number: 5) using the major minor loop method used in the magnetic bubble unit 1 of Figure 1.
35b) is a configuration diagram of the major loop, number 534b), 12 is the major loop, 13-1, 13-2,
...13-132 is a minor loop, 14 is a replicator, 15 is a read amplifier, 16 is an arrow indicating the direction of the magnetic bubble driving magnetic field, 17 is an arrow indicating the direction of magnetic bubble transfer on the minor loop, 18 is on the major loop 19 indicates the bit position of the magnetic bubble on the minor loop (white circles indicate empty bit positions, black circles indicate bit positions with information; the same applies to 20 below), 20 indicates the bit position of the magnetic bubble on the minor loop. is the bit position.

第3図は第2図に示す磁気バブルメモリチツプから音声
情報を読出す場合のタイムチヤートであり、21−1,
12−2,・・・・・・,21−535は磁気バブルユ
ニツト1から出力するデータプロツクである。
FIG. 3 is a time chart when audio information is read from the magnetic bubble memory chip shown in FIG.
12-2, . . . , 21-535 are data blocks output from the magnetic bubble unit 1.

情報読出し速度を上げるためには、ビツトはめ込み制御
、および位相制御が用いられるが、その場合、1データ
プロツク長のクロツク数(磁気バブル駆動磁界の回転周
期数)は次式で表わされる。こ\で、132はマイナル
ープ13の数である。
In order to increase the information read speed, bit insertion control and phase control are used. In this case, the number of clocks for one data block length (the number of rotation periods of the magnetic bubble driving magnetic field) is expressed by the following equation. Here, 132 is the number of minor loops 13.

2はメージヤループ12上の情報を2ビツト長に1ビツ
トの割合で記憶するため、2倍のクロツク数を必要とす
るための係数であり、4はメージヤループ上の空ビツト
のため、出力情報に4クロツク分のギヤツプができるこ
とを意味する。
2 is a coefficient because the information on the mager loop 12 is stored at a ratio of 1 bit to 2 bits long, so twice the number of clocks is required, and 4 is an empty bit on the mager loop, so the output information requires 4 clocks. This means that a gap can be created.

したがつて、第1図の磁気バブルユニツト1からは26
8クロツク毎にデータプロツク21が出力され、全音声
情報を出力するためには、結局、268クロツクX53
5=143380クロツク (2)必要である。
Therefore, from the magnetic bubble unit 1 in FIG.
Data block 21 is output every 8 clocks, and in order to output all the audio information, it takes 268 clocks x 53 clocks.
5=143380 clocks (2) Required.

これは回転磁界が100KHzの場合、の時間となり、
これが音声の基本時間長となる。
This is the time when the rotating magnetic field is 100KHz,
This is the basic duration of the audio.

ところで、第1図のような情報蓄積装置を音声応答装置
に用いる場合は、応答音声の自然性の点から、基本時間
長は1鴫度にすることが望ましい。したがつて、式(3
)の1.4338secの基本時間長をさらに短縮する
必要がある。しかし、第1図に示す磁気バブルを用いた
従来の情報蓄積装置では、所望の音声基本時間長を得る
ことができないという欠点がある。本発明は、情報蓄積
装置内の総情報を読出す時間、即ち、音声の基本時間長
が、磁気バブルメモリチツプの容量により固定されてし
まうという欠点を解決するため、磁気バブルユニツトの
コイル駆動周期を設定する回路、およびコイル駆動スタ
ート信号とコイルストツプ信号を送出する回転磁気制御
回路を設けることにより、マイナループ上の有効ビツト
数を必要に応じて自由に選び、もつて所望の基本時間長
をうることができるようにしたもので、以下図面につい
て詳細に説明する。
By the way, when the information storage device as shown in FIG. 1 is used as a voice response device, it is desirable to set the basic time length to 1 degree from the viewpoint of naturalness of the response voice. Therefore, the formula (3
) It is necessary to further shorten the basic time length of 1.4338 seconds. However, the conventional information storage device using magnetic bubbles shown in FIG. 1 has a drawback in that it is not possible to obtain a desired basic audio time length. The present invention solves the drawback that the time to read out the total information in the information storage device, that is, the basic time length of audio, is fixed by the capacity of the magnetic bubble memory chip. By providing a circuit for setting the coil drive start signal and a rotating magnetic control circuit for sending out the coil drive start signal and the coil stop signal, it is possible to freely select the effective number of bits on the minor loop as necessary, thereby obtaining the desired basic time length. The drawings will be explained in detail below.

第4図は本発明の一実施例のプロツク図である。図中、
磁気バブルユニツト1は磁気バブル記憶モジユール34
、コイル駆動回路35、チツプ駆動回路36、読取増幅
検出回路37より構成され、読取増幅検出回路37は音
声読取データ線31を通してデータ変換回路23と接続
されている。磁気バブル記憶モジユール34に用いられ
るメモリチツプは第2図で説明したように、マイナルー
プ数132、マイナループビツト数536b1メージヤ
ループビツト数534bであるとする。磁気バブルユニ
ツト制御回路22はクロツクパルス発生回路3、磁気バ
ブル読書制御回路24、回転磁界制御回路25、タイミ
ング設定回路26に大別される。磁気バブル読書制御回
路24はマイナアドレスカウンタ38、マイナアドレス
レジスタ39、マイナアドレス一致検出回路40、メー
ジヤアドレスカウンタ41、チツプ駆動制御回路42、
命令デコーダ43よりなる。28はコイル駆動信号線、
29は磁気バブル読書信号線、30はタイミング信号線
である。
FIG. 4 is a block diagram of one embodiment of the present invention. In the figure,
The magnetic bubble unit 1 includes a magnetic bubble storage module 34.
, a coil drive circuit 35, a chip drive circuit 36, and a read amplification detection circuit 37. The read amplification detection circuit 37 is connected to the data conversion circuit 23 through an audio read data line 31. As explained in FIG. 2, the memory chip used in the magnetic bubble storage module 34 has a number of minor loops of 132, a number of minor loop bits of 536b, and a number of major loop bits of 534b. The magnetic bubble unit control circuit 22 is roughly divided into a clock pulse generation circuit 3, a magnetic bubble read/write control circuit 24, a rotating magnetic field control circuit 25, and a timing setting circuit 26. The magnetic bubble read/write control circuit 24 includes a minor address counter 38, a minor address register 39, a minor address coincidence detection circuit 40, a major address counter 41, a chip drive control circuit 42,
It consists of an instruction decoder 43. 28 is a coil drive signal line,
29 is a magnetic bubble reading signal line, and 30 is a timing signal line.

33はマイナアドレスカウンタ線、44は磁気バブル起
動信号線を示し、アドレス線8、磁気バブル制御命令線
9、音声データ線32などは第1図と同じである。
33 is a minor address counter line, 44 is a magnetic bubble activation signal line, and the address line 8, magnetic bubble control command line 9, audio data line 32, etc. are the same as in FIG.

第5図は第4図の本発明の実施例に対応した情報のタイ
ムチヤートで、マイナループ上の535ビツトのうち5
28ビツトを有効ビツトとして用いる場合を示したもの
である。第5図において、45−1,45−2,・・・
・・・,45−528は音声読取データ線31上の音声
読出し情報のデータプロツク、46はメージヤループ上
の磁気バブルをマイナループ上にトランスフアインする
時間長、47はさらにその磁気バブルをスタート時のビ
ツト位置に戻すに要する時間、48は磁気バブルの停止
時間、49,50,51,52は音声データ線32土の
音声データプロツクを示す。次に筺A図の動作について
贈明する一タイミング設定回路26はクロツクパルス発
生回路3のクロツクを受信して磁気バブルユニツト1と
磁気バブルユニツト制御回路22で必要とする種々のタ
イミング信号を信号線30に出力する回路であるが、こ
の必要とするタイミング信号の周期はあらかじめ設定し
ておく。
FIG. 5 is a time chart of information corresponding to the embodiment of the present invention shown in FIG.
This shows a case where 28 bits are used as effective bits. In FIG. 5, 45-1, 45-2,...
. . , 45-528 is the data block of audio readout information on the audio readout data line 31, 46 is the time length for transferring the magnetic bubble on the major loop onto the minor loop, and 47 is the time length for transferring the magnetic bubble at the start time. The time required to return to the bit position, 48 is the stop time of the magnetic bubble, and 49, 50, 51, 52 are audio data blocks on the audio data line 32. Next, I will explain the operation of Figure A. The timing setting circuit 26 receives the clock from the clock pulse generation circuit 3 and sends various timing signals required by the magnetic bubble unit 1 and the magnetic bubble unit control circuit 22 to the signal line 30. The period of the required timing signal is set in advance.

外部からアドレス信号線8を通つてマイナアドレススタ
ート信号が磁気バブル読書制御回路24のマイナアドレ
スレジスタ39に加えられることにより、マイナアドレ
スレジスタ39の初期設定が行なわれる。回転磁界制御
回路25は、タイミング設定回路26からのタイミング
信号を受信して、マイナアドレスカウンタスタート信号
を信号線33によりマイナアドレスカウンタ38に送出
してマイナアドレスカウンタをスタートさせると同時に
、コイル駆動スタート信号とコイル駆動信号を信号線2
8により磁気バブルユニツト1のコイル駆動回路35へ
送出してコイルを駆動する。このようにして磁気バブル
記憶モジユール34の動作が開始され、その後、マイナ
アドレスカウンタ38の出力とマイナアドレスレジスタ
39の出力の一致をマイナアドレス一致検出回路40で
検出すると、メージヤアドレスカウンタ41をスタート
させると\もに、チツプ駆動制御回路42から磁気バブ
ル読書制御信号線29を経由して磁気バブルユニツト1
へトランスフアアウト信号が送信され、マイナループ上
のアドレス0の磁気バブルがメージヤループ上に移され
る。又、チツプ駆動制御回路42はメージヤアドレスカ
ウンタ41の出力によりチツプ駆動回路36と読取増幅
検出回路37を制御して、磁気バブル記憶モジユール3
4から音声情報を読取り、データ変換回路23へ送出す
る。マイナアドレスレジスタ39はトランスフアアウト
信号が送信されると、アドレス線8により更新され、つ
ぎのマイナアドレスカウンタ38との一致検出に備える
By applying a minor address start signal from the outside through the address signal line 8 to the minor address register 39 of the magnetic bubble read/write control circuit 24, the minor address register 39 is initialized. The rotating magnetic field control circuit 25 receives the timing signal from the timing setting circuit 26, sends a minor address counter start signal to the minor address counter 38 via the signal line 33, starts the minor address counter, and simultaneously starts the coil drive. Signal and coil drive signal to signal line 2
8 to the coil drive circuit 35 of the magnetic bubble unit 1 to drive the coil. In this way, the operation of the magnetic bubble storage module 34 is started, and then, when the minor address coincidence detection circuit 40 detects a coincidence between the output of the minor address counter 38 and the output of the minor address register 39, the major address counter 41 is started. Then, the magnetic bubble unit 1 is connected from the chip drive control circuit 42 via the magnetic bubble read/write control signal line 29.
A transfer out signal is sent to the major loop, and the magnetic bubble at address 0 on the minor loop is transferred onto the major loop. Further, the chip drive control circuit 42 controls the chip drive circuit 36 and the read amplification detection circuit 37 based on the output of the major address counter 41, and controls the magnetic bubble storage module 3.
4 and sends it to the data conversion circuit 23. When the transfer out signal is transmitted, the minor address register 39 is updated by the address line 8 in preparation for the next match detection with the minor address counter 38.

このようにして磁気バブル読書制御回路24は、タイミ
ング信号の268クロツク毎に繰り返してトランスフア
アウト信号を磁気バブル読書制御線29を経由して、磁
気バブルユニツト1へ送出する。更に磁気バブル読書制
御回路24は、535クロツク毎に磁気バブル読書制御
線29を経由して繰り返してトランスフアイン信号を磁
気バブルユニツト1へ送信し、メージヤループ上に移し
た磁気バブルをマイナループ上に戻す。このトランスフ
アアウト信号およびトランスフアイン信号を、あらかじ
めタイミング設定回路26で設定した音声の基本時間長
(例えば1.32sec)毎に528回(マイナループ
上の528ビツトを有効ビツトとして用いるとしている
ため)繰り返すことにより、第5図aに示すように、デ
ータプロツク45−1〜45−528がデータ変換回路
23へ送出される。トランスフアアウト、トランスフア
インを528回繰り返すと、回転磁界制御回路25はマ
イナアドレスカウンタストツプ信号をマイナアドレスカ
ウンタ38へ、コイル駆動ストツプ信号をコイル駆動信
号線28を経由してコイル駆動回路35へ送信し、マイ
ナアドレスカウンタ38およびコイル駆動回路35の動
作を一時ストツプさせる。その後は、マイナアドレスレ
ジスタ39を再び初期設定すると\もに、回転磁界制御
回路25は、設定された音声基本時間長1.32S鴫に
、マイナアドレスカウンタスタート信号とコイル駆動ス
タート信号等を送出し、上述の動作を繰り返すことにな
る。データ変換回路23は磁気バブルユニツト1から送
出された音声情報を所望の音声情報形式(例えば第5図
bの音声情報)に変換して外部へ送出する。第5図bは
各単語の1フレーム=10msec分の情報が時分割に
出力される様子を示したものである。以上の説明では、
マイナループ上の有効ビツト数は528としたが、これ
は、マイナループの最大ビツト数535以下ならば必要
に応じて自由に選ぶことができる。また、第5図aの磁
気バブル停止時間48は必要に応じて伸縮することがで
きる。したがつて、例えば基本時間長0.8secとす
ることもできる。本発明の実施例として、第4図ではタ
イミング設定回路26および回転磁界制御回路25の両
者を有する場合について示したが、これらのいずれか一
方を除いた構成も可能である。
In this way, the magnetic bubble read/write control circuit 24 repeatedly sends a transfer out signal to the magnetic bubble unit 1 via the magnetic bubble read/write control line 29 every 268 clocks of the timing signal. Further, the magnetic bubble read/write control circuit 24 repeatedly transmits a transfer signal to the magnetic bubble unit 1 via the magnetic bubble read/write control line 29 every 535 clocks, and returns the magnetic bubbles transferred onto the major loop onto the minor loop. These transfer-out signals and transfer-in signals are repeated 528 times (because 528 bits on the minor loop are used as valid bits) for each basic audio time length (for example, 1.32 seconds) set in advance by the timing setting circuit 26. As a result, data blocks 45-1 to 45-528 are sent to the data conversion circuit 23, as shown in FIG. 5a. After repeating transfer-out and transfer-in 528 times, the rotating magnetic field control circuit 25 sends a minor address counter stop signal to the minor address counter 38 and a coil drive stop signal to the coil drive circuit 35 via the coil drive signal line 28. The operation of the minor address counter 38 and the coil drive circuit 35 is temporarily stopped. Thereafter, the minor address register 39 is initialized again, and the rotating magnetic field control circuit 25 sends out a minor address counter start signal, a coil drive start signal, etc. to the set basic audio time length of 1.32S. , the above operation will be repeated. The data conversion circuit 23 converts the audio information sent from the magnetic bubble unit 1 into a desired audio information format (for example, the audio information shown in FIG. 5b) and sends it to the outside. FIG. 5b shows how information for one frame=10 msec of each word is output in a time-division manner. In the above explanation,
The number of effective bits on the minor loop was set to 528, but this can be freely selected as required as long as it is less than the maximum number of bits on the minor loop, 535. Also, the magnetic bubble stop time 48 in FIG. 5a can be expanded or contracted as needed. Therefore, for example, the basic time length can be set to 0.8 seconds. As an embodiment of the present invention, FIG. 4 shows a case in which both the timing setting circuit 26 and the rotating magnetic field control circuit 25 are included, but a configuration in which either one of these is excluded is also possible.

さらに、第4図の実施例では、磁気バブルユニツト制御
回路22が磁気バブルユニツト1を1台だけ制御する場
合を示したが、磁気バブルユニツト制御回路22が複数
台並置された磁気バブルユニツトを制御するという構成
も可能であることは以上の説明から明らかである。以上
説明したように、本発明の情報蓄積装置では、使用する
磁気バブルメモリチツプの容量により制限されることな
く、所望の音声基本時間長を設定することができるとい
う特長がある。
Further, in the embodiment shown in FIG. 4, the magnetic bubble unit control circuit 22 controls only one magnetic bubble unit 1, but the magnetic bubble unit control circuit 22 also controls a plurality of magnetic bubble units arranged in parallel. It is clear from the above explanation that a configuration in which this is the case is also possible. As explained above, the information storage device of the present invention has the advantage that a desired basic audio time length can be set without being limited by the capacity of the magnetic bubble memory chip used.

したがつて、音声の基本時間長毎に情報蓄積装置から全
音声情報を読み出して音声編集部に送出し、音声編集部
において必要な音声を選択する時分割多重応答方式の音
声応答装置に使用すれば、自然性の良くなるような基本
時間長を用いて設計することができるため、自然性の良
い応答メツセージを得ることができる。
Therefore, the present invention should be used in a time-division multiple response type voice response device that reads out all voice information from the information storage device for each basic time length of voice and sends it to the voice editing section, where the voice editing section selects the necessary voice. For example, since it is possible to design using a basic time length that provides good naturalness, a response message with good naturalness can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の情報蓄積装置のプロツク図、第2図は6
4Kb磁気バブルメモリチツプの構成図、第3図は従来
の情報蓄積装置を音声応答装置に用いた場合の出力音声
情報のタイムチヤートを示す図、第4図は本発明の一実
施例のプロツク図、第5図は第4図の情報蓄積装置から
出力される音声情報のタイムチヤートを示す図である。 1・・・・・・磁気バブルユニツト、3・・・・・・ク
ロツクパルス発生回路、22・・・・・・磁気バブルユ
ニツト制御回路、23・・・・・・データ変換回路、2
4・・・・・・磁気バブル読書制御回路、25・・・・
・・回転磁界制御回路、26・・・・・・タイミング設
定回路、34・・・・・・磁気バブル記憶モジユール、
35・・・・・・コイル駆動回路、36・・・・・・チ
ツプ,駆動回路、37・・・・・・読取増幅検出回路、
38・・・・・・マイナアドレスカウンタ、39・・・
・・・マイナアドレスレジスタ、40・・・・・・マイ
ナアドレス一致検出回路、41・・・・・・メージヤア
ドレスカウンタ、42・・・・・・チツプ駆動制御回路
Figure 1 is a block diagram of a conventional information storage device, and Figure 2 is a block diagram of a conventional information storage device.
A block diagram of a 4Kb magnetic bubble memory chip, FIG. 3 is a diagram showing a time chart of output audio information when a conventional information storage device is used as a voice response device, and FIG. 4 is a block diagram of an embodiment of the present invention. , FIG. 5 is a diagram showing a time chart of audio information output from the information storage device of FIG. 4. DESCRIPTION OF SYMBOLS 1... Magnetic bubble unit, 3... Clock pulse generation circuit, 22... Magnetic bubble unit control circuit, 23... Data conversion circuit, 2
4...Magnetic bubble reading control circuit, 25...
... Rotating magnetic field control circuit, 26 ... Timing setting circuit, 34 ... Magnetic bubble storage module,
35... Coil drive circuit, 36... Chip, drive circuit, 37... Read amplification detection circuit,
38... Minor address counter, 39...
... Minor address register, 40 ... Minor address coincidence detection circuit, 41 ... Major address counter, 42 ... Chip drive control circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 情報を蓄積する磁気バブルユニットと、前記磁気バ
ブルユニットの情報の読み書きを制御する磁気バブルユ
ニット制御部とを有するメージヤマイナループ方式の情
報蓄積装置であつて、前記磁気バブルユニット制御部は
、装置動作の時間関係の基礎となるクロックパルスを発
生するクロックパルス発生回路と、前記クロックパルス
発生回路の出力を受けて装置各部で必要とするタイミン
グ信号を設定するタイミング設定回路と、前記タイミン
グ信号を受信して、マイナアドレスカウンタスタート信
号、コイル駆動スタート信号、コイル駆動信号、マイナ
アドレスカウンタストツプ信号等を所望のタイミングで
繰り返し出力する回転磁界制御回路と、前記マイナアド
レスカウンタスタート信号あるいは前記マイナアドレス
カウンタストツプ信号と外部から加えられる磁気バブル
制御命令とを受信して、磁気バブル読書制御信号を出力
する磁気バブル読書制御回路とを具備しており、前記磁
気バブルユニットは前記磁気バブル読書制御信号と前記
コイル駆動スタート信号あるいは前記コイル駆動信号あ
るいはコイル駆動ストップ信号と前記タイミング信号と
を受信して、所望の基本時間長で情報を次々に送出する
ことを特徴とする情報蓄積装置。
1. An information storage device using a magia minor loop system, which includes a magnetic bubble unit that stores information, and a magnetic bubble unit control section that controls reading and writing of information in the magnetic bubble unit, wherein the magnetic bubble unit control section comprises: a clock pulse generation circuit that generates clock pulses that serve as the basis for the time relationship of device operation; a timing setting circuit that receives the output of the clock pulse generation circuit and sets timing signals necessary for each part of the device; and a timing setting circuit that sets timing signals required by each part of the device. a rotating magnetic field control circuit that receives and repeatedly outputs a minor address counter start signal, a coil drive start signal, a coil drive signal, a minor address counter stop signal, etc. at a desired timing, and the minor address counter start signal or the minor address. and a magnetic bubble reading control circuit that receives a counter stop signal and a magnetic bubble control command applied from the outside and outputs a magnetic bubble reading control signal, and the magnetic bubble unit receives the magnetic bubble reading control command. and the coil drive start signal or the coil drive signal or the coil drive stop signal and the timing signal, and transmits information one after another in a desired basic time length.
JP13223478A 1978-10-27 1978-10-27 information storage device Expired JPS597154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13223478A JPS597154B2 (en) 1978-10-27 1978-10-27 information storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13223478A JPS597154B2 (en) 1978-10-27 1978-10-27 information storage device

Publications (2)

Publication Number Publication Date
JPS5558886A JPS5558886A (en) 1980-05-01
JPS597154B2 true JPS597154B2 (en) 1984-02-16

Family

ID=15076496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13223478A Expired JPS597154B2 (en) 1978-10-27 1978-10-27 information storage device

Country Status (1)

Country Link
JP (1) JPS597154B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127840U (en) * 1984-07-25 1986-02-19 喜三郎 堀 Automatic extraction device for toothpaste

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127840U (en) * 1984-07-25 1986-02-19 喜三郎 堀 Automatic extraction device for toothpaste

Also Published As

Publication number Publication date
JPS5558886A (en) 1980-05-01

Similar Documents

Publication Publication Date Title
JP4615494B2 (en) Dynamic random access memory system
US4295205A (en) Solid state mass memory system compatible with rotating disc memory equipment
JPS63155544U (en)
JPS6034639U (en) interface device
KR100375895B1 (en) Memory access method and system
JPS597154B2 (en) information storage device
KR890004272A (en) Tape Dubbing Device
JPS6051188B2 (en) Driving method of magnetic bubble memory
JPH0696581A (en) Integrated semiconductor memory device and driving method thereof
US5848023A (en) Semiconductor memory device operable in burst mode and method of controlling the same
JPS6323581B2 (en)
JPS592111B2 (en) Magnetic bubble memory control method
JPS58114151A (en) Common controlling system
JP2552366B2 (en) Bit block transfer controller
RU1805548C (en) Serial-to-parallel code converter
JPH04106793A (en) Memory interface circuit
JPH0156409B2 (en)
JPH09128957A (en) Interface circuit for memory access method for memory access
SU1275536A1 (en) Device for controlling buffer storage unit for domain storage
SU487417A1 (en) Memory device
SU699551A1 (en) System for magnetic recordihg and reproducing of information
SU849302A1 (en) Buffer storage
SU1376074A1 (en) Device for programmed delay of information
JPS6037753Y2 (en) Memory card configuration
JPS60797U (en) Portable bubble memory cassette device