JPS596445Y2 - 速度検出器 - Google Patents

Description

【考案の詳細な説明】 本案はアナログ速度計に関し、車輌の速度の変化に対し
て改良せるレスポンスを与え低動作速度で改良せる精度
を与える鉄道車輌用のパレス率一アナログ変換回路に関
する。

高速運搬車及び機関車の速度を自動的に制御する電子的
列車制御装置の発展につれて、運転速度の正確な自然な
表示を与える速度検出器に対する必要が生じてきた。

この情報は列車制御装置が正確な運転速度を維持できる
ようにするのに加えて、最大の運転効率及び乗心地のよ
さを与えるために装置が加速及び減速を適正に制御でき
るようにし、横すべり防止装置に関連して発進及び停止
時に不所望の車輪のスピン及び横すべりを避けることを
可能ならしめる。

鉄道車輌の運動を検出する場合、列車の車軸に回転自在
に結合された電磁ピックアップを用いるのが殆んど万国
共通のやり方である。

このピックアップは車輪回転の何分の１か毎に隣接する
コイルに信号を誘起する回転磁石よりなり、この結果生
じる信号はパルス率−アナログ変換器により又は速度検
出回路によりアナログＤＣ電圧に変換され、その後列車
制御装置へ加えられる。

このようなパレス発生器は大体において満足な性能を与
え運搬車及び機械車の台車という悪条件のもとて信頼性
があり保守動作が不要であることが知られているが、こ
れら発生器に関連する従来の速度検出回路は、これら回
路が極めて遅いレスポンス速度を有する場合に高性能運
搬車に応用する場合には特に全く満足なものとは云えな
かった。

従来の速度検出器はピックアップからの各電圧パルス毎
に一定幅の一定電流のパルスでコンデンサーを充電し、
次いでパルスとパルスの間でコンデンサーを放電するこ
とにより、アナログ出力電圧を発生しており、その遅い
レスポンス速度はコンデンサーにまたがって発生される
鋸歯状波電圧からＤＣ電圧を得るのに必要な大きなフィ
ルター容量から生じる。

従って、最少量のフィルター作用のみでＤＣ出力電圧を
発生することによって車輌速度の変化に対する改良せる
レスポンス性を達或するような速度検出回路が必要とさ
れている。

従来の速度計回路の他の欠点は一連の荷物車が移動中に
荷積みされたり荷降しされたりする場合などの機関車の
低速動作中に正確なアナログ出力信号を発生できない点
である。

この不正確性は低速度においてタコメータ発電機により
発生される低レベル出力、及びパルスとパルスの間の大
きな時間間隔のために正確な出力を発生するようにコン
デンサーに一定幅のパルスを与えることが普通の方法で
はできないことによるものである。

後述するように、本案の速度検出装置は多段動作サイク
ルの使用によりこの欠点を改良し、即ち出力電圧は機械
車駆動輪の各回転増分毎に、代表的には６．２５ｃｍ毎
に補正される。

本案は移動する車輌の実際の速度に関連付けられた周波
数を有する電気的速度表示信号から車輌の実際の速度を
表わすアナログ出力信号を発生するための速度検出器に
関する。

検出器は速度表示信号に応答して第１及び第２動作期間
を定める制御信号を発生する手段と、誤差信号を発生す
る誤差検出手段によりなり、誤差信号は第１動作期間の
間第１の所定の初期電圧レベルから第１動作期間の間隔
に応じた最終電圧レベルまで序々に変化し、第２動作期
間の少くとも一部分の間そのレベルに留まる。

検出器は周期的に印加される信号から誤差振幅を表わす
信号を発生するための積分手段と、第１動作期間の終了
時に存在する誤差信号を動作期間の少くとも一部分の間
積分手段に印加する転送手段と、積分手段により発生さ
れた信号に応答して該信号が車輌の実際の速度を表わす
ように誤差信号の進行速度を制御する手段とよりなる。

従って本案の一般的な目的は車輌速度のアナログ表示を
与える改良せる速度検出器を提供するにある。

本案の具体的目的は車輌速度の変化によく応答するアナ
ログ出力を発生する改良せる速度検出器を提供するにあ
る。

本案の他の具体的目的は、低動作速度で正確なアナログ
表示を与える改良せる速度表示器を提供するにある。

本案の他の具体的目的は電気的タコメータ型変換器の出
力を速度を表わすアナログ出力電圧に変換する速度検出
器を提供するにある。

本案のアナログ速度検出器は種々の形式の車輌に応用で
きるが、鉄道車輌、特に高速運搬車輛に好適である。

従ってアナログ速度検出器の構造及び機能はこのような
高速車輛に使用するための速度制御装置に関連して示さ
れ、本案の速度検出器を詳細に述べる前に、このような
装置の全体的な構造及び動作を考察する。

第１図を参照するに、普通の設計の高速車輛２０は、前
及び後の２車軸貨車２１．２２を有し、その各々は軌道
２３に沿って車輌を駆動するための１つ又は複数の索引
モーター（図示せず）を含む。

電磁ピックアップ２４が１つの車軸上に設けられ、車輌
の移動速度に応じた率での一連のパルスの形で出力信号
を発生する。

この信号はアナログ速度検出器２５へ印加され、これは
車輌の移動速度を表わすアナログＤＣ電圧出力信号を発
生する。

代表的には、この信号は車輌の速度を機関士に表示する
ための速度較正されたメーター又はテ゛イジタル読取装
置のような運転室の速度計２６に印加される。

最近の車輌デザインでは、検出器２５の出力は列車制御
器２７へ印加され、これは手動制御器２８と共に或る状
況のもとて車輌の種々の駆動モーター及び制動系へのパ
ワーの印加を自動的に制御又は修正するのに用いられる
。

最近の車輌デザインでは、第１図に示される基本的制御
装置は付加的機能を与えられるようアナログ速度検出器
２５により与えられる速度情報を用いるように拡張され
た。

例えば、第２図では多重速度検出回路は車輛の４つの車
軸の各々の回転速度を表示するように用いられ、よって
１つの車軸が他より速く回転していることがわがると、
その車軸へ印加される駆動パワーの適当な調節がなされ
る。

具体的には、この装置は４つの車軸の回転速度を表わす
出力信号を発生するために４つの電気的タコレータ型変
換器２４ ａ −２４ ｄを使用している。

各変換器の出力はアナログ速度検出器２５ ａ一２５
ｄのいずれかにより車輪の運動速度を表わすアナログ信
号へ変換される。

４つのアナログ信号は車輪スピン防止論理回路３０へ印
加され、これはアナログ電圧を比較してどれかが他より
非常に高いかどうかをしらべる。

このような状態が起れば、関連する索引モーター制御回
路３１及び３２の１つを介して調節される。

アナログ速度検出器２５ａの出力は運転台速度表示器２
６へも印加され、これは普通の速度目盛メーターでもよ
く又は適当なアナログーテ゛イジタル変換回路を有する
デイジタル出力表示器でもよい。

本案の速度検出器は変動する車輌速度に迅速に応答する
ので、第３図に示されるような全自動列車制御装置と共
に使用できる。

第３図では、前と同じく、電気的タコメータ型変換器２
４は出力信号を発生し、これはアナログ速度検出器２５
へ与えられる。

検出器２５の１つの出力は前と同じく運転台の速度表示
器２６へ直接に与えられる。

車輌の瞬時速度を表わすアナログ信号である他の出力は
、オペレータを必要とすることなく自動的に列車を発進
し、停車し、制動をかけ又は他の制御を行なうための論
理及び感知回路を含む自動列車制御器３３へ与えられる
。

ｄｓ／ｄｔの形式の加速一減速表示信号が検出器２５内
で得られ、停止の前後に車輌の加速、減速の率を制御す
るのに用いるために列車制御器３３へ加えられる。

列車制御器３３は列車上の手動速度選択器３４から、又
は路線に沿った誘導手段又は他の手段により伝えられ制
御器へ印加するためにピックアップ回路により受取られ
る外部命令リンクから動作命令を受取る。

前の装置と同じく、列車制御器の出力は車輌駆動モータ
ーへ印加されるパワーを制御する１対の索引モーター制
御回路３１．３２へ印加される。

アナログ速度検出器が上述の車輛横すべり防止及び自動
列車制御装置に用いられるためには、検出器が列車速度
の正確な自然の表示を与える事が必要である。

この要件は第４及び５図に示される。

第４図を参照するに、速度検出器からの所望のアナログ
出力電圧に対する高速車輛の実際の速度のプロットが示
される。

例えば米国特許第３６２６２０４号明細書コラム１、第
１０〜１１行において低い周波数に一層レスポンスする
様バイアスされることが述べられ、又コラム１、第３６
〜３９行において回路が低い周波数に対し特に敏感であ
る効果、即ち１連の周波数を含む信号の内低い周波数に
特に敏感である効果を挙げているが、理想的には、この
関係は出力と速度が正比例するように直線状であるべき
である。

例えばプロット４２上の点４０．４１で示されるように
１０マイル／時における速度は１■であり、１００マイ
ル／時における速度は１０■である。

後述するようにして、本案の新規な回路はこの直線関係
をかなりの程度まで実現する。

上述の装置に用いられるアナログ速度検出器の他の要件
は、検出器の出力が列車速度に出来るだけ近づくように
変化することである。

従来は、出力を瀘波するに必要な大きな容量のためにア
ナログ出力電圧の急速な変化が阻害されたため、この要
件は満たされなかった。

これに対し、本案の速度検出器は列車速度の略瞬時の表
示を与える。

これは第５図に示され、同図で従来のアナログ出力信号
に対する容量性濾波作用の効果が線４３で示され、本装
置の出力躬は列車の実際の速度４５に近接して追従する
ことが示される。

本案の速度検出器の構造及び機能は第６図の機能的ブロ
ック図を参照すればよくわかる。

同図では、速度検出器２５はタコメータ型変換器２４の
出力信号を受取るための信号処理段５０を含み、変換器
２４の出力信号は全体として調和しているが必ずしも順
次的な形状ではない周期的波形を有する。

変換器２４により発生される信号の周波数と等しい周波
数の矩形波制御信号よりなる処理段５０の出力はアンド
ゲート５１の１つの入力へ及び単安定マルチバイブレー
タ５２の入力へ印加され、マルチバイブレータ５２は印
加される矩形波の負から正への遷移毎に所定の持続期間
の出力パルスを発生する。

この出力パルスはアンドゲート５１の残りの入力へ及び
放電制御回路５３の如き放電手段へ印加−される。

放電制御回路５３の出力は誤差積分器５４の如き誤差検
出手段へ印加され、これは信号処理段５０により発生さ
れるパルス率の公称率からの偏差を振巾及び極性で表わ
す出力パルスを発生する回路を含む。

アンドゲート５１の出力は充電制御回路５５の如き充電
手段へ印加され、これは放電制御回路５３と協動して誤
差積分器５４内のコンデンサーの充放電を制御して所望
の出力誤差パルスを発生する。

積分器５４の出力は転送スイッチ５６の如き転送手段へ
印加され、これは貯蔵積分器５７への誤差表示パルスの
印加を制御する。

この積分器はスイッチ５６により誤差積分器５４から転
送される誤差パルスの振巾及び巾に依存したアナログ出
力信号を発生する。

この信号は出力増巾器５８で増巾され、適当な接続回路
を介して速度検出器２５が共に使用される列車制御装置
内の他の素子へ印加される。

又、アナログ出力信号は放電制御回路５３へ印加され、
これは誤差積分器５４内のタイミングコンデンサーの放
電を制御して速度表示出力信号を発生する。

これを達或する方法は後に詳述する。増巾器５８の出力
は又微分回路５９へ印加され、これは出力信号を微分し
てｄｓ／ｄｔの形式の付加的出力信号を発生して列車の
速度変化率を示す。

増巾器５８の出力は又可変巾パルス発生器６０へ結合さ
れる。

単安定マルチバイブレータ５２からの出力パルスの発生
の都度、この段は可変巾ゲートパルスを発生し、これは
転送スイッチ５６の動作を制御するのに用いられる。

実際には、列車が速く走っている程このゲートパルスの
巾は広くなり、誤差積分器５４で発生される誤差は列車
の速度に従って減らされる。

これを達戊する方法は後に述べる。動作に際し、車軸に
取付けられた変換器２４により発生された信号は不規則
な形状であり、従って信号処理段５０へ印加され、これ
は第７図に波形６１で示されるように同じ周波数の矩形
波制御信号へ変換する。

このようにして発生された矩形波制御信号はアンドゲー
ト５１の入力へ印加された場合、そのゲートを波形の各
正の半サイクル毎に能動化する。

単安定マルチバイブレータ５２は矩形波の負から正への
各遷移に応答して第７図の波形６２により示されるよう
に負極性の制御パルスを発生する。

このパルスはアンドゲート５１の残りの入力へ及び放電
制御回路５３へ印加される。

アンドゲート５１へ印加される２つの信号が共に正の場
合、即ち矩形波が正でマルチバイブレータ５２により制
御パルスが発生されない場合、充電制御回路５５が能動
化され、第７図に波形６３で示されるように積分器５４
内のコンデンサーを充電しだす。

波形６４で示されるように、これはコンデンサーに初期
充電を与え所定の初期電圧レベルを設定する効果を有す
る。

信号処理段５０からの矩形波制御信号が正から負に遷移
する時、アンドゲート５１は矩形波の負極性により禁止
され、充電制御回路５５は不作動にされる。

しかしマルチバイブレータ５２の出力にパルスは存在し
ないので、放電制御回路５３は、充電制御回路５５を介
してコンデンサーが充電されたのとは逆方向に電流を流
すことにより積分器５４内のコンデンサーを放電させる
。

充電及び放電なる語は、コンデンサーは実際には回路５
３及び５５により両方向に充電されるので、相対的意味
で用いられている。

放電制御回路５３からの電流の効果は、波形６４の傾斜
部で示されるようにコンデンサーにまたがる電圧を直線
的に減少することである。

放電サイクルは矩形波が再び負がら正への遷移をうける
まで続き、そこで単安定マルチバイブレータ５２により
発生された負の出力パルスが放電制御回路５３を不作動
にする。

この時、誤差積分器５４内のコンデンサーにまたがる電
圧はその素子の充電状態を表わし、第７図の場合、コン
デンサーはＯの充電を有し、従って電圧はＯ■である。

誤差検出器５４内のコンデンサーにまたがって発生され
る電圧は、放電制御回路５３及び充電制御回路５５が不
作動の間転送スイッチ５６によりパルスとして貯蔵積分
器５７へ転送され、積分器５７は誤差パルスを受取って
これに近接して関連付けられた充電状態を呈する。

転送スイッチ５６の動作は単安定マルチバイブレータ５
２により発生されるパルスの前縁に応答するパルス発生
器６０により制御される。

発生器６０により発生されるゲートパルスの巾は後述す
る理由で可変であるが、各々の場合単安定マルチバイブ
レータ５２により発生される制御パルスの巾より短かく
、よって誤差積分器５４から貯蔵積分器５７へ実際に転
送される誤差パルスは誤差積分器５４内のコンデンサー
の最終充電状態を表わす。

この場合、波形６５により示されるように、誤差はＯで
あり、発生される誤差電圧はＯである。

本案によれば、放電制御回路５３を介しての放電電流が
一定の場合、誤差積分器５４内のコンテ゛ンサーにたま
る最終電圧は信号処理段５０の出力に発生した矩形波形
制御信号の期間に依存し、従って列車の速度に依存する
。

第８図を参照するに、列車速度が公称速度を越えている
間、矩形波制御信号は変換器２４からの一層高い周波数
の出力信号に応答して波形６６により示される如く期間
が一層短くなる。

前と同様に、単安定マルチバイブレータ５２は矩形波の
負から正への各遷移毎に一定巾の負極性出力パルスを発
生し、又誤差積分器５４内のコンデンサーは波形６７の
上側平坦部により示されるように各制御パルスの直後に
所定の最大電圧レベルへ充電される。

矩形波のその後の正から負への遷移時に、コンデンサー
は制御回路５３により前のＯ誤差状態と同じ率で放電さ
れる。

しかし矩形波の次の半サイクルはコンテ゛ンサーが完全
に放電するまでに起るので、マルチバイブレータ５２か
ら次の制御パルスが発生する際、コンデンサーは残留電
荷を含んであり、波形６７の下側平坦部で示されるよう
に正の残留電圧レベルが生じる。

前と同じく、転送スイッチ５６はマルチバイブレーク５
２からの制御パルスの前縁と一致して能動化され、この
場合、コンテ゛ンサー上に残っている正極性誤差がパル
ス６８として貯蔵積分器５７へ転送され、これに応答し
て積分器５７で正のＤＣ電圧を発生する。

第９図の矩形波制御信号６９の長い期間により示される
ように列車が公称速度より遅く移動した場合、積分器５
４内のコンテ゛ンサーは波形７０の上側平坦部で示され
るように初期電圧レベルから０電圧軸を超えて放電し、
矩形波の次の負から正への遷移時に残留電荷状態をとり
、よって波形７０の下側平坦部で示されるようにコンテ
゛ンサーにまたがって負電圧が存在する。

前と同じく、マルチバイブレータ５２からの制御パルス
は誤差積分器５４から出力パルスを開始し、よって負極
性電圧状態がパルス７１として転送スイッチ５６を介し
て貯蔵積分器５７へ転送される。

そこで、その段で発生されたＤＣ電圧は直ちに感じられ
、コンデンサーにまたがって最終電圧を表わす新しいＤ
Ｃ出力電圧が設定される。

かくて、誤差積分器５４のコンデンサーに対する公称充
電率が一定の場合、積分コンデンサーの充電率により決
まる公称率より速く又は遅く列車が移動していることを
示す極性及び公称率からの誤差の程度を示す大きさの誤
差信号が発生される。

代表的には、誤差積分器５４により発生される電圧パル
スは±６．２■の範囲内にあり、限界は後述する電圧制
限回路より決められる。

狭い範囲の誤差に対しては、生じる出力誤差パルスは実
際の速度誤差と略直線的関係を有する。

例えば１０マイル／時の公称速度における１０％の誤差
即ち１マイル／時は６．２■のｌＯ％即ち０．６２Ｖの
誤差出力パルスを発生する。

同様に、１００マイル／時の公称速度における１０％即
ち１０マイル／時の誤差は６．２■の１０％即ち０．６
２ Ｖの誤差を生しる。

実際には、得られる誤差パルスの大きさはパーセント速
度誤差ではなくて速度誤差の絶対値に直接に関係する。

即ち、上述の例のｌマイル／時と１０マイル／時の誤差
に対して同じ誤差電圧が発生されるのは望ましくない。

何故なら駆動パワーの広い範囲の調整が２つの速度誤差
により指示されるからである。

積分器５４により発生される誤差パルスの効果をパーセ
ント速度誤差にではなく実際の速度誤差に比例して保つ
ために、本案の速度検出器は増巾器５８により発生され
たアナログ出力信号に従って、よって列車の速度に従っ
て誤差積分器５４と貯蔵積分器５７の間の誤差パルスに
割当てられた転送時間を修正するための可変巾パルス発
生器６０の如き手段を含む。

これは低動作速度において転送時間を狭め又は短縮して
誤差をデエンファシスし、又高速度動作において転送期
間を長くシ、誤差信号に一層大きなウェイトを与えると
いう効果を有する。

これは所望の調節に順応している。

何故なら高速度では所与のパーセント誤差は列車の移動
速度の一層大きな調節を必要とするからである。

ゲートパルスを変化させることの効果が第１０及び１１
図を参照して示される。

第１０図で、高速度に対して、ゲートパルス７３は単安
定マルチバイブレーク５２により設定された一定巾の誤
差パルス７２よりかなり狭い。

波形７３のゲートパルスの発生期間中のみ補正パルスが
波形７４で示されるように貯蔵積分器５７へ印加される
。

波形７５は貯蔵積分器５７内の電圧レベルに対する補正
パルスの効果を示し、各補正パルスは出力電圧の段階的
調節をもたらす。

ゲートパルスが巾変調されていなければ、積分器５７へ
の補正パルスの結果として完全な誤差パルスが与えられ
出力電圧は過度に階段的に増加することになるであろう
。

第１１図で、誤差パルス７６は第１０図の誤差パルス７
２により示されたのと同じ絶対値の速度誤差に対して示
されているが、もつと高い列車速度で生じている。

速度が速いために、パーセント誤差は小さく、従って誤
差パルスは小さな振巾である。

もしこの誤差パルスが第１０図のゲートパルス７３と同
じ巾のゲートパルスで貯蔵積分器５７へ印加されると、
出力電圧に対して不十分な補正しか生じない。

しかしゲートパルス（波形７７）は高速度では大きい巾
を有するので、その結果生じる補正パルスは第１０図の
補正パルスより小さい振巾であるが波形７９で示される
如く貯蔵積分器５７に発生される出力電圧に対して同じ
効果を与えるように大きな巾を有する。

その結果、同じ大きさの速度誤差に対する出力電圧変化
は、速度誤差が種々の列車速度で生じ、従ってその時の
公称速度に対する誤差のパーセントは異なるにも拘らず
略同じである。

積分器５７に印加される補正の大きさを制御するための
但の方法、例えば誤差積分器と貯蔵積分器の間に直列に
列車の速度に依在した抵抗特性を有する可変抵抗素子を
設けることによりなされてもよい。

これまでは誤差検出器５４内のコンデンサーの充電率は
一定であり、よって一定傾斜の電圧函数がコンデンサー
にまたがって得られると仮定した。

この結果は放電制御回路５３に関して一定電流源を与え
ることにより得られ、放電制御回路５３はこの源からコ
ンテ゛ンサーへの電流の流れを単安定マルチバイブレー
タ５２の制御のちとに遮断したり設定したりする。

電流源により与えられる電流を調節し又は充電路内に適
当な直列抵抗を設けることにより、このような装置は所
定の基準速度からの列車の速度誤差を表わすアナログ出
力信号を増巾器５８に発生するようになされることがで
きる。

しかし一層有用な機構は誤差積分器５４内のコンテ゛ン
サーに対する充電電流源として増巾器５８からの出力信
号を用いることである。

この目的のために、増巾器５８の出力は第６図において
放電制御回路５３につながれ、これはこの電流の積分器
への印加を制御する。

この接続は積分ループを形威し、よって増巾器５８の出
力に発生されたアナログ信号は所定の基準速度からの速
度誤差を表わすのではなく列車の実際の速度を表わすよ
うになる。

列車の速度が増加するにつれ、誤差積分器５４により発
生される正極性の誤差パルスは貯蔵積分器５７の電圧レ
ベルを増大させ、よって増巾器５８からの出力を増大さ
せる。

この増大した出力は、積分器５４からの誤差パルスが遂
に０にまで減少されてもつと高いレベルで゛増巾器５８
のアナログ出力と新しい平衡状態が設立されるまで、誤
差積分器４３内の積分コンデンサーが放電制御回路５３
を介して放電される率を増大させる。

同様に、速度レベルの減少に対しては、誤差積分器５４
からの負の誤差パルスは貯蔵積分器５７の出力を減少さ
せ、従って増巾器５８の出力を減少させる。

これは誤差積分器５４内のコンテ゛ンサーの放電率を減
少させ、遂には負誤差信号がなくなり、もつと低い電圧
レベルで増巾器５８のアナログ出力との間に系内に新し
い平衡レベルが設立される。

かくて速度検出器２５の出力は列車速度の変化に近密に
追従させられる。

可変巾パルス発生器６０は積分器５４から伝えれた誤差
パルスが速度誤差の実際の大きさに比例することを保証
する。

微分回路５９は加速又は減速中の如く列車速度の率が変
化している時に出力を発生し、この目的のために、完全
に普通の設計及び構造のものでもよい。

微分回路５９からの出力即ちｄｓ／ｄｔの形式の電圧函
数は加速又は減速の率を制御するための自動列車制御回
路に特に有用である。

一体のシステムとしての速度検出器の動作を述べたので
、第１２図の簡略図に示されるようなこの検出器の回路
を参照する。

速度検出器２５の信号処理段５０は普通の零交叉検出器
８０よりなり、その反転及び非反転入力は変換器２４の
出力へ結合される。

結合は１対の直列接続された隔離抵抗８１．８２及び１
対の直列接続されたバイアス抵抗８３ ．８４によりな
される。

第２対のバイアス抵抗８５．８６がアースと非反転及び
反転入力の間に結合され、コンテ゛ンサー８７が入力を
横切ってシャント接続され、ノイズ又は他の遷移が零交
叉検出器へ入るのを防いでいる。

１対のダイオード８８ ．８９が入力にまたがって逆極
性でつながれ、高い動作速度で変換器出力のピーク振巾
を制限する。

零交叉検出器８０の出力と正極性電流源の間につながれ
た１対の直列抵抗９０．９１及び抵抗９０．９１の接続
点と検出器８０の非反転入力との間につながれた抵抗９
２よりなる饋還回路が検出器を安定化するように設けら
れる。

検出器８０の出力は抵抗９３及びコンテ゛ンサー９４の
並列回路によりＮＰＮ｝ランジスタ９５のベースに結合
され、このトランジスタはエミツタフオロア回路に構或
されエミツタ負荷抵抗９６にまたがって非反転信号を普
通の設計及び構造の単安定マルチバイブレータ９７の入
力へ与える。

トランジスタ９５のコレクタは一層低い正極性の単方向
性電流源へつながれ、エミツタは抵抗９６により一層大
きな負極性単方向性電流源へつながれる。

マルチバイブレータ９７の出力は抵抗９８とコンテ゛ン
サー９９の並列回路によりＮＰＮ｝ランジスタ１００の
ベースへ結合される。

トランジスタ１００のエミツタは負極性の電流源へつな
がれ、コレクタは負荷抵抗１０１により正極性電流源へ
つながれる。

トランジスタ１００のコレクタは抵抗１０２により、可
変巾パルス発生器の一部を形戒するＮＰＮ｝ランジスタ
１０３のベースへつながれる。

トランジスタ１０３アミツタは抵抗１０４より負極性電
流源へつながれ、コレクタは負荷抵抗１０５により正極
性電流源へつながれる。

トランジスタ１０３のコレクタは抵抗１０６と陰極から
陽性へつながれた３つのダイオード１０７−１０９の直
列回路によりアースへつながれる。

抵抗１０６とダイオード１０７の接続点はｌ対の直列接
続されたダイオード１１０、１１１により第２の零交叉
検出器１１２の反転入力へつながれ、ダイオード１１３
により検出器の非反転入力へつながれる。

検出器１１２の反転入力は更に可変抵抗１１４により正
電流源へつながれ、又タイミングコンデンサー１１５に
よりアースへつながれる。

零交叉検出器１１２の出力は抵抗１１６により正極性電
流源へつながれる。

速度検出器内の誤差積分器の動作を化御するために、零
交叉検出器８０の出力はダイオード１２０の陰極へつな
がれ、トランジスタ１００のコレクタはダイオード１２
１及び１２２の陰極へつながれる。

ダイオード１２０， １２１の陽極は一緒につながれ、
抵抗１２２により充電制御スイッチＮＰＮ ｝ランジス
タ１２３のベースへつながれる。

ダイオード１２０及び１２１の接続点は抵抗１２４によ
り正極性電流源へつながれる。

トランジスタ１２３のコレクタは直列接続された抵抗１
２５，１２６により正の単方向電流源へつながれる。

これら抵抗の接続点はダイオード１２７の陰極につなが
れ、その陽極は差動増巾器１２８の反転入力へつながれ
る。

増巾器１２８の反転入力は又抵抗１２９により電界効果
トランジスタ（ＦＥＴ） １３０のドレイン電極へつな
がれ、そのゲート電極はダイオード１２２の陽極へつな
がれる。

ＦＥＴ１３０のソース電極は抵抗１３１によりゲート電
極へつながれ、又較正ポテンショメータ１３２の一端子
につながれる。

差動増巾器１２８の非反転入力は抵抗１３３によりアー
スへつながれる。

差動増巾器１２８の出力はＮＰＮ ｌ−ランジスタ１３
４のベースへつながれる。

トランジスタ１３４のエミツタは抵抗１３５により負極
性電流源へつながれ、このトランジスタのコレクタは負
荷抵抗１３６により正の極性の電流源につながれる。

トランジスタ１３４のエミツタは電圧制限ダイオード１
３７によりベースへ結合され、又積分コンデンサ１３８
により差動増巾器の反転入力へ結合される。

この接続は増巾器１２８及びコンデンサー１３８を積分
回路形式に接続する。

トランジスタ１３４のエミツタにおける電圧スイングを
制限するために、エミツタはゼナーダイオード１３９の
陽極及びゼナーダイオード１４０の陰極につながれる。

ゼナーダイオード１３９の陰極は抵抗１４１により正極
性電流源へつながれ、またダイオード１４２の陰極へつ
ながれる。

ゼナーダイオード１４０の陽極は抵抗１４３により負極
性の電流源へつながれ、またダイオード１４４の陽極へ
つながれる。

ダイオード１４４の陰極及びダイオード１４２は陽極は
差動増巾器１２８の反転入力へつながれる。

トランジスタ１３４のエミツタに発生された誤差パルス
を貯蔵積分器へ伝えるために、このトランジスタのエミ
ツタはＦＥＴ１４５のソース電極へつながれる。

ＦＥＴ１４５のソース電極はまた抵抗１４６によりゲー
ト電極へつながれ、ゲート電極は更にダイオード１４７
の陽極につながれる。

ダイオード１４７の陰極は零交叉検出器１１２の出力に
発生される可変巾ゲートパルスを受取るためにその出力
に直接につながれる。

ＦＥＴ１４５のドレイン電極は抵抗１４８によりアース
へつながれ、また抵抗１４９により差動増巾器１５０の
反転入力へつながれる。

差動増巾器１５０の非反転入力は抵抗１５１によりアー
スへつながれ、増巾器１５０の出力は積分コンデンサー
１５２と陽極から陰極へつながれたダイオード１５３の
並列回路により反転入力へつながれる。

この接続は増巾器１５０及びコンデンサー１５２を積分
回路構或に接続し、コンデンサー１５２にまたがって発
生する電圧は増巾器の出力に現われる。

差動増幅器１５０の出力は直列抵抗１５４により差動増
幅器１５５０反転入力へつながれる。

差動増幅器１５５の非反転入力は抵抗１５６によりアー
スへつながれる。

増幅器１５５の出力は陽極から陰極へつながれたダイオ
ード１５７によりＮＰＮ｝ランジスタ１５８のベースへ
つながれ、また抵抗１５９によりアースへつながれる。

トランジスタ１５８のコレクタは抵抗１６０により正極
性電流源へつながれ、エミツタは車輪寸法調節用ポテン
ショメータ１６１と固定抵抗１６２の直列回路によりア
ースへつながれる。

エミツタは更にコンデンサ１６３によりアースへつなが
れ、また抵抗１６４とコンデ゛ンサ１６５の並列回路に
より差動増幅器１５５の反転入力へつながれる。

トランジスタ１５８のエミツタはまた抵抗１６６により
零交叉検出器１１２の非反転入力へつながれる。

速度検出器のアナログ速度出力信号はトランジスタ１５
８のエミツタへの直接接続を介して得られ、ポテンショ
メータ１６１のアームへの接続は較正用ポテンショメー
タ１３２の残りの端子及びアームへつながれる。

増幅器１６７の非反転入力は抵抗１６８とコンテ゛ンサ
ー１６９の直列回路によりトランジスタ１５８のエミツ
タにつながる。

増幅器１６７の反転入力は抵抗１７０によりアームへつ
ながれ、微分出力信号ｄｓ／ｄｔが増幅器の出力への直
接接続により得られる。

動作に際して、車軸に取付けられた変換器の出力が零交
叉検出器８０の反転及び非反転入力へ印加され、検出器
８０は略正弦波状の信号を同じ周波数の矩形波制御信号
に変換する。

検出器８０に対する入力バイアスは抵抗８３１６により
与えられ、ダイオード８８ ．８９は入力信号の振幅を
制限し、抵抗８１．８２は変換器の負荷を制限する。

コンテ゛ンサ８７は高周波ノイズ及び過渡電圧が検出器
へ入るのを防止する。

代表的には、零交叉検出器８０の出力は−１５Ｖから＋
１３Ｖまで変化する。

抵抗９０−９２により正饋還が与えられて入力において
対称的ヒステリシスが得られ、その結果生じる矩形波出
力信号は全周波数において５０％デューテイサイクルを
有する。

トランジスタ９５はエミツタフオロワとしてつながれ、
零交叉検出器８０の２８Ｖ出力をマルチバイブレータ９
７の入力に必要とされる５■に制限する働きをする。

マルチバイブレータ９７は普通の単安定マルチバイブレ
ータでよく、その人力に負から正への還移を受けた場合
所定の幅の正極性出力パルスを発生する。

出力パルスは抵抗９８及びコンテ゛ンサ９９によりトラ
ンジスタ１００へ印加されそこで増幅され反転する。

トランジスタ１０３及び零交叉検出器１１２の回路は、
トランジスタ１００からの信号の負の縁ではじまって検
出器の出力電圧により決まる期間続く正のパルスを発生
する。

最大幅は単安定マルチバイブレータ９７により発生され
るパルスの幅に等しい。

この目白勺のため（こ、トランジスタ１０３はトランジ
スタ１００のコレクタに負パルスが存在しない時に導通
するようにバイアスされる。

トランジスタ１０３が導通している間、そのコレクタは
負電圧レベル、代表的には−５■をとり、これにより電
流が抵抗１０６及びダイオード１０７−１０９を通って
流れる。

抵抗１０６及びダイオード１０７−１１０，１１３の接
続点における電圧はこの時負であり、代表的には−１．
８Ｖである。

これは３つの直列接続されたダイオード１０７−１０９
の０．６■の電圧降下のためである。

零交叉検出器１１２の反転入力における電圧は２つの直
列接続されたダイオード１１０，１１１の降下によって
−１．８Ｖより正即ち−０．６■である。

非反転入力における電圧はダイオード１１３の０．６
Ｖの降下によって−１．８■基準に対して正、即ち−１
．２■である。

非反転入力は更に負であるので、零交叉検出器１１２の
出力は負で゛ある。

トランジスタ１００のコレクタの信号が負の場合、トラ
ンジスタ１０３は遮断され、そのコレクタ電圧は電源電
圧、この場合＋１５Ｖまで下昇する。

ダイオード１１３は逆バイアスされ、検出器１１２の非
反転入力における電圧は出力電圧のレベルまで上昇でき
、これは抵抗１６６を介して印加される。

ダイオード１１０及び１１１も逆バイアスされるが、反
転端子の電圧はコンテ゛ンサー１１５が抵抗１１４を介
して充電されるためにすぐには変化しない。

非反転入力は正電位にあり反転入力はこれより低い正電
位にあるので、零交叉検出器１１２の出力はコンデンサ
ー１１５の電荷が速度検出器の出力電圧を超えるまで正
に留まる。

その結果出力電圧が高い程、コンデンサー１１５は長い
間充電し、零交叉検出器１１２の出力に幅の広い正極性
パルスが発生される。

零交叉検出器８０の出力及びトランジスタ１００の出力
が共に正である間、ダイオード１２０及び１２１は遮断
され、トランジスタ１２３は抵抗１２２，１２４により
飽和状態にバイアスされる。

この結果抵抗１２５及び１２６の接続点は負になり、ダ
イオード１２７が導通され、差動増幅器１２８の反転入
力を負に駆動する。

増幅器１２８は積分回路内のコンデンサ１３８及び電力
増幅トランジスタ１３４につながれているので、反転入
力へ負極性の電流を与えることにより、トランジスタ１
３４により増幅されたその増幅器の出力がゼナーダイオ
ード１３９，１４０の接続点を正にせしめる。

電圧揺れはゼナーダイオード１３９，１４０を流れる電
流を変えることにより調整されるが、電圧がゼナー値を
超える時はダイオード１４２ ， １４４の一方が導通
して反作用電圧が増幅器１２８の反転端子へ印加され出
力におけるスイングを相殺するように制限される。

零交叉検出器８０に発生した電圧が負になると、トラン
ジスタ１２３は遮断され、反転入力へ与えられる電流は
、速度検出器出力電圧からポテンショメータ１３２、Ｆ
ＥＴ１３０及び抵抗１２９を介して得られる。

入力は今や正極性電流であるので、増幅器１２８の出力
は負になろうとする。

しかしコンテ゛ンサー１３８が出力から入力へつながれ
ているので゛、出力における電圧の変化率はコンデンサ
ー１３８内への電流の流れに依存する。

ＦＥＴ１３０はこの電流の流れを制御するスイッチとし
て働き、検出器８０からの矩形波が正になるまで電流を
流し続け、この結果トランジスタ１００から負パルスが
ゲー１〜電極へ印加される。

この放電期間の終りにコンテ゛ンサー１３８にまたがっ
て存在する電圧は期間の長さに依存し、この期間がコン
デンサーの公称充電期間より短いか長いかによって正又
は負の極性を有する。

抵抗１３２，１２９及びトランジスタ１５８により発生
される出力信号の大きさがコンデンサー１３８の放電率
を決定し、従って誤差積分器により認識される公称速度
を決定する。

零交叉検出器８０の出力に発生される矩形波制御信号が
正になりマルチバイブレータ９７をトリガすると、トラ
ンジスタ１００からの負極性の出力パルスがトランジス
タ１２３及びＦＥＴ１３０を遮断する。

その結果、コンデンサ１３８の充電はさしおさえられ、
トランジスタ１３４のエミツタに発生される増幅器１２
８の出力はパルスの持続期間中一定に留まる。

この期間中増幅器１２８の出力即ち誤差表示信号はＦＥ
Ｔ１４５により貯蔵積分器へ転送される。

トランジスタ１００の出力がマルチバイブレータ９７か
らの出力パルスの終了に応じて正になると、トランジス
タ１２３は再び導通され、コンテ゛ンサ１３８はＦＥＴ
１３０を通して行なわれる放電の向きとは反対向きに、
ゼナーダイオード１３９により決まる所定の最大レベル
まで充電され、この動作はサイクルが繰返される。

かくて、速度検出器の誤差積分器部分は検出器８０から
の矩形波及びマルチバイブレータ９７からのパルスに応
答して次の３段階のサイクルで動作する。

（１）コンデンサ１３８か斗ランジスタ１２３を流れる
電流により所定の最大電圧まで最初に充電される。

（２）コンテ゛ンサ１３８は速度検出器により発生され
る出力電圧に依存した率でＦＥＴ１３０を通る電流によ
り放電される。

（３）コンテ゛ンサ１３８の放電は終了し、その時コン
テ゛ンサにまたがって存在する電圧が貯蔵積分器へ転送
されそこにアナログ出力信号が設定される。

ＦＥＴ１４５の導通は零交叉検出器１１２の出力に発生
される可変幅ゲートパルスにより制御され、ゲートパル
スの幅は速度検出器のアナログ出力電圧レベルに依存す
る。

ゲートパルスは、差動増幅器１２８の出力電圧がＦＥＴ
１３０により一定でありトランジスタ１２３か゛遮断さ
れている期間中のみＦＥＴ１４５に印加される。

増幅器１２８の出力、従ってトランジスタ１３４のエミ
ツタの誤差電圧はＦＥＴ１４５を介して抵抗１４９によ
り差動増幅器１５０の反転入力へ印加される。

増幅器１５０はコンテ゛ンサ１５２と共に普通の積分回
路に構或され、これはＦＥＴ１４５により反転入力へ最
後に伝えられた誤差パルスの振幅を表わすＤＣ出力電圧
を発生する。

伝えられるパルスの効果はその振幅、極性、幅に依存し
、ＦＥＴ１４５のゲート電極へ印加されるゲートパルス
の幅は、パルスの影響が絶対速度誤差に比例するように
変えられる。

ダイオード１５３はコンテ゛ンサー１５２の電荷が過度
に正になるのを防止する。

さもないとコンテ゛ンサ１５２の電荷は長期間の停止の
間に供給電圧にまで達し、次に発進した時に速度検出器
に不所望の時間遅延をもたらすからである。

差動増幅器１５０の出力に発生するＤＣ電圧は抵抗１５
４により差動増幅器１５５の反転入力へ印加される。

この増幅器はトランジスタ１５８と共に反転出力増幅器
として働き、これは低インピーダンス負荷を駆動するに
必要な電流利得を与える。

コンデンサー１６３，１６５は列車速度が変化するにつ
れて生じる階段状電圧を滑らかにするための濾波作用を
与え、高周波遷移が出力に現われるのを防止する。

ポテンショメータ１６１は種々の車輪寸法に対して出力
電圧を調節する。

３２ ｉｎ車輪に対しては、大きな電圧が必要であり、
ポテンショメータ１６１はその下端へ調節され、よって
出力電圧の一部分のみがＦＥＴ１３０を介して積分コン
テ゛ンサ１３８へ饋還される。

その結果、回路は誤差積分器へ饋還される電圧とパルス
率との間の関係をバランスさせるように若干高い出力を
発生する。

車輪寸法が最少の場合、パルス率は同じ速度に対しても
つと高くなく、ポテンショメータ１６１はトランジスタ
１５８の方へ移動され、よって出力電圧の大きな部分が
コンデンサ１３８へ饋還され、かくて所与のパルス率に
対して出力電圧を減少させる。

抵抗１６４は出力段に安定化負饋還路を与える。

微分回路は検出器により発生されたアナログ速度出力が
変化する間出力を発生する。

この点で、抵抗１６８及びコンテ゛ンサー１６９は普通
の微分回路網として働き、これにより発生された電圧は
差動増幅器１６７で増幅された後外部装置へ加えられる
。

かくて、車軸に取付けられた変換器から速度変化に対す
る改良せる精度及び応答性を有するアナログ速度表示出
力信号を発生する速度検出器の構造及び動作が示された
。

この回路は安定であり設計及び構造が簡単であり、その
コンテ゛ンサー充放電回路並びにタイミング及び積分回
路の新規な構戒により、又応答性に悪影響を与える大き
な濾波用コンテ゛ンサの欠如により、列車の速度を瞬時
に知る必要のある高速列車、機関車、自動車その他の乗
物に運転士に対する表示用として又は自動速度制御若し
くは横べり防止装置への入力として組込まれることがで
きる。

更に、本案の速度検出器は極めて低動作速度の表示を正
確に与え、転換又は荷積み動作中の極めて低速度の動作
を制御するための鉄道機関車に使用するのに特に適する
。

本案のアナログ速度検出器は一体構造の列車速度表示器
に組込まれてもよい。

この場合、速度較正されたメーター又はテ゛イジタル読
取りディスプレイと共に用いられてもよい。

後者の場合、検出器により発生されたアナログ速度信号
は周知の変換回路により必要な形式に変換される。

【図面の簡単な説明】

第１図は本案による速度検出器を組込んだ高速車輛の一
部分の斜視図、第２図は本案のアナログ速度検出器を用
いた横すべり防止装置の機能的ブロック図、第３図は本
案によるアナログ速度検出器を用いた高速車輛に対する
自動制御器の機能的ブロック図、第４図は本案のアナロ
グ速度検出器の動作を示す出力電圧対速度のプロット図
、第５図は本案のアナログ速度検出器の動作を示す出力
電圧対時間及び車輌速度対時間のプロット図、第６図は
本案によるアナログ速度検出器の機能的ブロック図、第
７図は第６図の速度検出器の機能の理解に役立つ波形図
、第８図は第６図の速度検出器の機能の理解に役立つ波
形図、第９図は第６図の速度検出器の機能の理解に役立
つ波形図、第１０図及び１１図は本案の速度検出器の機
能の理解に役立つ波形図、第１２図は本案によるアナロ
グ速度検出器の簡略化した図である。

Claims (1)

1. 【実用新案登録請求の範囲】 実際に走行している車輌の速度に対応した繰返し割合を
   持つ電気的に速度を指示する入力信号から、該車輛の速
   度を表わすアナログ出力信号を与える速度検出器におい
   て、 上記速度指示人力信号に応じて第１と第２の動作期間を
   設定した制御信号を発生する部分５０：８０と、誤差を
   積分する手段５４；１３８と、 上記第１動作期間に先立って上記積分手段に予め定めた
   大きさと極性を持つ初期充電電位を達或する充電部分５
   ５ ： １２３と、 上記第１動作期間中に上記積分手段に反対極性の予め定
   めた電流を流し、上記初期充電電位から上記動作期間の
   終期に上記動作期間の継続前間に対応した最終電位に達
   する放電部分５３；１３０と、該最終電位にある誤差信
   号を瞬間的に与えその振幅に応じた出力信号を維持する
   蓄積部分５７；１５２と、 上記積分手段と上記蓄積部分とを、上記第２動作期間の
   少くとも一部分の間上記積分手段に存在する上記最終電
   位の少くとも一部を加えるよう結合する転送スイッチ５
   ６ ： １４５と、上記出力信号に働く上記誤差信号の
   値を上記車輛の速度に比例させるよう上記車輛の速度に
   対応して補償する部分６０；１１２と、 上記第１動作期間中次第に変化する上記誤差信号が上記
   蓄積部分で発生する出力信号を制御し、上記蓄積部分に
   生じた出力信号から上記車輛の速度をアナログ出力信号
   で表わす出力増幅器５８；１５８とより或ることを特徴
   とする速度検出器。