JPS5962247A - Method for detecting failed part of loop transmission system - Google Patents
Method for detecting failed part of loop transmission systemInfo
- Publication number
- JPS5962247A JPS5962247A JP57172652A JP17265282A JPS5962247A JP S5962247 A JPS5962247 A JP S5962247A JP 57172652 A JP57172652 A JP 57172652A JP 17265282 A JP17265282 A JP 17265282A JP S5962247 A JPS5962247 A JP S5962247A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- signal
- received
- transmission system
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Abstract
Description
【発明の詳細な説明】
本発明は、ジークンｆなどの複数の処理装置がループ状
に接続されて構成されるループ状伝送系において生じる
故障個所を検出する方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for detecting a failure point that occurs in a loop-shaped transmission system configured by connecting a plurality of processing devices in a loop, such as a Je-Kun-F.
このようなループ状伝送系では、各処理装置を接続して
いる光ファイバなどのラインが断線して故障したとき、
伝送系全体の動作が休止してし寸う。したがってどの個
Ｉｆｒで断線して故障が生じたかを早急につかみ、可及
的に早く伝送系（ｌ−榎旧壬せる必要がある。従来では
、谷処理装置がラインを介して１ｄ号を受イｄしている
か否かを調べて白線などの故障個所を検出するようにし
ている。このような先行技術では、作業に手間がかかる
ととｔＫｌそのラインの信号を検出するだめのｍ１１ｊ
定仝などを必要とする。またラインの断嶽だけでなく、
各処理装置に含まれているラインからの１ｄ号を支信す
る受信回路などが故障した場合には、ラインの信号の再
無だけ・を検出している従来の方法で：：、受信回路の
故障を検出することが困難である。In such a loop transmission system, when the optical fiber or other line connecting each processing device breaks and breaks down,
The operation of the entire transmission system is about to stop. Therefore, it is necessary to quickly find out in which Ifr the wire was disconnected and the failure occurred, and to replace the transmission system (l) as soon as possible.In the past, the valley processing equipment received the 1d via the line. In this prior art, it is difficult to detect the signal on that line because the work is time-consuming.
Requires fixed price etc. In addition to breaking the line,
If the receiving circuit that supports the 1d signal from the line included in each processing device fails, the conventional method of detecting only the re-absence of the line signal is used. Difficult to detect failure.
本発明の目的は、ループ状伝送系の１安障個所？迅速に
かつ正確に検出することができるための方法を提供する
ことである。Is the purpose of the present invention one failure point in a loop transmission system? It is an object of the present invention to provide a method for rapid and accurate detection.
第１図は、本発明の一実施例の１舶略化したプロンク図
である。シーケンサなどのようにマイクロコンピュータ
を含む処理装置Ａ、Ｂ、’Ｃ，Ｄは、送信回路ＴＸａ〜
ＴＸｄと、受信間Ｋ ＲＸ ａ −ｔ＜Ｘｄとをそれぞ
れ含み、先ファイバなどのラインｌ！ａ〜ｌ！ｄによっ
てループ状に接続され、伝送系が構成される。この伝送
系では、各処理装置Ａ〜Ｄにおいて調歩同期で動作が行
なわれる。FIG. 1 is a simplified pronk diagram of one embodiment of the present invention. Processing devices A, B, 'C, and D including microcomputers such as sequencers are connected to transmitting circuits TXa to TXa.
TXd, and between reception KRX a -t<Xd, respectively, and the line l! of the destination fiber, etc. a~l! d, and are connected in a loop to form a transmission system. In this transmission system, each of the processing devices A to D operates in asynchronous synchronization.
ラインｌ！ａ〜Ｊｄに送受、値される信号のフレー／Ａ
ｕ 、ＷＳ ２図に示されている。各フレームは、１
１ビツトから成り、スタートピントｂ１と、データを構
成する８つのビン）ｂ２〜ｂ９と、コマンド／データピ
ントｂｌＯと、ストップビットｂ１１とから成る。コマ
ンド／データビットｂｌＯは、それが論理ｒｌＪのとき
、データを表わすビットｂ２〜ｂ９のうち、４つのピン
トｂ２〜ｂ５のデータがコマンドコードを表わすことを
意味する。Line l! Frame of signal transmitted/received and valued from a to Jd/A
u, WS shown in Fig. 2. Each frame is 1
It consists of a start focus b1, eight bins (b2 to b9) constituting data, a command/data focus bIO, and a stop bit b11. When the command/data bit blO is logic rlJ, it means that among the bits b2 to b9 representing data, the data of four pinpoints b2 to b5 represent a command code.
コマンド／データビン）ｂｌｏが論理「０」であるとき
、それまでに発生したもっとも近いコマンドに付随した
データがピッ）ｂ２〜ｂ９に含まれることを意味する。When the command/data bin)blo is a logic "0", it means that the data associated with the closest command that has occurred so far is included in b2 to b9.
各処理装置り、−Ｄの送（＃ ｉｍ路Ｔｘａ〜ＴＸｄか
ら送出する信号は、受信回路ＲＸ ｂ −ＲＸ ａによ
ってそれぞれ受信され、各処理装置Ａ〜Ｄに再び戻って
くるように構成される。たとえば、処理装置Ａの送信回
路ＴＸａから送出された信号は、処理装置Ｂの受信回路
ＲＸｂによって受信され、送信回路ＴＸｂから送出され
、処理装置Ｃの受イａ回路ＲＸＣＫよって交信され、送
（ｉ回路１“Ｘｃによってラインｌｃに送出され、処理
回路りの受信回路ＲＸｄによって受イーされ、送（ｇ回
１９ＴＸｄがらライン７？ｄを介して交信回＋１＠ＲＸ
ａに送出されて戻される。The signals transmitted from each processing device -D (#im paths Txa to TXd are received by receiving circuits RX b - RX a, respectively, and are configured to return to each processing device A to D again. For example, a signal sent out from the transmitting circuit TXa of the processing device A is received by the receiving circuit RXb of the processing device B, sent out from the transmitting circuit TXb, communicated by the receiving circuit RXCK of the processing device C, and then sent ( It is sent to the line lc by the i circuit 1"
is sent to a and returned.
各処理装置Ａ〜Ｄは、処理装置Ａ −Ｄに対応する故障
個所を表示するための表示器ＤＡ 、 ＤＢ 。Each processing device A to D has a display device DA, DB for displaying a failure location corresponding to the processing device A to D.
ＤＣ，ＤＤをそれぞれ有する。たとえば処理装置Ａの表
示器ＤＡは、処理装置Ａ、Ｂ、Ｃ，Ｄに個別的に対応し
た表示素子ＤＡＩ 、ＤＢＩ 、ＤＣＩ 。They each have DC and DD. For example, the display device DA of the processing device A includes display elements DAI, DBI, and DCI that individually correspond to the processing devices A, B, C, and D.
ＤＤＩをそれぞれ有する。残余の表示’ＪＪＤＢ−ＤＣ
，ＤＤも同様である。Each has a DDI. Display of remaining 'JJDB-DC
, DD are also similar.
ラインＩ！ａの個所Ｉにおいて断線が生じた場合を想定
する。この場合、処理装置Ａの送（ａ回路゛１′Ｘａか
ら送出された第２図に示される信号は処理装置Ｂに入力
されず、したがって処理装置ＩイＢ、Ｃ。Line I! Assume that a wire breakage occurs at location I in a. In this case, the signal shown in FIG. 2 sent out from the processing device A (a circuit 1'Xa) is not input to the processing device B, and therefore the processing device IB, C.
Ｄを経てラインｆｄから受信回路ＲＸａには受ｆ吉され
なくなる。したがって処理装置Ａの送信回路ＴＸａは、
第３図に示される故障モードを表わす信号を送出する。The signal is no longer received by the receiving circuit RXa from the line fd via D. Therefore, the transmitting circuit TXa of the processing device A is
A signal representing the failure mode shown in FIG. 3 is sent out.
この第３図に示される信号は、スタートビットｂ１と、
故障モードであることを表わすビットｂ２〜ｂ５の信号
ｒ０００１Ｊと、ビットｂ６〜ｂ９から成るアドレスと
、コマンド／データビットｂｌＯと、ストップビットｂ
ｌｌとから１フレームが構成される。コマンド／データ
ビットｂｌＯは「１」である。ビン）ｂ６〜ｂ９から成
るアドレスは、故障モード信号を発生している処理装置
Ａを特定する２進化したコードで表わされる。残余の処
理装置Ｂ、Ｃ，Ｄもまた、各処理装置縦Ｂ、Ｃ，Ｄが送
出した信号を受信することができなくなったことを検出
して１安障モードを表わす第３図と同様な信号を送出す
る。ビットｂ６〜ｂ９のアドレスは、その故障モード信
号を送出している処理袋［ｉｆＢ、Ｃ，Ｄに前述のよう
に個別的に対応している。The signals shown in FIG. 3 include a start bit b1,
Signal r0001J of bits b2 to b5 indicating failure mode, address consisting of bits b6 to b9, command/data bit blO, and stop bit b
One frame is composed of ll and ll. Command/data bit blO is "1". The addresses consisting of bins b6 to b9 are represented by a binary code that specifies the processing device A that is generating the failure mode signal. The remaining processing units B, C, and D also detect that they are no longer able to receive the signals sent out by the vertical processing units B, C, and D, and operate in the same way as shown in Figure 3, which represents the 1-failure mode. Send a signal. The addresses of bits b6 to b9 individually correspond to the processing bags [ifB, C, and D that are sending out the failure mode signal, as described above.
このようにして処理装置Ａでは、処理装置Ｂ。In this way, processing device A and processing device B.
Ｃ，Ｄからの故障モード信号は受信され、したがって表
示器ＤＡの処理装置Ｂ、Ｃ，Ｄに対応した表示素子ＤＢ
Ｉ 、ＤＣｌ 、ＤＤｌは点灯されるけれども、処理装
置Ａから送出された故障モード信号は受信されず、した
がって処理装置ｆ Ａに対応する表示素子ＤＡＩが表示
されない。したがって送信回路ＴＸａ、ラインｌ！ａお
よび受信回路ＲＸｂの間で故障が生じたことがわかる。The failure mode signals from C, D are received and therefore the display elements DB corresponding to the processing units B, C, D of the display DA.
Although I, DCl, and DDl are lit, the failure mode signal sent from the processing device A is not received, and therefore the display element DAI corresponding to the processing device fA is not displayed. Therefore, the transmitting circuit TXa, line l! It can be seen that a failure has occurred between a and the receiving circuit RXb.
処理装置Ｂでは、故障モード信号は全く受信されず、し
たがって表示器ＤＢの処理装置Ａ −Ｄに対しした表示
素子ＤＡ２〜ＤＤ２は消灯しており、これによって処理
装置Ａの送信回路ＴＸａ、ラインｌ！ａおよび処理装置
Ｂの受信回路ＲＸｂの間で故障が生じていることがわか
る。処理装置Ｃでは、処理袋−Ｂの送信回路ＴＸｂから
の故１４モード借号のみが受信され、処理装置りでは処
理装置Ｂ。In the processing device B, no failure mode signal is received, and therefore the display elements DA2 to DD2 for the processing devices A to D of the display device DB are turned off. ! It can be seen that a failure has occurred between the receiving circuit RXb of the processing device B and the receiving circuit RXb of the processing device B. In the processing device C, only the 14 mode signal from the transmission circuit TXb of the processing bag-B is received;
Ｃからの故障モード信号が受信される。このようにして
処理装置Ｃ，Ｄの表示器ＤＣ，ＤＤを見ることによって
前述のように故障個所を％ｊることかできる。A failure mode signal from C is received. In this way, by looking at the displays DC and DD of the processing devices C and D, the location of the failure can be determined as described above.
−斉ＶＣ１及故個Ｉｊεで故ト≠が生じた七きには、表
示器ＤＡ〜ＤＤの表示状寒を児て１つずつ１１女陣個所
を修理してゆけば、伝送系全体の復旧を行なうことがで
きる。表示器ＤＡ−ＤＤは、上述の灰施例では、各処理
装置１イＡ−Ｄにそれぞれ１役けられたけれども、少な
くとも１つの表示器ＤＡ−ＤＤが設けられることによっ
て改１洋個所の検出を知ることができる。゛またこの故
１〕ψ個１ｊｒ Ｋ関しては、ラインｌ ａ −’ｌ
ｄだけでなく、送１日回％ Ｔ Ｘ ａ 〜Ｔ Ｘ ｄ
および受イｔＪ回１％ ＲＸ ａ −ＲＸ ｄにおける
収嘩も寸た併せて検出することができる。- In the event that a fault occurs between VC1 and Ijε, the entire transmission system can be restored by repairing the 11 female locations one by one based on the display conditions of DA to DD. can be done. Although the display devices DA-DD were used for each processing device 1A-D in the above-mentioned embodiment, by providing at least one display device DA-DD, it is possible to detect the change point. can be known.゛For this reason, 1〕ψ pieces 1jr K, the line l a −'l
Not only d, but also % of daily shipping times T X a ~ T X d
In addition, it is also possible to detect the collision between 1% RX a and RX d of reception tJ times.
以上のようＶこ本−Ａ川によれば、処理製１１４”はそ
の各処理装置が送出した１ａ号を受信しなく々つだとき
谷処理装置１１のアドレスを含む１日号ｒ送出し、少な
くとも１つの処理装置では９ （ｒｆ したアドレス？
含むイ、ゴ号のアドレスに対応した処理装置を表示する
表示手段を・１１°するので、ラインだけでなく送（ｆ
ｆｔ回１酌および受１河回１６などを含めた１・べ障個
１斤を容易に知ることができ、伝送系の復旧を迅速に行
なうことができる。As mentioned above, according to V Komoto-A River, when the processing unit 114'' does not receive the number 1a sent out by each processing device, it sends out the 1st issue r containing the address of the valley processing device 11, At least one processing unit has 9 (rf address?
Since the display means for displaying the processing device corresponding to the addresses of A and G including
It is possible to easily know the amount of 1 ft and 1 ft, including 1 ft and 1 ft, and the transmission system can be quickly restored.
第１図は本発明の一天施例のブロック図、第２図は第１
に示される伝送系において正常な前作が行なわれている
ときに用いらｎる信りの構成を示す図、第３図は故障が
生じたときに発生される信号の構成を示す図である。
ｌ・・・故障個所、Ａ −Ｄ・・・処理装置、Ｔ Ｘ
ａ −ＴＸｄ・・・送庸回路、ＲＸａ〜ＲＸｄ川受信回
路、用Ａ〜ＤＤ・・表示器、１ａ−１ｄ ライン代理
人 弁理士 西教圭−ｊ、！１ニ第１図
Ｂ２
第２図Fig. 1 is a block diagram of an instant embodiment of the present invention, and Fig. 2 is a block diagram of the first embodiment of the present invention.
FIG. 3 is a diagram showing the configuration of a signal used when a normal previous operation is performed in the transmission system shown in FIG. 3, and FIG. 3 is a diagram showing the configuration of a signal generated when a failure occurs. l...Failure location, A-D...Processing device, T
a-TXd...transmission circuit, RXa-RXd river receiving circuit, A-DD...indicator, 1a-1d Line agent Patent attorney Kei Nishi-j,! 1D Figure 1 B2 Figure 2
Claims (1)
系は、各処理装置が送出する信号を受信・送出してその
送出された処理装置に戻るように構成され、処理装置は
、その各処理装置が送出した信号を受信しなくなったと
き、その受信しなくなった処理装置のアドレスを含む信
号を送出し、少なくとも１つの処理装置は、受４ａ Ｌ
だアドレスを含む信号のアドレスに対応した処理装置を
表示する表示手段を有することを特徴とするループ状伝
送系の故障個所検出方法。A transmission system consisting of a plurality of processing devices connected in a loop is configured to receive and send out signals from each processing device and return to the processing device from which it was sent. When the processing device no longer receives the signal sent out, it sends a signal including the address of the processing device that no longer receives the signal, and at least one processing device sends a signal to the receiver 4a L.
1. A method for detecting a failure location in a loop transmission system, comprising display means for displaying a processing device corresponding to an address of a signal including an address.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172652A JPS5962247A (en) | 1982-09-30 | 1982-09-30 | Method for detecting failed part of loop transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172652A JPS5962247A (en) | 1982-09-30 | 1982-09-30 | Method for detecting failed part of loop transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5962247A true JPS5962247A (en) | 1984-04-09 |
Family
ID=15945858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172652A Pending JPS5962247A (en) | 1982-09-30 | 1982-09-30 | Method for detecting failed part of loop transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962247A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372244A (en) * | 1986-09-16 | 1988-04-01 | Canon Inc | Signal repeater |
| US5509029A (en) * | 1993-08-03 | 1996-04-16 | Sunx Limited | Serial data transmissions device and terminal unit for the same |
-
1982
- 1982-09-30 JP JP57172652A patent/JPS5962247A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372244A (en) * | 1986-09-16 | 1988-04-01 | Canon Inc | Signal repeater |
| US5509029A (en) * | 1993-08-03 | 1996-04-16 | Sunx Limited | Serial data transmissions device and terminal unit for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153874A (en) | Redundancy data transmission device | |
| US7940057B2 (en) | Method of detecting disconnection and power discontinuity of I/O unit connected to numerical controller | |
| US20110131348A1 (en) | Control system and cpu unit | |
| JPH0795223A (en) | Execution of route identification inside communication system | |
| JPS5962247A (en) | Method for detecting failed part of loop transmission system | |
| JPH0936859A (en) | Monitoring information repeating method and device therefor | |
| JPS609246A (en) | Monitor system for data circuit network | |
| JP2518517B2 (en) | Communication bus monitoring device | |
| JP4874873B2 (en) | Digital controller | |
| US6185192B1 (en) | Process for fetching out error statistics data | |
| KR920009097B1 (en) | Maintenance apparatus for signal terminal group of common line signal device | |
| JPS62173830A (en) | System for detecting disconnection of time division multiplex transmission system | |
| KR930006862B1 (en) | Triple modular redundency method | |
| JP2970591B2 (en) | Redundant transmission monitoring system | |
| JP2756002B2 (en) | Frame transmission method for local area network | |
| JPS63246946A (en) | Fault detection system for communication equipment in loop structure network | |
| JP2956385B2 (en) | Bus line monitoring method | |
| CN114281729A (en) | Method for switching M-LVDS bus to send message | |
| JP2001283359A (en) | Radio repeater | |
| KR930006863B1 (en) | Supervising circuit for a receiving bus | |
| JP2512832B2 (en) | Series controller | |
| JPH01288033A (en) | Erroneous data output preventing system in case of line switching of data transmission equipment | |
| JPS62248332A (en) | Supervisory display device and supervisory method for coaxial communication line | |
| JPH06103251A (en) | Monitor and control system for information processor | |
| JPS63245093A (en) | Remote super visory equipment |