JPS5958681A - ペ−ジイン制御方式 - Google Patents
ペ−ジイン制御方式Info
- Publication number
- JPS5958681A JPS5958681A JP57168907A JP16890782A JPS5958681A JP S5958681 A JPS5958681 A JP S5958681A JP 57168907 A JP57168907 A JP 57168907A JP 16890782 A JP16890782 A JP 16890782A JP S5958681 A JPS5958681 A JP S5958681A
- Authority
- JP
- Japan
- Prior art keywords
- page
- processing
- storage device
- virtual
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は、情報処理システムでの外部記憶装置から主記
憶装置へのページイン制御方式に関し、書込み処理のみ
で読出し処理を伴わないページについては、主記憶装置
へのべ一ノ内容のロールインを行わず、主記憶装置内で
のページの割付は処理だけで済ませるようにしたページ
イン制御方式（ロ）技術の背景 近年の情報処理システムの発達は実に目覚しいものであ
り、電子計算機の機能は、向上の一途を辿っている。扱
うデータ量も増大し、−回のまたは一単位のデータ転送
処理で対象とするデータ量も勿論増してきている。
憶装置へのページイン制御方式に関し、書込み処理のみ
で読出し処理を伴わないページについては、主記憶装置
へのべ一ノ内容のロールインを行わず、主記憶装置内で
のページの割付は処理だけで済ませるようにしたページ
イン制御方式（ロ）技術の背景 近年の情報処理システムの発達は実に目覚しいものであ
り、電子計算機の機能は、向上の一途を辿っている。扱
うデータ量も増大し、−回のまたは一単位のデータ転送
処理で対象とするデータ量も勿論増してきている。
Ｇ／→ 従来技術と分野問題点
仮想記憶方式は、近年では特に普及した記憶制御方式で
ある。この仮想記憶方式は、外部記憶装置（例えば磁気
ディスク装置のようなダスト［Ｄｉｒｅｃｔ Ａｃｃｅ
ｓｓ Ｓｔｏｒａｇｅ Ｄｅｖｉｃｅ ］ ）にアクセ
スし得るメモリ空間であるアドレスでアクセス用能な全
格納領域を作成しておき、主記憶装置上には実際に処理
に必要なアドレス領域だけを自動的に格納する様制御し
、プログラム作成者側には、大きな主記憶装置がある如
く見せるものである。
ある。この仮想記憶方式は、外部記憶装置（例えば磁気
ディスク装置のようなダスト［Ｄｉｒｅｃｔ Ａｃｃｅ
ｓｓ Ｓｔｏｒａｇｅ Ｄｅｖｉｃｅ ］ ）にアクセ
スし得るメモリ空間であるアドレスでアクセス用能な全
格納領域を作成しておき、主記憶装置上には実際に処理
に必要なアドレス領域だけを自動的に格納する様制御し
、プログラム作成者側には、大きな主記憶装置がある如
く見せるものである。
この仮想記憶制御方式で、入力装置からのデータを一時
的に格納する場合、バッファ領域と称する格納場所を使
用している。このバッファ領域も、勿論、主記憶装置上
の格納領域の一部である。このバッファ領域は、小さい
領域にしておき、一度格納された内容は他の部分（例え
ば他の外部記憶装置とかラインプリンタ装置）へ出力し
、再び該バッファ領域に入力装置から格納するという方
式が一般的である。この場合、バッファ領域の大きさは
、外部記憶装置と主記憶装置との間でのデータ転送及び
データ管理であるページの大きさに比し小さく、上記入
力装置からのデータを格納するに描っては主記憶装置上
に該ページを割付けるのと同時に、外部記憶装置から該
当ページの内容を主記憶装置上に書込むロールイン処理
が行われている。これは、当該ページが割付けられてい
るという管理情報を元に、バッファ領域が在るページの
バッファ領域以外の領域にアクセスかある可能性があり
、その場合核管理情報をもとにページがロールインされ
ているものと勘違いをして誤った処理を行うことを防止
している。
的に格納する場合、バッファ領域と称する格納場所を使
用している。このバッファ領域も、勿論、主記憶装置上
の格納領域の一部である。このバッファ領域は、小さい
領域にしておき、一度格納された内容は他の部分（例え
ば他の外部記憶装置とかラインプリンタ装置）へ出力し
、再び該バッファ領域に入力装置から格納するという方
式が一般的である。この場合、バッファ領域の大きさは
、外部記憶装置と主記憶装置との間でのデータ転送及び
データ管理であるページの大きさに比し小さく、上記入
力装置からのデータを格納するに描っては主記憶装置上
に該ページを割付けるのと同時に、外部記憶装置から該
当ページの内容を主記憶装置上に書込むロールイン処理
が行われている。これは、当該ページが割付けられてい
るという管理情報を元に、バッファ領域が在るページの
バッファ領域以外の領域にアクセスかある可能性があり
、その場合核管理情報をもとにページがロールインされ
ているものと勘違いをして誤った処理を行うことを防止
している。
しかし、近年の如く高速の入力装置が開発され、且つ処
°理能力の大きいコンピュータとなるさ、バッファ領域
として１ペ一ジ以上の領域を確保して処理を進める方が
能率が良くなってくる。この場合、従来のごとくページ
割付は要求があると必ずページの割付は処理を行い且つ
外部記憶装置から該描ページの内容を主記憶装置上にロ
ールインしていると、本来入力装置からのデータを書込
むので該ロールインされたデータは消えてしまうのに外
部記憶装置から主記憶装置に書込みをやることになり、
このロールインしている時間分だけ、無駄な処理をする
こと？こなる。
°理能力の大きいコンピュータとなるさ、バッファ領域
として１ペ一ジ以上の領域を確保して処理を進める方が
能率が良くなってくる。この場合、従来のごとくページ
割付は要求があると必ずページの割付は処理を行い且つ
外部記憶装置から該描ページの内容を主記憶装置上にロ
ールインしていると、本来入力装置からのデータを書込
むので該ロールインされたデータは消えてしまうのに外
部記憶装置から主記憶装置に書込みをやることになり、
このロールインしている時間分だけ、無駄な処理をする
こと？こなる。
に）発明の目的
本発明の目的は、上記の如き入力データの省込みのため
に必要な主記憶装置上の領域については、外部記憶装置
からのページ内容のロールインは止め、単に割付は処理
だけを行うものきし、無駄なロールイン処理を無くシ、
効率の良い処理を行うことを目的とする。
に必要な主記憶装置上の領域については、外部記憶装置
からのページ内容のロールインは止め、単に割付は処理
だけを行うものきし、無駄なロールイン処理を無くシ、
効率の良い処理を行うことを目的とする。
（（１）発明の構成
一ヒ記目的は、書込み処理のためにのみ使用するために
主記憶装置上に所定ページを展開する場合は、主記憶装
置上にページ領域の確保だけ行い、外部記憶装置より該
当するページの内容を読出して主記憶装置上に書込む上
記処理を行うことなく、主記憶装置上に展開されアクセ
ス可能なページを示すテーブルｌと、主記憶装置上に展
開した旨の表示を行うことにより達成される。
主記憶装置上に所定ページを展開する場合は、主記憶装
置上にページ領域の確保だけ行い、外部記憶装置より該
当するページの内容を読出して主記憶装置上に書込む上
記処理を行うことなく、主記憶装置上に展開されアクセ
ス可能なページを示すテーブルｌと、主記憶装置上に展
開した旨の表示を行うことにより達成される。
（ハ）発明の実施例
図は本発明の実施例である。
第１図は本発明の概要を示す図であり、第２図は動作態
様を説明するための図である。図において、ＣＰＵは中
央処理部、ＤＡＳＤは外部記憶装置、ＭＭは主記憶装置
、ＴＢＬはテーブルであり１．仮想ページアドレスと主
記憶装ｆｆ？ＭＭ上の実ページアドレスとの変換表で、
各対の有効無効すなわち仮想ページが主記憶装置上に展
開されているが否かを示す有効フラグＶａを含み、’１
’ＢＬＣは変換表ＴＢＬの書き変え等の制御を行なうテ
ーブル制御部、ＡＣＣＰは主記憶装置ＭＭをアクセスし
てデータ処理を行う時に変換表ＴＢＬを参照するアクセ
ス処理部であり、Ｐｄは外部記憶装着ＤＡＳＤ上の仮想
ページ、Ｐｍは主記憶装置爪上の実ページである。
様を説明するための図である。図において、ＣＰＵは中
央処理部、ＤＡＳＤは外部記憶装置、ＭＭは主記憶装置
、ＴＢＬはテーブルであり１．仮想ページアドレスと主
記憶装ｆｆ？ＭＭ上の実ページアドレスとの変換表で、
各対の有効無効すなわち仮想ページが主記憶装置上に展
開されているが否かを示す有効フラグＶａを含み、’１
’ＢＬＣは変換表ＴＢＬの書き変え等の制御を行なうテ
ーブル制御部、ＡＣＣＰは主記憶装置ＭＭをアクセスし
てデータ処理を行う時に変換表ＴＢＬを参照するアクセ
ス処理部であり、Ｐｄは外部記憶装着ＤＡＳＤ上の仮想
ページ、Ｐｍは主記憶装置爪上の実ページである。
通常の中央処理部ＣＰＵの処理は、主記憶装置ＭＭ上に
格納されている命令・データを、変換表ＴＢＬを参照し
つつ、順次実行することである。主記憶装ｆＭＭの容量
は、仮想アドレス（１６メガバイト）に対して例えは２
メガバイトである。例えば２５６の異なったプログラム
の各々に対して、同時に上記仮想アドレスが全て使用で
きるよう設計されている大型計算機がある。一般には、
メモリはページ単位で管理され、主記憶装置ＭＭをアク
セスするための仮想アドレスは、ページアドレスとベー
ジ内アドレスとで構成されている。従って、変換表ＴＢ
Ｌにて仮想ページアドレスを実ページアドレスに変換す
れば、該実ページアドレスと仮想アドレス中のページ内
アドレスとを用いて主記憶装置？ｆ ＭＭをアクセスす
れば良いことになる。
格納されている命令・データを、変換表ＴＢＬを参照し
つつ、順次実行することである。主記憶装ｆＭＭの容量
は、仮想アドレス（１６メガバイト）に対して例えは２
メガバイトである。例えば２５６の異なったプログラム
の各々に対して、同時に上記仮想アドレスが全て使用で
きるよう設計されている大型計算機がある。一般には、
メモリはページ単位で管理され、主記憶装置ＭＭをアク
セスするための仮想アドレスは、ページアドレスとベー
ジ内アドレスとで構成されている。従って、変換表ＴＢ
Ｌにて仮想ページアドレスを実ページアドレスに変換す
れば、該実ページアドレスと仮想アドレス中のページ内
アドレスとを用いて主記憶装置？ｆ ＭＭをアクセスす
れば良いことになる。
しかしながら、必ずしも変換表ＴＢＬをアクセスした時
、仮想ページアドレスに対応したページが主記憶装置Ｍ
Ｍ上に無く（実ページが存在しないと称する）、変換表
ＴＢＬで仮想ページアドレスの有効フラグｖａか無効を
表示している場合がある。
、仮想ページアドレスに対応したページが主記憶装置Ｍ
Ｍ上に無く（実ページが存在しないと称する）、変換表
ＴＢＬで仮想ページアドレスの有効フラグｖａか無効を
表示している場合がある。
この場合、テーブル制御部ＴＢＬＣは主記憶装置１ＭＭ
上で、最も使用しないと推測されるページを外部記憶装
置ＤＡＳＤへ戻し、変換テーブルＴＢＬに登録する。該
空いた実ページアドレスへ、目的とする仮想ページアド
レスを割付け、変換テーブル装置に登録すると共に、外
部記憶装置ＤＡＳＤより主記憶装置ＭＭ内容の転送を行
う。
上で、最も使用しないと推測されるページを外部記憶装
置ＤＡＳＤへ戻し、変換テーブルＴＢＬに登録する。該
空いた実ページアドレスへ、目的とする仮想ページアド
レスを割付け、変換テーブル装置に登録すると共に、外
部記憶装置ＤＡＳＤより主記憶装置ＭＭ内容の転送を行
う。
さて、本発明においては、ページ割付は要求は、その要
求内容に仮想ページインフラグｖｉが付与されている。
求内容に仮想ページインフラグｖｉが付与されている。
ページフォールト（例えばページ内アドレスを更新して
ゆき、ページ境界を越えること）や、入力装置に対し、
その入力したデータを格納するための主記憶装［ＭＭの
領斌確保袋求などがページ割付は要求である。この割付
は要求時に、そのページ全体が、入力装置や所定の主記
憶装置領域からのデータを格納するために使用されるこ
とが予めわかることが多い。特に、高速の磁気装置等で
は、そのデータ転送域が複数ページに亘ることか処理効
率向上の上で重要になってきている。
ゆき、ページ境界を越えること）や、入力装置に対し、
その入力したデータを格納するための主記憶装［ＭＭの
領斌確保袋求などがページ割付は要求である。この割付
は要求時に、そのページ全体が、入力装置や所定の主記
憶装置領域からのデータを格納するために使用されるこ
とが予めわかることが多い。特に、高速の磁気装置等で
は、そのデータ転送域が複数ページに亘ることか処理効
率向上の上で重要になってきている。
上記如き場合、ページ割付は要求は仮想パー２４フフ９
フフ皿を１”とする。ページ割付は制御部はまず変換表
ＴＢＬをアクセスし、該仮想ページの有効フラグｖａを
チェックする。有効フラグＶａが有効「０」を示してい
る時、該当する実アトｌ／スを割付けた旨をアクセス処
理部ＡＣＣＰに通知する。有効フラグＶ、が無効「１」
を示している時には、更に以下の処理を行う。
フフ皿を１”とする。ページ割付は制御部はまず変換表
ＴＢＬをアクセスし、該仮想ページの有効フラグｖａを
チェックする。有効フラグＶａが有効「０」を示してい
る時、該当する実アトｌ／スを割付けた旨をアクセス処
理部ＡＣＣＰに通知する。有効フラグＶ、が無効「１」
を示している時には、更に以下の処理を行う。
まず、主記憶装置ＭＭ上のページで使用していないペー
ジである空ページをチェックし、無ければ次の２つの処
理を行い、有れば次の２つの処理をスキップする。
ジである空ページをチェックし、無ければ次の２つの処
理を行い、有れば次の２つの処理をスキップする。
■ 主記憶装置領域のページの中で、最も使用確率の低
いページを求める。例えば、主記憶装置ＭＭ上にキーメ
モリ部を設け、常にページ単位で、参照されたことや書
変えがなされたことを管理し、該キーメモリ部を調べる
ことで、求めることができる。勿論、定期的に若しくは
空き時間にキーメモリ部とサーチし、予め追い出すべき
ページを求めておいた方が能率的である。
いページを求める。例えば、主記憶装置ＭＭ上にキーメ
モリ部を設け、常にページ単位で、参照されたことや書
変えがなされたことを管理し、該キーメモリ部を調べる
ことで、求めることができる。勿論、定期的に若しくは
空き時間にキーメモリ部とサーチし、予め追い出すべき
ページを求めておいた方が能率的である。
■ 上記追い出しページにつき、実際にその内容を外部
記憶装置ＤＡＳＤへ転送するロールアウト処理を行う。
記憶装置ＤＡＳＤへ転送するロールアウト処理を行う。
この場合、もし、書変え処理が行われていなければ、ロ
ールアウト処理を省略することも可能である。
ールアウト処理を省略することも可能である。
上記２つの処理後、若しくは空き実ページがあった場合
、変換表ＴＢＬの該幽仮想ページアドレス部に対応させ
て実ページアドレスおよび有効フラグｒＶａ＝ＯＪを書
込む。
、変換表ＴＢＬの該幽仮想ページアドレス部に対応させ
て実ページアドレスおよび有効フラグｒＶａ＝ＯＪを書
込む。
次に、上記割付は要求の仮想ページインフラグＶｉをチ
ェックし、「１」即ち仮想ページインを要求している時
は、当゛該ページのロールイン処理を行わず、「０」即
ち仮想ページインを要求せず通常の割付は要求であれば
、轟該ページを外部記憶装置ＤＡＳＤより主記憶装置Ｍ
Ｍ上へのデータ転送で展開し、蟲該実アドレス（主記憶
装置ＭＭ上の物理アドレス）をアクセス処理部ＡＣＣＰ
に通知する処理を行う。
ェックし、「１」即ち仮想ページインを要求している時
は、当゛該ページのロールイン処理を行わず、「０」即
ち仮想ページインを要求せず通常の割付は要求であれば
、轟該ページを外部記憶装置ＤＡＳＤより主記憶装置Ｍ
Ｍ上へのデータ転送で展開し、蟲該実アドレス（主記憶
装置ＭＭ上の物理アドレス）をアクセス処理部ＡＣＣＰ
に通知する処理を行う。
（ト）発明の効果
以上述べた様に、本発明によれば、ページ割付は要求に
対して、仮想ページインフラグを設けたので、ページ全
体に対して単に裏込み処理だけを行い胱出し処理を行わ
ない場合には、該フラグで仮想ページインを指定可能と
なり、仮想ページインを指定されたページ割付は要求に
対してはロールイン処理を行わないので、無駄な処理を
省略でき、それたけ処理部の処理効率を上けること力ｉ
Ｈ（能となる。
対して、仮想ページインフラグを設けたので、ページ全
体に対して単に裏込み処理だけを行い胱出し処理を行わ
ない場合には、該フラグで仮想ページインを指定可能と
なり、仮想ページインを指定されたページ割付は要求に
対してはロールイン処理を行わないので、無駄な処理を
省略でき、それたけ処理部の処理効率を上けること力ｉ
Ｈ（能となる。
第１図は本発明の概要を示す図、第２図は不発明の動作
態様を説明するための図である。 図において、門は主記憶袋［、ＤＡＳＤは外部記憶装置
、ＴＢＬはテーブルである変換表、ＴＢＬｃはテーブル
制御部、ＰｄとＰｍはページ、ｖ百ま仮想ページインフ
ラグ、Ｖａは有効フラグである。 ＰＵ 第１図
態様を説明するための図である。 図において、門は主記憶袋［、ＤＡＳＤは外部記憶装置
、ＴＢＬはテーブルである変換表、ＴＢＬｃはテーブル
制御部、ＰｄとＰｍはページ、ｖ百ま仮想ページインフ
ラグ、Ｖａは有効フラグである。 ＰＵ 第１図
Claims (1)
- 予め定められた所定複数の格納場所からなる１単位の格
納領域をページとして管理される主記憶装置と外部記憶
装置、および、主記憶装置上に展開されアクセス可能な
ページを示すテーブルとを備え、主記憶装置上にページ
を展開する際に該当するページの内容を外部記憶装置よ
り胱出し、主記憶装置上に書込んで該テーブルに展開し
た旨を表示するようにしたページイン制御方式において
、書込み処理のためにのみ使用するために主記憶装置上
に所定ページを展開する場合は、主記憶装置上にページ
領域の確保だけ行い、外部記憶装置より該当するページ
の内容を読出して主記憶装置上に書込む上記処理を行う
ことなく、主記憶装置上に展開されアクセス可能なペー
ジを示すテーブルに、主記憶装置上に展開した旨の表示
を行うようにしたことを特徴とするページイン制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168907A JPS5958681A (ja) | 1982-09-28 | 1982-09-28 | ペ−ジイン制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168907A JPS5958681A (ja) | 1982-09-28 | 1982-09-28 | ペ−ジイン制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958681A true JPS5958681A (ja) | 1984-04-04 |
Family
ID=15876770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168907A Pending JPS5958681A (ja) | 1982-09-28 | 1982-09-28 | ペ−ジイン制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958681A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680872A (en) * | 1979-12-06 | 1981-07-02 | Fujitsu Ltd | Buffer memory control system |
-
1982
- 1982-09-28 JP JP57168907A patent/JPS5958681A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680872A (en) * | 1979-12-06 | 1981-07-02 | Fujitsu Ltd | Buffer memory control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5255348B2 (ja) | クラッシュダンプ用のメモリアロケーション | |
| US9064330B2 (en) | Shared virtual memory between a host and discrete graphics device in a computing system | |
| US9436597B1 (en) | Using non-volatile memory resources to enable a virtual buffer pool for a database application | |
| US5893121A (en) | System and method for swapping blocks of tagged stack entries between a tagged stack cache and an untagged main memory storage | |
| US7613870B2 (en) | Efficient memory usage in systems including volatile and high-density memories | |
| US20130091331A1 (en) | Methods, apparatus, and articles of manufacture to manage memory | |
| US20120173803A1 (en) | Methods and apparatus to share a thread to reclaim memory space in a non-volatile memory file system | |
| GB2265734A (en) | Free memory cell management system | |
| TWI237177B (en) | Allocating cache lines | |
| US10324760B2 (en) | Leases for blocks of memory in a multi-level memory | |
| US20140047176A1 (en) | Dram energy use optimization using application information | |
| US7562204B1 (en) | Identifying and relocating relocatable kernel memory allocations in kernel non-relocatable memory | |
| US10331570B2 (en) | Real time memory address translation device | |
| US6799253B1 (en) | Stochastic scratchpad storage management technique | |
| US6918023B2 (en) | Method, system, and computer program product for invalidating pretranslations for dynamic memory removal | |
| JPS5958681A (ja) | ペ−ジイン制御方式 | |
| US6804754B1 (en) | Space management in compressed main memory | |
| JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
| JP4792065B2 (ja) | データ記憶方法 | |
| JPH0564817B2 (ja) | ||
| JP3061818B2 (ja) | マイクロ・プロセッサ用アクセス・モニタ装置 | |
| EP0437928B1 (en) | Memory management in a multi-processor system | |
| JP3542894B2 (ja) | ファイルシステム | |
| JPH0236458A (ja) | 疎結合マルチプロセサシステム | |
| JPH0540693A (ja) | 仮想記憶管理方式 |