JPS5954326A - Correcting device of series resistance array - Google Patents

Correcting device of series resistance array

Info

Publication number
JPS5954326A
JPS5954326A JP16535382A JP16535382A JPS5954326A JP S5954326 A JPS5954326 A JP S5954326A JP 16535382 A JP16535382 A JP 16535382A JP 16535382 A JP16535382 A JP 16535382A JP S5954326 A JPS5954326 A JP S5954326A
Authority
JP
Japan
Prior art keywords
correction
voltage
resistor array
switch
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16535382A
Other languages
Japanese (ja)
Inventor
Kenji Kanamaru
健次 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP16535382A priority Critical patent/JPS5954326A/en
Publication of JPS5954326A publication Critical patent/JPS5954326A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To correct the dispersion in resistive elements by themselves, by detecting an error voltage at a ramp voltage generating circuit and a comparator and switching a correcting resistance array with a switch. CONSTITUTION:Both ends of the series resistance array 16 are connected to a reference voltage input terminal 11 via correcting resistance arrays 14, 15 comprising correcting resistors and switches, and an optional voltage is outputted through any of the switches S1-Sn. To correct the linearity of the resistance array 16, a voltage and a reference voltage at points A, B of the resistance array 16 are applied to a comparator 22 via a switch group 21 and they are compared with an output of the ramp voltage generating circuit 23. Further, a reference clock is counted by a counter 25 with the compared value and the correcting amount is obtained from the count value at each switch. The switches of the correcting resistance array 14, 15 are switched based on the correcting amount.

Description

【発明の詳細な説明】 この発明に、アブログ・デジタル変]V′、1回路なと
の変換精度を向上し1)する直列IJ4抗アレーの11
11正装置に関する。
DETAILED DESCRIPTION OF THE INVENTION This invention improves the conversion accuracy of the analog digital transformation] V', one circuit,
11 regarding the primary device.

抵抗アレーを使用したアナログ・ブ”ノタル変換回路で
は、従来は抵抗トリミング技術によって個々の抵抗の値
−に調整し、抵抗値のばらつきから生じる変換誤差を低
減さぜる方法がとられている。このようなトリミングを
行うこと(Lこより、高分解11ヒで、BP 8:f♂
1;」]の−アナログ・デノクル変換回路を達成できる
が、一方この方法では、抵抗アl、・−の抵抗値を正確
に測定する必“堤かあり、又調整に時間を要するという
欠点がある。
Conventionally, in an analog to analog converter circuit using a resistor array, the value of each resistor is adjusted by a resistor trimming technique to reduce conversion errors caused by variations in resistance values. Performing such trimming (from L, high resolution 11H, BP 8:f♂
1;''], but this method has the disadvantage that it is necessary to accurately measure the resistance value of the resistors Al, . . . and that it takes time to adjust. be.

この発明ケ上上配の月1情に鑑みてなさ:11だもので
、抵抗アレーを用い7″に逐次比較型、追従比1+11
2型等のアナログ・デジタル変1°、′1回1i!1′
J¥;に枠いて、11、(、抗値の(、、Iら′畳1〆
でより発生−47)変j’L!n”、差をヅ1[(ぐず
だめの抵抗1・IJ Sング′″−γの調81、牡を行
う必要を無クシ、抵抗値の4寸ら′:)へ(′・−上り
発生ずる変j(f37−、’!i差に自己hf+正とし
得、入換11゛; IEJIを向上し得(′、)jピ1
−列1i−(抗アレーの補正1・し115う1;1冒↓
(−4−ることを1−1的と−Jる。
In view of the circumstances surrounding this invention: 11, using a resistor array, successive approximation type at 7'', tracking ratio 1+11
Type 2 analog/digital change 1°, '1 time 1i! 1′
Framed by J¥;, 11, (, resistance value (,, I et al' tatami 1〆 generated by -47) change j'L!n'', the difference is ヅ1 Key 81 of Sng'''-γ, there is no need to do it, 4 dimensions of the resistance value and ':) to ('・- rise occurring shift j(f37-,'!i difference to self hf + positive) Gain, replacement 11゛; IEJI can be improved (',)j pi 1
- Column 1i - (Anti-array correction 1 115 1; 1 ↓
(-4- means 1-1.)

この発1月を1列え(ま記1図才、:3 HH遇(7て
その一−一を一力′1+i例の、11j′を略5.−.
 、、、i・明すると次の、l、うに達成されるもので
j)/)、、ノ′ノ″1コク、デ、ノア′Jル夏Iシ1
用、又(1−1う゛)づ′ルアッ舅Jグ変換用の:1列
慝抗−アレー16ノ、、’rで一間1’L r、l: 
’ツー:)きカ;l:+ ツーCモ、’、< ”f−ノ
)41@ 子カら導出され/、、アL”dj’圧’i)
1’k :”r−IK M約1rも・りと−J−1乙た
め(・、f山j−j 、i!!、抗アし’14.15タ
ーI(少げろととも(・二、]111列1I4’l’L
:アレーの1十応、の点(A。
Line up the month of January from this date.
,,,i・When it becomes clear, the next,l,is achieved.
For (1-1゛)゛゛〉〈〈〈〈〈〈〉〉〉〉〉〉〉〉〉〉〉〉〉〉〈〉〈〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〉〈〉
'Two:)Kika;l:+TwoCmo,',<"f-ノ)41@ Derived from the child/,,A L"dj'pressure'i)
1'k: "r-IK M about 1r mo, Rito-J-1 Otsutame (・, f mountain j-j, i!!, anti-Ashi'14.15 ter I (Sho Gerotomo (・2, ] 111 row 1I4'l'L
: The tenth point of the array (A.

B)の誤差電圧を検1++するシンツブji!、圧発生
1【4路2.9、づン・ぐレータ22を設ケ、コン/9
1/ −タ22の出カイ、:用いて、A 、 T3点の
誤に電圧を減少rべく、補正抵抗アレー14.15内の
補正スイッ5S+ l”S+a + S21〜S23を
J′公択(り換iiI制御VるようにしZhものである
B) Detect the error voltage of 1++! , pressure generation 1
In order to reduce the voltage at the erroneous point A and T3, the correction switches 5S+l''S+a+S21 to S23 in the correction resistor array 14.15 are set to J' ( This is to ensure that the switching iii control V is carried out.

以下この発明のgl! m例を図面を3照して説明−−
る。
Below is the gl of this invention! Explain example m with reference to three drawings.
Ru.

第1図にしいて11.12は第1.第2の基準市:圧入
力端子、13は未知電圧入力端子である。14.15は
、)・イ側、ロウ側の補正抵抗アレーであり、補正抵抗
とスイッチの直列回路が複数個並列接続さl]、ている
。補正抵抗アレ=14の一端ぐ;を第1の基準i氏圧入
力偏1子1ノに接続さλ1、flb端1rJ1、直列抵
抗アレー16の一端(て接続される。また、補正抵抗ア
レー15の一端は、第2の基準電圧入力端子12に接続
され、他端(lよ、前記直列抵抗′アレ716の他端に
接続される。直列抵抗アレー16の両端部、各直夕11
抵抗素子の名接続部及び前記2μm、第2の基準’を圧
入力端’F 77 、 x 、? Irrツレ−t’し
ニア、イ、:/ −’fS、〜Snの何れかを並列に介
したのら、共通にコンパレータ18の一端に接続される
。このコンパレータ18の他QWにQ、[前i[;未知
電圧入力端子13が接続される。そして、前記コン・P
レータ18の出力\“11i、1は、変換制御回路19
に接続される。変換制御回路79(r、I、前記、スイ
ッチSl〜Sn)を順次オンしてjQ+き、各スイッチ
に対rシl。
In Figure 1, 11.12 is the 1st. Second reference city: pressure input terminal, 13 is unknown voltage input terminal. 14.15 is a correction resistance array on the A side and the Low side, in which a plurality of series circuits of correction resistances and switches are connected in parallel. One end of the correction resistor array 14 is connected to the first reference i pressure input polarizer 1. One end is connected to the second reference voltage input terminal 12, and the other end (l) is connected to the other end of the series resistor array 716.
Connecting part of the resistive element and press the 2 μm, second reference 'input end''F77, x,? They are connected in common to one end of the comparator 18 through any one of Irr, T', Nia, I, :/-'fS, and ~Sn in parallel. In addition to this comparator 18, the unknown voltage input terminal 13 is connected to QW. And the said Con P.
The output \"11i, 1 of the converter 18 is the conversion control circuit 19
connected to. The conversion control circuit 79 (r, I, the above-mentioned switches Sl to Sn) is turned on in sequence to jQ+, and each switch is set to r.

だコンパレータ18からの出力を°゛1”又は” o 
”データとして唐人し、出力端子■)。〜Dn−1に者
、出する。
The output from the comparator 18 is
``The data is sent to the output terminal ■).~Dn-1.

このような、アナログ・デジタル変((ヘシステノ、に
対して、的列抵抗アレーx61−J−1未知屯圧V を
デジタル変換するのに、比較用基準電圧を発生ずる部分
としてjriすである。〒lYXって、スイッチS、 
−3を順次オンしていくときの電圧変化は、面線的であ
ることが望寸し7い。しかし、各抵抗孝子間に抵抗値の
ばらつきかあると、l″を好な電圧変化が得られないσ
)で、この回路にQ」1、抵抗値のばらつきを自動的に
補正する手段を設ける。
In order to digitally convert the unknown pressure V of the target resistor array x61-J-1 for such an analog-to-digital conversion, it is necessary to use it as a part that generates a reference voltage for comparison. 〒lYX means switch S.
It is desirable that the voltage change when -3 is turned on one after another is linear. However, if there is variation in resistance value between each resistor, it is not possible to obtain a favorable voltage change for l''.
), this circuit is provided with means for automatically correcting variations in the resistance value.

たとえば、直列抵抗アレー16の図示A点。For example, the illustrated point A of the series resistor array 16.

B点を補正点とする。この補正点A、Bは、スイッチS
3I、S32をそれぞれ介したのち、コンパレータ22
の一方の入力端に接”続され木。また1スイツチ531
1832に対しては、並列にスイッチ833.834も
設けられ、これ方は前記コンパレータ22の一方の入力
端1.!:、各第1.第2の基準電圧入力端子77 、
yk間に接続されている。スイッチS31〜534i、
f、’、抵抗値ばらつき検出スイッチ群21として用い
られる。次に、コンツクレータ22の他方の入力端子に
は、ランプ電圧発生回路23かも直線法め良いランプ電
圧が入力される。
Let point B be the correction point. These correction points A and B are the switch S
After passing through 3I and S32, the comparator 22
is connected to one input end of the tree. Also one switch 531
Switches 833, 834 are also provided in parallel to 1832, which connects one input 1. ! :, each 1st. second reference voltage input terminal 77,
It is connected between yk. switches S31 to 534i,
f,' is used as the resistance value variation detection switch group 21. Next, to the other input terminal of the converter 22, a lamp voltage suitable for the linear method is also inputted to the lamp voltage generating circuit 23.

コンパレータ23は、前記スイッチ群2ノからの出力と
ランフ0電圧とを比較し、その比較結果を、カウンタ及
びカウンタ制御回路25に入力する。このカウンタ及び
カウンタ制御回路25は、前記コンパレータ22の出力
がたとえばハイI7ベルのとき、基準クロ、り発生回路
24からのクロックをカウントする。このカウンタ及び
カウンタ制御回路25で得られたカウント値は、レノス
タ26に格納される。補正演算回路27は、前記カウン
ト値を用いて、そのり抵抗アレーの抵抗値と叩想砥抗値
の1t11j差をni算する回路である。この補正演算
回路27の演算結果は、補正スイッチ回路28に入力′
きオし□る・この補正スイッチ回路28ケよ、先の演竹
結叩?に基ツキ、補正■(抗アレー14 、1.5のス
イッチの1υ喚え4行い、直列1J(抗アレーノロに加
えられる′[11圧調整を行って、内列抵抗アレー16
の右抵抗素fからIffられる′電圧が+7 ニアニ二
変化するように設定゛、4るものである。
The comparator 23 compares the output from the switch group 2 with the ramp 0 voltage, and inputs the comparison result to the counter and counter control circuit 25. This counter and counter control circuit 25 counts the clocks from the reference clock generation circuit 24 when the output of the comparator 22 is, for example, a high I7 level. The count value obtained by this counter and counter control circuit 25 is stored in the reno star 26. The correction calculation circuit 27 is a circuit that uses the count value to calculate the difference of 1t11j between the resistance value of the resistor array and the abrasive resistance value. The calculation result of the correction calculation circuit 27 is input to the correction switch circuit 28.
Is this the 28th correction switch circuit? Based on the correction ■ (resistance array 14, 1υ of the switch of 1.5 is performed 4 times, series 1J (resistance array 16
It is set so that the voltage Iff from the right resistor f changes constantly by +7.

この発明の・一実施例は上記の如< 4i’J成される
もので、次に動作ケ説、明する。
One embodiment of the present invention is constructed as described above, and its operation will be explained next.

今、例オd:A点に層目11、ここの’IIi圧が所望
の(直で、&)イ・か否か釦検出゛セるものとする。A
点の理想′、:t br骨、11、次の関係QCよって
Tじめ泪1“1できる。第21゛・、1を用いてi説明
Jハに、まず、ラップ′電圧Xに対応させて、J−、イ
′;メミTi、j圧Vraf(−)からVrpf(4)
1でのII(分時間i’r(T (+  とする。A点
の理;[4電圧゛υlになる亥での時間0〜t ’tは
抵抗アレーの、咎子数によって定まる。従って、Vre
f(−)からυ1までの積分時間を1.とすると、t、
+/To  −υ’  / (Vrcf (4,)  
    rL、f (−))  のl’J4イ系がhl
ζ立寸ろ。
Now, for example, assume that layer 11 is at point A, and the button is used to detect whether or not the 'IIi pressure here is the desired (direct, &) level. A
Ideal point', :t br bone, 11, by the following relation QC, T 1 "1 can be obtained. Using the 21st ゛・, 1, i explanation J, first correspond to the lap ′ voltage X. te, J-, i'; Memi Ti, j pressure Vraf (-) to Vrpf (4)
II (min time i'r(T (+) at 1. The principle of point A; time 0 to t 't at which the voltage becomes 4 voltage υl is determined by the number of resistors in the resistor array. Therefore, , Vre
The integration time from f(-) to υ1 is 1. Then, t,
+/To −υ' / (Vrcf (4,)
The l'J4i system of rL, f (-)) is hl
ζStanding size.

これによ・)てt1時点でのカウント数G、り1コック
周波数がわかれば、予じめ定・トることにな乙。
By doing this, if you know the count number G at time t1 and the cock frequency, you can determine it in advance.

次に、実際のA点の電圧を求める。カリンク制f111
回路25 &;I1、ランプ市:圧発生回路23をスタ
ートさせるとともに、スイッチ833をオンさせる。従
ってコンパレータ22には、基準電圧Vref(−)と
、ランプ′叫圧が入力し、双方が比較さjl、一致点が
得られ−る。この一致点を今、説明の便宜上第2図の0
時点として説明する。この0時点から、カウンタ及びカ
ウンタfl+lJ御回路25d1今度は、A点に接続さ
れでいるスイッチS31をオンする。
Next, find the actual voltage at point A. Karinku system f111
Circuit 25 &; I1, lamp city: Start the pressure generation circuit 23 and turn on the switch 833. Therefore, the reference voltage Vref(-) and the lamp's screaming pressure are inputted to the comparator 22, and both are compared and a point of agreement is obtained. For convenience of explanation, we will refer to this matching point as 0 in Figure 2.
This will be explained as a point in time. From this time point 0, the counter and counter fl+lJ control circuit 25d1 turns on the switch S31 connected to the point A.

この時点から、コンパレータ22にはランプ電圧と、図
示A点の′低圧が入力されて比較される。第2図に示す
ように、ランプ電圧Xは、時間の経過とともに上昇し、
tI、時点で1!A示A点の実際の電圧v/、と一致し
7たとする。このとき、カウンタ及びカウンタ制御回路
25においては、()時点から1、′11で11(:循
クロ、フケ訓数1.たことになる。
From this point on, the lamp voltage and the low voltage at point A in the figure are input to the comparator 22 and compared. As shown in FIG. 2, the lamp voltage X increases over time,
tI, 1 at the moment! Suppose that it matches the actual voltage v/ at point A, which is 7. At this time, in the counter and counter control circuit 25, it is 1 from the time (), and '11 is 11 (: cycle time, dandruff count 1.).

ここで、A点の埋憩7)L圧はυ1であるから、垢−v
Iのd呉差?位圧がイにじてい、・hことは二なる。
Here, since the buried pressure at point A7)L pressure is υ1, dirt - v
I's d Wu difference? If the potential pressure is a, then h is two things.

また、坑21ソIK示すように、0時点から、1/。Also, as shown in IK of pit 21, from time 0, 1/.

時点の直紳延長睨Y上をみて、Tolt′!i点におl
、−)る誤差電圧Δ■(→、)を想定するとともできる
1、これは、先のカウンタ6r数値から10時点」二の
電圧値を予じめ8′l算し7ておくことによって得られ
る。ここで誤差715.圧ΔV(→)は、補正抵抗アレ
ー14におりる′tE圧に対応する。今、スイッチS1
2が閉じだ状!舅で、仮にΔV(→−)がほぼ±I、a
Bの電圧に相当する在らば、t+ii rI≦(1(抗
アレ=14において+ 2 LSBだけ余分に′IIJ
、’圧が加わる状態すなわ(ン、スイッチSllが閉じ
た状態とノーれば、A点に訃シーj 7.誤差rlI、
IiE ?]’1  ?J 1は、以前より小さくなる
At that moment, Naoman looked up at Y and said, ``Tolt'! l at point i
, -) is assumed to be the error voltage Δ■(→,), which can be obtained by calculating the voltage value at time 10 from the previous counter 6r value by 8'l in advance. It will be done. Here the error is 715. The pressure ΔV(→) corresponds to the 'tE pressure applied to the correction resistor array 14. Now switch S1
2 is closed! At my father-in-law, if ΔV(→-) is approximately ±I,a
If there is a voltage corresponding to the voltage of
,' If the state where pressure is applied (n, switch Sll is closed), there will be an error at point A. 7. Error rlI,
IiE? ]'1? J 1 will be smaller than before.

、上記の補正抵抗アl/−14のスイ、チケ制fIll
するのに11補正ス仁ツチ制御回V各28である。
, the above correction resistance A/-14 switch, ticket system fIll
There are 11 correction switch control times and 28 V each.

この補正スイッチ制御回路28には、負1■η己誤差電
圧Δ■(+)に対応したデータが前記補正演算−1路2
7:小ら入力される。すると、こC)ネ1n正スイ、チ
制御回路28は、誤差′電圧ΔV(+)に対応したデー
タに基づき、補正抵抗アl/ −14内のスイッチSX
1〜SI3を制御することになる。このネ甫正スイッチ
制御回路28内には、あらフ′)jじ、17)入力デー
タに対応してスイッチ制御用の変換テーブルが、咳数種
類格納されている。そし−〇、スイッチS11〜S+3
のオン4Je 態は、1個つつ切換えらiまたりまた組
み合せによって、9J換乏、られる。
This correction switch control circuit 28 stores data corresponding to the negative 1■η error voltage Δ■(+) in the correction calculation -1 path 2.
7: A small amount is input. Then, the control circuit 28 controls the switch SX in the correction resistor A/-14 based on the data corresponding to the error voltage ΔV(+).
1 to SI3 will be controlled. In this switch control circuit 28, several types of conversion tables for switch control are stored corresponding to input data. So-〇, switch S11 to S+3
The on state of 4Je can be switched on or off by switching one by one, or by a combination.

上記の説明は、A点における誤差〒b、圧τ/、−υl
を補正するのに、時点0から119 、屯t’1″Il
]、でにクロックをカウントし、そのR1数(11に力
)ら、第2図に示す直線延長線Yを算出し、時、a ’
]’ oにおける誤差電圧ΔV(+)を求め、これに対
応場−るデータを補正演算回路27で発生するd見り」
であった。(カウンタの泪蛇値に対応するデータtよ、
補正@:M: 1rjl路内に予じめ河1い−さλ1て
たとえばリードオンリーメモリに格納されている。)先
の誤差電圧Δ■(+)υ」:、補正抵抗アレー14内の
スイッチを切換え制御するだめのものである。
The above explanation is based on the error at point A 〒b, pressure τ/, −υl
To correct, from time 0 to 119, t'1''Il
], then count the clocks, calculate the straight line extension Y shown in Figure 2 from the R1 number (forced to 11), and calculate the time, a'
]' Find the error voltage ΔV(+) at o, and generate the corresponding field data in the correction calculation circuit 27.'
Met. (Data t corresponding to the value of the counter,
Correction@:M: In the 1rjl path, the river 1 is stored in advance in a read-only memory, for example. ) Previous error voltage Δ■(+)υ'': This is used to switch and control the switches in the correction resistor array 14.

次に補正[[(抗アレー15内のスイッチ821〜S2
3を切換え制御するためには、第2図に示す直線延長線
Wを想定1.、第2基i′tp%:圧vref(−3側
の誤差電圧ΔV(−)を求めれi+−1:良い。これは
、先の17.時点が得らjlれば、直線延長線Wを想定
でき/、)から、ノlリンタの計数値に川、して、0時
点での1だj ;3′;電圧ΔV(−)用データ螢予じ
め言1算して人力しで1?りことかできる。従って、こ
の誤差電圧ΔV(−)に対応しだブ゛−りも補正スイッ
チ制御回路28に入力される。これによ−で、補正スイ
ッチ制御回路28ば、誤差電圧τ′1−vを小さくする
ようにスイッチ521−8,3の切換え制御を行う。
Next, the correction [[(switches 821 to S2 in the anti-array 15
In order to switch and control 1.3, a straight line extension W shown in FIG. 2 is assumed. , second base i'tp%: voltage vref (-3 side error voltage ΔV(-) can be found. It can be assumed that /, ), then the count value of Nori Rinta is 1 at time 0. ? Rikoto can do it. Therefore, a voltage corresponding to this error voltage ΔV(-) is also input to the correction switch control circuit 28. Accordingly, the correction switch control circuit 28 performs switching control of the switches 521-8 and 521-3 so as to reduce the error voltage τ'1-v.

」二記の動作;況明は、図示A点の誤差電圧υ′夏−1
)1 を小さくすべく、A点の補正動作について説明し
たが、このように1箇7Jrであると、第2図に示す抵
抗アl/−電圧Zのフルスケール71〒性が想定できる
。抵抗アレー電圧Zのフルスケール特性を更に細かい時
点で知るには、複数箇所で誤差?1):圧を検出子れば
、しい。
The second operation; the situation is the error voltage υ'Xia at point A in the diagram -1
) 1 has been described, the correction operation at point A has been described, but if one point is 7 Jr. as shown in FIG. To know the full-scale characteristics of the resistor array voltage Z at a more detailed point in time, what is the best way to find out the error at multiple points? 1): Yes, if you use a pressure detector.

従って、第1図のB点においても、A点における補正動
作と全く同様な処理が行なわれ、1(点における誤差電
圧が検出さ11るとともに、補正抵抗アレー14.75
の補正が行なわれる。
Therefore, at point B in FIG.
Corrections are made.

このように、複数箇所において、誤差電圧を検出して補
IE処MPを行うと、たとえは第3図に示すように、ラ
ンプ電圧Xに対して検数の包絡線7!allb、1C9
ldの糸目み合せ(/(よる11(抗アレー電圧特性が
得られる。ここで、包絡線と包絡線とのつなぎ部分での
単N1fJ性及び微分直線性を保証するため、隣り合う
包絡線のΔV(+)及びΔ■(−)の差−が−!−LS
B以上とならないよりに包絡7BM ’c定めれば良い
。しかし、このように1回限りによって補正した抵抗ア
レー電圧特性は、厳密には必らずしも理想的な直線性を
有するとは限らない。
In this way, when error voltages are detected at multiple locations and the supplementary IE processing MP is performed, for example, as shown in FIG. 3, the envelope of the count for the lamp voltage X is 7! allb, 1C9
11 (Anti-array voltage characteristics can be obtained by matching the threads of ld. The difference between ΔV(+) and Δ■(-) is -!-LS
It is better to determine the envelope 7BM'c than to not exceed B. However, strictly speaking, the resistor array voltage characteristic corrected only once does not necessarily have ideal linearity.

従って、上記の補正処理動作を、直前の補正スイッチ状
、(ロ)から更にE、%j、りかえして、新だな補正ス
イッチの切4伍え?I制御を行うことによって、第4図
に示すように、理想的な直線性の良いランプ電圧Xに、
IJ(抗7レー′屯圧′jlf性を近づけてtjb (
ととが1′きる。第4し/lの抵抗アレー電圧!1′(
(’C(x IJ1 1  ノ;h+   、 lci
   、  19dl )  、 (6a2 、 /h
2  +  Ac2  +’d2) 、(/、3 、l
!b5.4c3 )は、それぞわランプ電圧X t=を
次第に近−づい−ζ″ゆく状況を示している。
Therefore, the above correction processing operation is repeated from the previous correction switch (B) to E, %j, and the new correction switch is turned off. By performing I control, as shown in Fig. 4, the ideal lamp voltage X with good linearity,
IJ (resistance to 7 rays' tonnage pressure'jlf property is brought closer to tjb (
The difference is 1'. 4th resistor array voltage! 1'(
('C(x IJ1 1 ノ; h+ , lci
, 19dl), (6a2, /h
2 + Ac2 +'d2), (/, 3, l
! b5.4c3) respectively show a situation in which the lamp voltage Xt= gradually approaches -ζ''.

このようにランプ01h、圧が3U、 14=する毎に
補正操作を計゛jコり返しCゆりば、アナログ・デノタ
ル変換誤差を極限に低減させてゆくことかで7\、逐次
比較型A、/I)要換器相当の変換速度ど、filr分
ガlIA/L:変換器4I]当の高精度、高分解能のA
7勺グ1シ換器とすることができ2)。
In this way, the correction operation is performed every time the lamp 01h, the pressure is 3U, and 14=. ,/I) Conversion speed equivalent to converter, filr minute IA/L: converter 4I] High precision, high resolution A
7 x 1 switch can be used 2).

きらに前吊:補正ス/(ノチj+、1.l (jll 
回11’F52 Rニyl l。
Kirani front suspension: correction su/(nochi j+, 1.l (jll
Times 11'F52 Rniyl l.

て(d、 %未知人力訃2圧Vinの正、圧イ17(情
報が変換匍制御回路19から入力されている。未知T1
<出値情報は、補正スイッチ制御回路28において、変
換テーブル切換情報どし7て;111用されている。即
ち、未知入力電圧が第2図00時点に近い電圧であれば
、この近辺では、誤羨電圧はほとんど無いので補正抵抗
アレーを修正オる□必要が無く、その判断情報として前
記未知電圧情報が用い1フれる。また、未知入力電圧の
値によっては、何れか片方の補正抵抗アレー゛2修正す
れば、充分な場合があり、その判断のために、も未知電
圧情報が用いられる。このような補正の要、不要とかT
nt 、7E筒/N 、範囲の判定機能を設けt’1.
 ?:i、未知入力電圧範囲をl広大し得かつ、正確な
変換を得ることができる。
(d, % unknown human power 2 pressure Vin positive, pressure 17 (information is input from the conversion control circuit 19. unknown T1
The output price information is used in the correction switch control circuit 28 as conversion table switching information 7;111. That is, if the unknown input voltage is close to the voltage at time 00 in Figure 2, there is almost no false voltage in this vicinity, so there is no need to modify the correction resistor array, and the unknown voltage information is used as the judgment information. Use 1 fru. Furthermore, depending on the value of the unknown input voltage, it may be sufficient to modify either one of the correction resistor arrays 2, and the unknown voltage information is also used for this determination. Is this kind of correction necessary or unnecessary?
nt, 7E tube/N, and a range determination function is provided for t'1.
? :i, the unknown input voltage range can be expanded by l, and accurate conversion can be obtained.

この発明は上記実施例に限るものではなく、上記の説明
はアナログ・デジタル変換器への適用例として説明しだ
が、デジタル・アナログ変換器にも適用できる。たとえ
ば、スイツチS、〜Snをデシタル量に対応させてオン
し、ボルテージフォロワ回路に入力し、rΣらにバッフ
ァー回路を介し−C出力すればデジタル・アナログ変換
出力が得られる。このような場合も、先の用台と同様に
補正抵抗アレーを切換i:il (jl l 、て、直
列抵抗素子間のばらつきを補正し、良質の変換出力を得
ることが゛ぐ“きる。更にまた、上記の実施例では、補
正抵抗アレーの切換制御手段として、基準クロック発生
回路24、カウンタ及びカウンタ制御回路25、・レジ
スタ26、補正演算回路27、補正スイッチ制御11旧
隋28を用いているが、この部分は、種々変更設計が可
能である。
The present invention is not limited to the above embodiments, and although the above description has been given as an example of application to an analog-to-digital converter, it can also be applied to a digital-to-analog converter. For example, if the switches S and -Sn are turned on in correspondence with the digital quantity, inputted to the voltage follower circuit, and -C outputted to rΣ etc. via the buffer circuit, a digital-to-analog conversion output can be obtained. In such a case as well, it is possible to correct the variations between the series resistor elements and obtain a high-quality conversion output by switching the correction resistor array i:il (jl l) in the same way as in the previous case. Furthermore, in the above embodiment, the reference clock generation circuit 24, the counter and counter control circuit 25, the register 26, the correction calculation circuit 27, and the correction switch control 11 former SUI 28 are used as the correction resistance array switching control means. However, this part can be modified in various ways.

たとえば、コンパレータ22の出力アカログ電圧そのも
のを、増幅し、そのレベルに応じて補i[・スイッチ切
換44号を出力するA / D変換器を用いても良く、
このJ工)合は構成は簡単になる。
For example, an A/D converter may be used that amplifies the output analog voltage of the comparator 22 itself and outputs the supplementary i [switch switching number 44] according to its level.
In this case, the configuration becomes simple.

上述したように、この発明i+;I、iFi列抵抗抵抗
アレー抗素子間に抵抗値のけし)つきか4ユ)っても、
抵抗トリミング等の翻1整作業を行うハ/・鼓を無くし
、自己補正を可能とし得、アナログ、デジタル変換など
の変換精度を向上しイ(する面列抵抗アレーの補正装置
を提供できる。
As mentioned above, in this invention, even if the resistance value is distributed between the resistor array resistance elements of the i+;I and iFi columns,
It is possible to provide a correction device for a surface array resistor array, which eliminates the need for performing adjustment operations such as resistor trimming, enables self-correction, and improves conversion accuracy in analog to digital conversion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はとのつ1)明の一実施例を示す回路図、第2図
、第3図、i君4図は、第1図の回路の動作例を説明す
゛るのに示したiCb作亭号波形図である。 )4,1.夕・・・ネ+li正抵抗アレー、ノロ・・・
直列抵抗アレー、18.22・・・□コンパレータ、1
9・・・変換制御回路、23・・・ランフ0電圧発生回
路、24・・・基準クロック発生回路、2,5・・・カ
ウンタ及びカウンタ制御回路、26・・・レジスタ、2
8・・・補正スイッチ制御回路。
Figure 1 is a circuit diagram showing one embodiment of the present invention. Figures 2, 3, and 4 are circuit diagrams of the iCb circuit shown to explain an example of the operation of the circuit in Figure 1. FIG. )4,1. Evening...N+LI positive resistance array, Noro...
Series resistor array, 18.22...□Comparator, 1
9... Conversion control circuit, 23... Rump 0 voltage generation circuit, 24... Reference clock generation circuit, 2, 5... Counter and counter control circuit, 26... Register, 2
8... Correction switch control circuit.

Claims (5)

【特許請求の範囲】[Claims] (1)両端に第1.第2の基準電圧が印加される直列抵
抗アレーと、この直列抵抗アレーの一部と少なくとも前
記一方の基準電圧間に、補正抵抗素子と補正スイッチと
が直列になシそれぞれ抵抗値が異なる複数の直列回路を
並列接続して有する補正抵抗アレーと、前記直列抵抗ア
レーの任意の誤差検出点とランプ電圧とを比較するコン
パレータト、このコンパレータの出力によって、前記誤
差検出点の予じめ想定される理憩的々電圧と前記誤差検
出点の実際の電圧との誤差電圧を検出し、前記補正抵抗
アレー内の補正スイッチを選択切換え制御する手段とを
具備したことを特徴とするIH列抵抗アレーの補正装置
(1) 1st on both ends. A series resistance array to which a second reference voltage is applied, and a correction resistance element and a correction switch connected in series between a part of the series resistance array and at least one of the reference voltages, each having a different resistance value. A correction resistor array having series circuits connected in parallel, and a comparator for comparing an arbitrary error detection point of the series resistor array with the lamp voltage. The IH column resistor array is characterized by comprising means for periodically detecting an error voltage between the error voltage and the actual voltage at the error detection point, and selectively controlling a correction switch in the correction resistor array. correction device.
(2)  前記補正スイッチを切換え制御する手段は、
前記ランプ電圧が発生する毎に、前胆補正スイッチの状
態を逐次切換え制御するように前記ランプ電圧の発生毎
に前記コンパレータの出力を導入する手段を有したこと
を特徴とする特許iff求の範囲第1項記載の直列抵抗
アレーの補正装置。
(2) The means for switching and controlling the correction switch includes:
The scope of the patent is characterized in that it has means for introducing the output of the comparator every time the lamp voltage occurs so as to sequentially change and control the state of the front correction switch every time the lamp voltage occurs. 2. A correction device for a series resistor array according to item 1.
(3)  前記補正抵抗アレー(lよ、前記直列抵抗ア
レーの一端と前記第1の基準?1コ、電圧、前記直列抵
抗アレーの他端と前記第2の基準電圧間にそれぞれ設け
たことを特徴とするパ1q許8IV求の範囲第1項韻載
の直列抵抗アl/−の?+ii正装置。
(3) The correction resistor array (l) is provided between one end of the series resistor array and the first reference voltage, and the voltage is provided between the other end of the series resistor array and the second reference voltage. Characteristics of the range of the first term of the range of 1q and 8IV of the series resistance A1/- of the ?+ii positive device.
(4)前記補正スイッチを切換え制御する手段i、t、
前記=+ン・ぐレータの出力のハ・ルベル、ロウレベル
変化に応じて基準クロックのカウント ・データをレジ
スタに送〈るカウンタ及びカウンタ制御回路と、前記レ
ジ、スタの内容を予じめ記憶している所定の内容に照し
て前記6μ差”rlf、圧に想当するデータを発生ずる
補正演算回路と、この補正演算回路の出力データに基づ
き前記補正スイッチを選択切換えする補正スイッチ制御
回路とを具備し/こことを特徴とする特許請求の範間第
1項記載のぼ1列抵抗アレーの補正装置。
(4) means i, t for switching and controlling the correction switch;
Counts the reference clock according to the low level change of the output of the =+regulator ・A counter and counter control circuit that sends data to the register, and stores the contents of the register and the register in advance. a correction calculation circuit that generates data corresponding to the 6μ difference "rlf and pressure in accordance with predetermined contents; a correction switch control circuit that selectively switches the correction switch based on the output data of the correction calculation circuit; A correction device for a nearly single-row resistor array as claimed in claim 1, comprising/herein.
(5)前記補正スイッチ制御回路111、アナログ・デ
ジタル変換さil、る未知入力電圧値に11:、、じて
、前6Eシ補ilEスイツヂの1ヤ択切換モードを変更
さ′!することを特徴とする特許請求の範囲第4項記載
の直列抵抗アレーの補正装置;τ。
(5) The correction switch control circuit 111 changes the analog-to-digital conversion to the unknown input voltage value 11:, and then changes the 1-way selection switching mode of the previous 6E correction switch! A correction device for a series resistor array according to claim 4, characterized in that: τ.
JP16535382A 1982-09-22 1982-09-22 Correcting device of series resistance array Pending JPS5954326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16535382A JPS5954326A (en) 1982-09-22 1982-09-22 Correcting device of series resistance array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16535382A JPS5954326A (en) 1982-09-22 1982-09-22 Correcting device of series resistance array

Publications (1)

Publication Number Publication Date
JPS5954326A true JPS5954326A (en) 1984-03-29

Family

ID=15810745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16535382A Pending JPS5954326A (en) 1982-09-22 1982-09-22 Correcting device of series resistance array

Country Status (1)

Country Link
JP (1) JPS5954326A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249529A (en) * 1986-04-22 1987-10-30 Nec Corp Reference voltage generating circuit
US4897658A (en) * 1987-04-09 1990-01-30 Nippondenso Co., Ltd. Analog-to-digital converter of successive-approximation type
US5014054A (en) * 1987-07-22 1991-05-07 Nippondenso Co., Ltd. Digital-to-analog converter of the resistor string type

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249529A (en) * 1986-04-22 1987-10-30 Nec Corp Reference voltage generating circuit
US4897658A (en) * 1987-04-09 1990-01-30 Nippondenso Co., Ltd. Analog-to-digital converter of successive-approximation type
US5014054A (en) * 1987-07-22 1991-05-07 Nippondenso Co., Ltd. Digital-to-analog converter of the resistor string type

Similar Documents

Publication Publication Date Title
GB2070364A (en) Converter
JPH0350421B2 (en)
JPS6219094B2 (en)
US7592819B2 (en) Microprocessor-based capacitance measurement
CN103256995A (en) Temperature sensing circuit and integrated CMOS temperature sensor
WO2021063058A1 (en) Adc (error automatic correction) method and apparatus, analog-digital conversion circuit and storage medium
JPS58115547A (en) Operation mode setting system for microprocessor
JPS5954326A (en) Correcting device of series resistance array
CN110138386A (en) Comparator offset drift background correction circuit and method
US3216003A (en) Conversion system
US3495235A (en) Analog to digital converter
CA1242765A (en) Arrangement for combining the output signals from a plurality of transmitters tuned to the same frequency
JPH0664678B2 (en) Analog input device
US3624500A (en) Method and an arrangement for determining pulse amplitudes
US6600434B2 (en) A/D conversion device and A/D converter error correction device
US3108266A (en) Signal conversion apparatus
JPS6177430A (en) Analog-digital converter
US20200162071A1 (en) Switching Circuit
CN101499801A (en) A/D conversion circuit and conversion method thereof
JPS6161577B2 (en)
US2713663A (en) Vacuum-tube voltmeter
JPH0526372B2 (en)
US3487204A (en) High accuracy pulse reset integrator
CN113437974B (en) Single-slope analog-to-digital converter calibration method and system
JPS60134628A (en) A/d converter