JPS5953947A - Input data confirming system - Google Patents
Input data confirming systemInfo
- Publication number
- JPS5953947A JPS5953947A JP57164339A JP16433982A JPS5953947A JP S5953947 A JPS5953947 A JP S5953947A JP 57164339 A JP57164339 A JP 57164339A JP 16433982 A JP16433982 A JP 16433982A JP S5953947 A JPS5953947 A JP S5953947A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- pattern
- input data
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ディジタル入力部を介した重要な人力データ
の正常性をデータ処理部で6(ll認する入力データ確
認方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an input data verification method in which a data processing unit verifies the normality of important human data input via a digital input unit.
従来技術と問題点
従来のデータ処理装置等に於ては、ディジタル入力部を
介した人力データを、データ処理部がハスを介して直接
読取って処理するものであり、パリティチェック等も行
われていなかった。即ら外部からディジタル入力部に人
力されたデータは、データ処理部がディジタル入力部を
アドレスC指定し、ハス経由で読取るものであり、その
間のチェック機能を持たないのが一般的であった。しか
し、外部からの人力データがシステムの制御−1[要な
内容を持つ場合に、データ処理部の誤ったアクセスで誤
ったデータを読取ると、重大な誤りが生じることになる
。PRIOR ART AND PROBLEMS In conventional data processing devices, the data processing unit directly reads and processes human data via the digital input unit via a lotus, and parity checks are not performed. There wasn't. That is, data manually entered into the digital input section from the outside is read by the data processing section by specifying address C in the digital input section and via the lotus, and there is generally no checking function between them. However, if the human data from the outside has content that is important for system control, if the data processing unit reads the wrong data due to incorrect access, a serious error will occur.
発明の目的
本発明は、ディジタル入力部をデータ処理部かアクセス
して入力データを読取ったとき、アクセスしたディジタ
ル入力部から0ル]−−り−ζあるか否かを容易に確認
し得るようにすることを目的とするものである。以下実
施例について0工゛細に説明する。OBJECTS OF THE INVENTION The present invention provides a method for easily checking whether or not there is a zero value from the accessed digital input section when a data processing section accesses the digital input section and reads input data. The purpose is to Examples will be described in detail below.
発明の実施例
第1図は本発明の実施例の要部ソ1コック図てあリ、1
はデータ処理部、2はハス、3はアトレステコーダ等を
含む制御回路、4はディジクル入力部からのデータをハ
ス2側へ取り込むゲーi・回路、5はレジスタ、6.7
はセレクタ、8はパターン発生回路、9は入力データバ
ス、1oばメモリ、11ばディジタル入力部である。パ
ターン発生回路8は固定パターンを発生ずるものであり
、必要に応じてパターン内容を変更し得る構成を有する
ものである。又セレクタ6.7は人力データの上位側か
下位側かの何れかに固定パターンを旬月することを選択
する為のものであり、何れが一方に旬月することを定め
た場合は省略することもできる。Embodiment of the invention FIG. 1 shows a main part of the embodiment of the invention.
2 is a data processing section, 2 is a lotus, 3 is a control circuit including an atrestecoder, etc., 4 is a game circuit that takes in data from the digital input section to the lotus 2 side, 5 is a register, 6.7
8 is a selector, 8 is a pattern generation circuit, 9 is an input data bus, 1o is a memory, and 11 is a digital input section. The pattern generation circuit 8 generates a fixed pattern, and has a configuration that allows the pattern contents to be changed as necessary. Also, selector 6.7 is used to select whether to apply the fixed pattern to either the upper side or the lower side of the human data, and is omitted if it is determined that one side is to be applied to the fixed pattern. You can also do that.
ディジタル入力部11に人力データが入力データハス9
を介して入力されると、セレクタ6.7で選択されて、
第2図の(alに示す入力データDに対して、fbl又
は(C)に示すように、パターンPが入力データDの上
位側又は下位側に付加されてレジスタ5にセラl−され
る。データ処理部1からのアドレス情報によりディジク
ル人力部11がアクセスされると、制御回路3ばゲート
回路4を開()る制御信号を出力する。それによりレジ
スタ5のセット内容がハス2を介してデータ処理部1に
読取られる。Human data is input to the digital input section 11.
When input via , it is selected by selector 6.7 and
For the input data D shown in (al) of FIG. 2, a pattern P is added to the upper or lower side of the input data D and stored in the register 5, as shown in fbl or (C). When the digital input unit 11 is accessed by the address information from the data processing unit 1, the control circuit 3 outputs a control signal that opens the gate circuit 4. As a result, the set contents of the register 5 are transferred via the lotus 2. The data is read by the data processing section 1.
データ処理部1では、入力データDに旬月されたパター
ンI〕を識別し、ディジタル人力部11からの固定パタ
ーンであることを判別すると、入力データDについては
、ディジクル入力部11が正しく動作したものと判断し
、その人力データ1つを処理することになる。この固定
パターン■)のヒツト構成は、ハス2の幅を考慮して選
定することができるものであり、例えば入力データDが
8ヒッl−構成で、バス2・の幅を16ビツ1−とする
と、固定パターンPを8ヒツトとすることができる。な
お(=、J加したパターンPを含めて一括並列転送する
代りに1ハイド毎の転送を行うようにすることも勿論可
能であり、この場合はハス幅によりパターン構成の制約
が少なくなる。The data processing section 1 identifies the pattern I added to the input data D, and determines that it is a fixed pattern from the digital human power section 11, indicating that the digital input section 11 has operated correctly for the input data D. It is determined that the data is correct, and that one piece of human data is processed. The hit configuration of this fixed pattern (■) can be selected by considering the width of the bus 2. For example, if the input data D has an 8-bit configuration, the width of the bus 2 is 16 bits 1-. Then, the fixed pattern P can be set to 8 hits. Note that it is of course possible to perform transfer for each hide instead of transferring the pattern P including the J-added pattern P all at once in parallel, and in this case, restrictions on the pattern configuration are reduced depending on the lotus width.
ハス2に接続されるディジクル人力部11が複数個の場
合は、ディジタル入力部対応にパターン発生回路のパタ
ーンを割当てることにより、ブタ処理部1からアクセス
したディジタル入力部からのデータであるか否かを容易
に識別することができることになる。If there are multiple digital input units 11 connected to the lotus 2, by assigning a pattern of the pattern generation circuit to each digital input unit, it is possible to determine whether the data is from the digital input unit accessed from the pig processing unit 1. can be easily identified.
遠隔監視制御システム等に於ては、入力データに基づい
て制御情報を送出するものであり、ディジタル入力部の
誤動作やデータ処理部からのアドレス誤り等で、データ
処理部が誤ったデータ処理結果の制御情報を送出する倶
れがあるが、前述のように、ディジタル入力部で固定パ
ターンを付加するだ&Jで、データ処理部がディジタル
入力部の圧密性をチェックすることができ、誤ったデー
タ処理を防止することができる。In remote monitoring and control systems, etc., control information is sent based on input data, and the data processing unit may receive incorrect data processing results due to malfunction of the digital input unit or address error from the data processing unit. However, as mentioned above, by adding a fixed pattern to the digital input section, the data processing section can check the compactness of the digital input section and prevent incorrect data processing. can be prevented.
発明の詳細
な説明したように、本発明は、ディジクル人力部11に
パターン発生回路8を設り、入力データにパターン発生
回路8からのパターンをイ」加してデータ処理部1へ転
送するものであり、データ処理部1で、そのイ」加パタ
ーンをチェックして、データ処理部1でアクセスしたデ
ィジタル入力部が正當でそのディジタル大刀91iから
のデータであるか否かを識別できるので、重要な人力デ
ータについても誤った処理を行うことがなくなる利点が
ある。従ってパリティチェック等のデータのチェック機
能がないデータ処理装置に於ても、入力データの圧密性
をチェックすることができることになる。As described in detail, the present invention includes a pattern generation circuit 8 provided in the digicle human power section 11, and a pattern from the pattern generation circuit 8 added to input data and transferred to the data processing section 1. This is important because the data processing section 1 can check the I' addition pattern and identify whether the digital input section accessed by the data processing section 1 is actually the data from the digital long sword 91i. This has the advantage that incorrect processing will not be performed even on human-powered data. Therefore, even in a data processing apparatus that does not have a data checking function such as a parity check, it is possible to check the confidentiality of input data.
第1図は本発明の要部ブロック図、第2図は入力データ
と付加パターンとの説明図である。
■はデータ処理部、2はハス、3は制御回路、4はゲー
ト回路、5はレジスタ、6.7はセレクタ、8はパター
ン発生回路、9は入力データハス、10はメモリである
。
特許出願人 富士通株式会社
代理人弁理士 玉蟲久五部 外3名FIG. 1 is a block diagram of the main part of the present invention, and FIG. 2 is an explanatory diagram of input data and additional patterns. 2 is a data processing section, 2 is a lotus, 3 is a control circuit, 4 is a gate circuit, 5 is a register, 6.7 is a selector, 8 is a pattern generation circuit, 9 is an input data lot, and 10 is a memory. Patent applicant: Fujitsu Ltd. Representative Patent Attorney Gobe Tamamushi and 3 others
Claims (1)
し、前記ディジタル入力部を介して入力されたデータの
正常性を確認する入力データ確認方式に於て、前記ディ
ジタル入力部にパターン発生回路を設り、該パターン発
生回路からのパターンを外部から入力された入力データ
にイ」加して前記データ処理部に転送し、該データ処理
部で前記入力データに付加されたパターンをチェックす
ることにより前記入力データの正常性を確認することを
特徴とする入力データ確認方式。In an input data confirmation method that has a data processing section connected to a digital input section via a bus, and confirms the normality of data input through the digital input section, a pattern generation circuit is provided in the digital input section. By adding the pattern from the pattern generation circuit to the input data input from the outside and transmitting it to the data processing section, the data processing section checks the pattern added to the input data. An input data confirmation method characterized by confirming the normality of the input data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57164339A JPS5953947A (en) | 1982-09-21 | 1982-09-21 | Input data confirming system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57164339A JPS5953947A (en) | 1982-09-21 | 1982-09-21 | Input data confirming system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5953947A true JPS5953947A (en) | 1984-03-28 |
JPS6318778B2 JPS6318778B2 (en) | 1988-04-20 |
Family
ID=15791288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57164339A Granted JPS5953947A (en) | 1982-09-21 | 1982-09-21 | Input data confirming system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5953947A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02294747A (en) * | 1989-05-09 | 1990-12-05 | Nec Corp | Intra-device monitoring system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS48102543A (en) * | 1972-04-04 | 1973-12-22 |
-
1982
- 1982-09-21 JP JP57164339A patent/JPS5953947A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS48102543A (en) * | 1972-04-04 | 1973-12-22 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02294747A (en) * | 1989-05-09 | 1990-12-05 | Nec Corp | Intra-device monitoring system |
Also Published As
Publication number | Publication date |
---|---|
JPS6318778B2 (en) | 1988-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4764862A (en) | Resilient bus system | |
KR880000232B1 (en) | Terminal connecting system | |
US5237567A (en) | Processor communication bus | |
US4408119A (en) | Individualized portable object such as a credit card | |
EP1895431A1 (en) | A method to embed protocol for system management bus implementation | |
WO1984001449A1 (en) | Direct memory access interface arrangement | |
US5134706A (en) | Bus interface interrupt apparatus | |
JPH04219823A (en) | Method and apparatus for protecting rom data | |
JPS5953947A (en) | Input data confirming system | |
US4410988A (en) | Out of cycle error correction apparatus | |
US4531215A (en) | Validity checking arrangement for extended memory mapping of external devices | |
CA1154166A (en) | Method and apparatus for tracing a sequence comprising a series of transfers of binary message words words | |
JPS5835284B2 (en) | Data bus check method | |
JPS62135038A (en) | Data communications system for slave processor | |
JPH0132143Y2 (en) | ||
JP2588903B2 (en) | Data processing system | |
JPH0324601A (en) | Control method | |
KR0154470B1 (en) | Circuit for interfacing between auxiliary processor and external device | |
JPH0612270A (en) | Test circuit | |
JPH0444156A (en) | Transfer data generating device | |
JPS62166637A (en) | System for detecting code of communication data | |
JPS61134135A (en) | Transfer controlling system | |
JPH0581174A (en) | Access confirmation circuit of cpu device | |
JPS58101544A (en) | Transmission test circuit for input and output device | |
JPS6089263A (en) | Protective system of memory |