JPS5951571A - タ−ンオフ可能なサイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明のＡ’Ｍする技術分野〕 本発明は、半々Ｌ体素体がＪｙアノード１ｌＩ屯極に接
触されＶ４接する１）ベース層を備えたｎエミッタと、
アノード仙１１君鯉に接触されｌｙｔ接するｎベース層
を備んたｎエミッタとを有し、その場合両ベース層はｐ
ｎ接合によって互に分離されており、エミッタの少なく
とも多数のエミッタ部分よりなり、またこのエミッタ部
分の縁部帯域に、それぞれｎ　ｔｐ＋エミッタ部分に挿
入されたｐ　（ｎｌ半導体領域、■）（ｎｌベース層の
部分頭載およびその間に存在するチャネル領域を包括し
、その場合チャネル帯域は半導体素体の界＋Ｍ＋に対し
て絶縁され、制御端子を備えたゲートで偉われているス
イッチトランジスタを備えたターンオフ用能な→）−イ
リスクに関する。

〔従来技術とその問題点〕

そのようなサイリスクの消弧のために、電・（礁を介し
て外部掃き出し電流υ叡からもたらされる負の掃き出し
インパルス′屯流が、ｐおよびｎベースの過剰の電子・
正孔プラズマのうち正孔の減少に導くようにｎベースを
働らかせることは知られている。プラズマの電子はその
ときもはや空間重荷により打消されず、サイリスクのア
ノードに回って流れていかなけれはならない。これによ
つ−ＣＣプラズマ先ずこの゛「χ払の周囲に、それから
１１エミツクの下のさらに離れた１直城中に１１］］陣
ｔ（される。

その場合、サイリスクを：Ｉ［１１じて流旧、る１’Ｊ
荷電ｂ１１はプラズマが次第に収Ａ′Ｘ１１する１祭に
先ずはとんとなくなり、それ故フラズマ中のキャリア密
１場が先ず高まり、それが所期の目標すなわちプラズマ
の（１！ンき出しをははむ欠点がある。従って、Ｉｌ、
１１えは１（）ＯＡの貝荷亀流の際に５０ＡにＪ、でな
るよ′）な十分大きなＭき出しインパルスへ流か必２で
ある。このインパルス電流の３Ｘαき出しに必友な振幅
がイ；ｆられないならば、プラズマの収縮（Ｊ／ｌＬ行
しない才まである。そのときサイリスクは実際には低減
されない負（Ｗ］”ｄｉ、流を収縮したブラスマ吉共に
７．ｊＺかねはならず、それは状況によってはサイリス
クの破屡をもたらす結果となる。

他方、西ドイツ国ｌ酊許出ｆｙ、７＋（公青第２９４５
３２４号公報から、消弧の目的のために有効的にスイッ
チングされる。制御可能なエミッタ・ベース短絡が公知
である。→ノイリスタの消弧のために接続される外部ｈ
ｔｔき出し電流電源はしかしこの場合備えられない。

〔発明の目的〕

本発明は正孔・電子プラズマの急速で有効な収縮を保ル
市する掃き出し電流電源か接続できるターンオフ用能な
→ノ′イリスタを提供することを目的さし一〇いる。

〔発明の要点〕

この１」的は、本発明によれはｐ（用半４７体領域が’
＋１１．抑を介してカソード導体（アノー支゛導体）と
接続さ第１．ているｉｉｉ極により接触されており、′
電源の止（負）極がカソード１１１１　（アノード側）
に配置されていることによって速成される。

本う＾ＱＪ４によってイ；）ることかできる利点は、タ
ーンオフ’ｒｌｊ、流＋ｌＩＸにより生ずる掃き出しイ
ンパルス電流が、→ノ″イリスタ面にわたって分布され
た多数のＪ、第４所に同時に、しかもサイリスクヘース
の甲にはめ込まれたエミッタｊＸｌ（分の縁部イｉｋ賊
に集？’、？［さイ′１．たスイッチトランジスタを介
してザイリスタヘースに導かれることにある。これ１こ
よって掃き出し・ｒンバルスＴＫｉが個々のエミッタ部
分の下のｉ（１，子・正孔プラズマの同時の収縮現象を
引き起こし、その結果ターンオフ過程の十分均一な２１
１（行がサイリスクの全面にイつたって保糺されること
が達せられる。Ｍ　Ｉ　Ｓ　を界効果トランジスタとし
て４°１４成されたスイッチトランジスタは、ぞのＱ合
エミッタ１タト分の縁部帯域にサイリスクのエミッタ面
積の−７６１（分をそれに対して共用するこさかＣきる
ように集積されている。

本発明によるサイリスクの望Ｈ１しい発展として、′「
ｌｔ源が、その１」！、極側の端子が別のｉｊ）；碌と
接続されたコンデンサによって形成さイ′７．でいる。

このように構成されたサイリスクにおいて、コンチン→
ノを→ノーイリスタのオン状態においで低い山；流によ
り光１ｉｊすることができる利点が生する。この光ＩＩ
１．は、ｉｉｉ、源が１ａ物とカソード、Ｑｆ体（アノ
ード２、“−Ｎイ、）に挿入された抵抗のサイリスタ（
ｉｌｌの端子との＋＋Ｓ１にＪ？ｉ　ＩＩ”ＰＬされた
コンデンサによって形成されているサイリスクの場合に
は負（８Ｊ　’ｆｆｌ流によって自動的に行われる。

〔発明の実施例〕

以Ｆ図を引用しＣ本発明を詳４＋１に説明する。

第１図に、四つの連続した交互に異なる４電形の層を有
する、ドーピングされた半導体材料、例えばシリコンか
らなる半導体素体を示す。このうちｎ形層１ａ、ｌｂは
ｎエミッタ、ｐ形層２はｐベース、ｎ形層３はｎベース
、そしてｐ形ノ鍔４はｎエミッタとよばれる。ｎエミッ
タは導電材料、例えはアルミニ１クムからなり、端子Ａ
を壱するアノード側電極５を備えており、−−一方ｎエ
ミッタは端子Ｋを備んた導電材料、例えばアルミニウム
からなるカソード側％ｔＭｉ６ａ　、６　ｂにより接触
されている。

部分１ａおよび１ｂを除外すれは、第１図に示された半
導体素体は軸７に回転対称に形成された平らな円盤を有
する。１ａおよび１ｂは、図の面に垂直に実質的に半導
体素体の全界面８にわたってそれぞれ延ひる半導体素体
にはめ込まれた二つの条状のｎエミッタの部分を示す。

部分１ａ、ｌｂはその方で、図の面に垂直である軸７を
含む平面に対して対称である。従って１ｂに対称な別の
そのようなエミッタ部分は半７ｊ４’１体素体の図示さ
れない部分に存在する。ｎエミッタの各部分、例えは１
ａあるいは１１）は、カソード側の重積の対応する部分
、例えば６ａあるいは６ｂによって接触され、その場合
その電４ｉｊｌｊ部分は互に小包的に接続され、端子Ｋ
に導かれている。

端子Ａから例えば１ｏΩの負荷抵抗Ｚ４−弁して、例え
は＋１０００　Ｖの電圧Ｕを供給する電圧源Ｓに達する
。このＦＬ’４　ｆｌ’ｒｓの第二の端子りは接地電位
にあり、Ｋと接続されている。

ｎエミッタの部分１　ａ　、　１１）の中で島状のｐ形
半導体領域９ないし１１がはめ込まれており、それは界
面８まで延ひてここで１に檀１２ないし１４によって接
触される。この電極は電源１５を介してカソード導体１
６と接続された結接点２４に導かれている。半尋体韻域
９、ｐベース２の１年分領域１７およびチャネル領域を
形成し、薄い霜１気絶縁層１９によって界面８と分離さ
れたゲート２０により覆われたｎエミッタ部分１ａの縁
部領域１８がゲート２０の端子Ｇを介して制御可能なＭ
Ｉ８丁（Ｙ１界効果スイッチトランジスタＴｒｉを形成
する。

これは第一のスイッチ状態にｐベース２を電極１２吉低
抵抗で接続する。ｆＲ造９．１７．１８，１９゜２０が
エンハンスメント型の電界効果トランジスタを形成する
という前提のもとでは、それを介して低抵抗接続が通る
ｐ形成転層２１を界面８の２０の下に生じさせるために
は端子（）に負の制御電圧−ＵＧを供給しなければなら
ない。Ｔｒｌの第二のスイッチ状態、すなわち制御電圧
−ＵＧを遮断した場合は、低抵抗接続が中断されている
。ｎエミッタの部分ｌｂ中にはめ込まれた島状のｐ形半
導体１】１膚域ｌＯおよび１１の使用のもとでこれに類
似したスイッチトランジスタＴ（ｌ　ｒ　２およびＴｒ
３が界面８の」−１・こ備えられ、そのゲート２２おに
び２３はス・高子Ｇと接続されている。１ｉｔｒ２はそ
のスイッチ状態に従ってｐベース２とｔｌＬ４＋１３の
間の低抵抗接続を、’ｌ’　ｒ　３は２と′屯牛匹１４
の間のそのような接続を形成する。さらにサイリスタの
図示されない部分に、軸７を含む平面に関してｌ１ｌｒ
１ないしＩｌｌ　ｒ３に対して対称に配置σ、され、そ
れらと−諸に端子Ｇを介して制御されるスイッチトラン
ジスタを備える。

その電極は回路結接点２４で市１伶１２ないし１４に並
列に接続されている。

電圧Ｕを印加した除、サイリスクは、例えばｐベース２
に接触している点弧′「１が極２５の端子Ａ１に供給さ
れる正の点弧インパルス電流によって、ｐ　ヘ−７，２
トｎベース３　カ？’＜Ｔ、子・正比フラスマによって
満たされているオン状態にスイッチされる。

その場合は本発明に対する点弧の種類は何の役もしない
。

サイリスクの消弧のためには端子０に負の制御ｒ１１・
電圧−ＵＧ、例えばインパ′ルス′ｉ、：（ｆＩ＝が印
加され、それによってゲー１２０　、２２　、２３など
の下に反転チャネル、例えば２１が描成され、そのチャ
ネルを介して電１１傘１２ないし１４なととｐベース２
の間の低抵抗接続が通る。それによって′屯Ｗ１５から
スイッチトランジスタ＋１＋ｒｌないしＴｒ３などを介
して個々のエミッタ部分、例えば１ａにそれぞれ接する
ｎベースの部分領域、例えば１７に供給される負の掃き
出しインパルス′Ｖに流が引き出される。

鞘）き出しインパルス′帆流は、ｎベース２およびｎベ
ース３の中に存在する電子・正孔プラズマの正孔の減少
に導く。それによってもはや空間電菊によって杓ち消さ
れないプラ、ズマの成子はアノード側の化１極５まで移
動する。この通柱によって１１工ミツタ部分、例えば１
ａおよび１ｂと並んで位１ｉ９するｎベースの部分領域
、例んば１７から収縮する。電源Ｊ５−はその一合、プ
ラズマを形成する自由キャリアを、例えば数マイクロ秒
の時間にサイリスクから除去する大きさのサージ電流を
供給する。

第２図は電ｄｆＡ　１５のコンデンサ１５１の形での望
ましい構成をホず。そのｔ＠、　極４則の端子は２６に
おいて接続される電源−２６３に連結されている。これ
は、コンデンサ１５’を掃き出しインパルス電流の父性
の後に円ひ記入された極性をもつ最初の電圧に充電する
役目を持つ。実際の作動の際に連続する掃き出しインパ
ルス電流ｄ流の間に比較的長い時間が存在し、その間に
サイリスクはオン状態に作！ｌ１Ｊ７されるから、コン
デンサ１５′を電１１帛２６ａをブトして比較的低い゛
電流で充電チーることが可能である。

第２図で（１別の第１図に対応する回路各部は既に用い
た符号を備えている。

蹟、３図は、第１図のサイリスクの第２図の電源２６ａ
を他の回路部によって１ｄき換えられた別の構成を示す
。この場合カソードη１体にオーム性抵抗２７が挿入さ
れており、そのサイリスク側の端子２８はコンデンサｌ
　５’と接続されている。〆ＩＵＪ二の端子２９は整流
器３０のカソードと接続され、そのアノードは電流制限
抵抗３１をう１して回路結接点２４に結合されている。

この回路においてオン状態で流れる負荷電流ｉによって
゛批抗２７に「ＩＩ。

圧降下が生じ、それか整流器を介して図小された極性で
のコンデンサ１５１の充ｌｂ、にｇチく。測１３図の残
りの回路部は第１．第２図の同じイリ刀の回路部に相当
する。

第４図に示すサイリスクは、例えば点弧、電極２５に端
子Ｚ１を弁して供給される正の点弧インパルス電流によ
ってオン状態にスイッチングされるものである。ターン
オフのためには端子Ｇ′に正の制御し電圧ＵＧｌ、例え
はインパルス′ｎｔ圧が印加され、それによってゲート
４５ないし４７の下に反転層、例えば５３が形成され、
その反転層を介して成極３６ないし３８とｎベース３と
の間のそれぞれの低抵抗接続がコ用る。それによってコ
ンデンサ４０から、Ｉｌｌ　ｒ　ｌ　＋ないしｌ１ｌｒ
３＋を介して部分４ａおよび４ｂのそれぞれの横に接す
るｎベースの部分領域、例えば４２に供給される正の掃
き出しインパルス電流が引き出される。これによって、
スイッチングトランジスタＩｌｌ　ｒ　１ないしＴｒ３
によつ讐得られる♀述の効果に類似してｎベース２と１
１ベース３の中に存在する電子・正孔プラズマの収束が
生する。

サイリスタを確実にターンオフのために４０から゛与え
られる掃き出しインパルス砥流はプラズマを形成する自
由キャリアを例えば数マイクロ秒の１時間にサイリスタ
から除去するほど大きくなければならない。

第４図に示す実施例の発展は、ｎエミッタも例えは第１
図による１ａおよび１ｂのように’６９−　ｋ’Ｚの部
分に分割され、カソード側の制御可能なスイッチトラン
ジスタＴｒｌないし’Ｐ−ｒ３　ｆ；′どが既に述べた
ように備えられることにある。この場合にＩｌｌ　ｒ３
ないし＋１＋ｒ３などはそれらの端子Ｇ／（第ｒ図）を
介して、ＬＩＴ　ｒ　１　ｌないしＴｒ３′などはそれ
らの端子Ｇ＋を介して制御される。前者は負の制御電圧
−ＵＧにより、後者は正の制御ＴＯ１圧ＵＧＩによる。

もちろん第４１７．１に示す実施例におけるコンデンサ
４（）は回路結接点３９を介して、それをサイリスクの
オンの位相中に図示の極性て充電する別の′岨Ｗと接続
することができる。この場合は整流器５１４５よひ電０
１Ｌ制限抵抗５２ならひにアノード導線中のオーム性抵
抗４８は省かれる。

本発明の上述の実施形式の変形ではエミッタ部分１ａ、
ｌｂなどがそれ目体公知のよう−に’ｔ’ｌｌ＋　７　
（第１図）に関して回転対称に形成するこ吉もてきる。

この場合には、部分１ａに対して円形の飼方境界が生じ
、一方部分１ｂは円環の形を有する。

さらにｎエミッタが、直線状、環状あるいはそれ自体公
知のようにサイリスクの界面８にわたって分散する多数
のエミッタ部分１ａ、Ｉｂなどに分割されていることも
てきる。個々のｎエミッタ部分１ａ、ｌｂなどは互につ
ながり合って形成されてもよい。これは特に、つながり
合ったエミッタ部分が、多数の空所を備えたエミツタ層
を形成することと屑するべきである。この場合もＭ　Ｉ
　Ｓ　’戚界効果トランジスタがエミッタ部分の縁１ｔ
（ＩＩに、すなわち上記空所内に配されている。

第１図を引用して述べたｎエミッタ部分１ａ。

ｌｂなどの構成ならひにそれの上述の変形は当然第４図
に示すｎエミッタ部分４ａ、４ｂなどにも適用される。

〔発明の効果〕

本発明は→ノ°イリスタのエミッタの縁部帯域ζ議■Ｓ
↑ＩＩ、界効果トランジスタを集４ｔ（Ｌ、、多数設け
られた１’ｌｌｌ　ｉｊ己エミッタ哄域内に存在する異
なる４Ｍ？形のソース、ドレイン領域の電接とＡｆＪ記
エミッタに接続されるカソードまたはアノードとの間に
ターンオフ時の掃き出し電流の電ｄ５ｉを接続するもの
でこれによってサイリスタの消弧の際にｐベースおよび
ｎベースに溢れる電子・正孔プラズマの掃き出しニ役立
つインパルス１Ｅ流を供給する。この結果ターンオフ過
程がサイリスクの全面にわたって一様に進行し、電流集
中がないのでサイリスクの（１！ｕ壊のおこるおそれが
ない。また掃き出しインパルス電流の電源を、サイリス
クのオン状態中に低い電流で充電されるコンデンサによ
りｆ４１単にｔｌり成することができる。

【図面の簡単な説明】 第１図は本発明により構成された→〕−イリスタの一実
施例の接続を原理的に示す回路図を含んだ断面図、第２
図は第１図のサイリスクの外部％　ｆ”Ａの一実施例を
示す回路図、召３３図は別の実ＫＬｉ例を示す回路図、
第４図は本発明により構成されたサイリスクの別の実施
例を示す回路図を含んだげｒ面図である。 ｌａ、ｌｂ・・・ｎエミッタ、２・　ｐベース、３・・
ｎベース、４，４ａ、４ｂ・、ｐエミッタ、９，１０゜
１　＋、　、　３２ｐ形領域、１２．３６・・相極、１
５・・・１１（、ｄ！＋！、ｌ　５’、　４０・・・コ
ンデンサ、１６・・・カソード導体５４１　アノ−じ導
体、２６ａ・・・別の′４源、２７．４８・・・１１′
１抗、３　（１、５１・・・整流器。

Claims (1)

1. 【特許請求の範囲】 １）半ｚｎ体素体がカソード側電極に接触され隣接する
   ｐベース層を備えたｎエミッタと、アノード１１（す電
   極に接触され隣接するｐベース層を備えたｐエミッタと
   を有し、その場合両ベース層はｐｎＭ合によって互に分
   離されており、エミッタの少なくとも多数のエミッタ部
   分よりなり、またこのエミッタ部分の縁部帯域に、それ
   ぞれｎ　（ｐｉｌエミッタ部分挿入さイア、たｐ　（ｎ
   ）半導体領域、ｐ　（ｎ）ベース層の部分領域およびそ
   の間に存在するチャネル領域を包括し、その場合チャネ
   ル帯域は半導体素体の界１川に対して絶縁され、制御端
   子を備えたゲートで憶われているスイッチトランジスタ
   を備えたものにおいて、ｌ）　（用半導体領域が電源を
   介してカソード導体（アノード導体）と接続された電極
   により接触され、ｔｉｉＪ記′ｉｉ、’　７Ｊｓ’１．
   の正（２）極がカソード（アノード１ｎ＋ｊ＞に配置さ
   れたことを特徴とするターンオフ可能なサイリスク。 ２）特許請求の１１１Σ囲第１項記載のサイリスクにお
   いて、電源力り゛、その基極側の端子が別の電源と接続
   されたコンデンサによって形成されたことを特徴とする
   ターンオフ可能なサイリスク。 ３）ＬＰｆ許請求の１１ｉａ囲第１狼記戦の→ノーイリ
   スタにおいて、電源が電極とカソード当・１体（アノー
   ド導体）に挿入された抵抗のサイリスク側瑞子との間に
   従続されたコンデン→ノ°によって形成されたことを特
   徴とするターンオフ０工能なサイリスク。 ４）特許請求の範囲第３項記載のサイリスクにおいて、
   コンデンサと挿入された抵抗からなる直列接続回路が整
   流器に並列に接続さイア、たことを特徴とするターンオ
   フ可能なサイリスク。 ５）特許請求の範囲第４項記載の→ノ“イリスタにおい
   て、電流制限抵抗が整流器に直列に配されたことを特徴
   とするターンオフ０工能なサイリスク。 ６）特許請求の範囲第１項ないしａ３５項のいずれかに
   ６己載のサイリスクにおいて、ｎ　Ｔｌ）ｌエミッタ部
   分が相互につながり合って形成されたことを特徴とする
   ターンオフ可能なサイリスク。